TW200823987A - Method and apparatus of manufacturing semiconductor device - Google Patents

Method and apparatus of manufacturing semiconductor device Download PDF

Info

Publication number
TW200823987A
TW200823987A TW096132698A TW96132698A TW200823987A TW 200823987 A TW200823987 A TW 200823987A TW 096132698 A TW096132698 A TW 096132698A TW 96132698 A TW96132698 A TW 96132698A TW 200823987 A TW200823987 A TW 200823987A
Authority
TW
Taiwan
Prior art keywords
grinding
platform
semiconductor device
film
manufacturing
Prior art date
Application number
TW096132698A
Other languages
English (en)
Other versions
TWI357102B (en
Inventor
Masafumi Shiratani
Tomotake Morita
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200823987A publication Critical patent/TW200823987A/zh
Application granted granted Critical
Publication of TWI357102B publication Critical patent/TWI357102B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200823987 九、發明說明: 【發明所屬之技術領域】 本發明係關於半導體裝置之赞;皮 有研磨晶®製程之半導體裝置之^^方’尤有關於具 【先前技術】 絕緣之製程、开^成連接+曰鄉、、、平坦化製私、形成電晶體 為使表面平桃,有時也^===的目的可能不止 於絕ί喊接觸部之抛及軸金屬配狀製程中, 將金屬膜:入於此::中而吏用: 研r:r的部分所形成的==== 進仃研磨,因此可以移除形成於非必要部分的金屬膜。 磨之二例力接觸°卩之製惟行的研磨,作為此類研 面圖罔u β况月。圖1α、ΐβ為顯示研磨前後的研磨標的物之剖 如i。1 Α圖i-頒不研磨前之剖面圖;而目18顯示研磨後之剖面圖。 3 ^以丨ζΓ於基板1之上設置—層間絕緣膜3。於層間絕緣膜 形成孔4,$獲得在電極及源極/汲極區域與上配線層間的電連 99 AA yv a中甘人入包括由氮化鈦/鈦所形成之阻障層21及鶴膜戶 22的^屬膜2。當藉诚鍍法或⑽法减人金屬膜2時馬= ^別的辦法,否則金屬膜2除了形成於孔4中之外,也备妒 ^間絶緣膜3之上。因為形成於孔4以外部分的金屬膜2為 I必要者因此可藉由研磨以進行移除。藉由進行研磨可務二 必要的金屬膜2,如圖1B所示。 、 、近年來’由於裝置構造日趨精密化及複雜化,而要求須夢 ±i4研磨製轉到良好之研磨後形狀 。另一方面,基於大量生產 5 200823987 的需t而使增加生產力(比如說產量等)成為一重要目的。 文獻揭示具有複數個研磨ΪΓ及方研一目的為達到高產量。該 驗目大於研磨平△數目磨補—研磨裝置,其中研磨 著在非用於研磨之;磨頭及自娜^ f °'173959 A us 文獻揭干作人M if )揭7""—種半導體裝置的製造方法。該 段中面層移除製程,其中在至少兩個階 二研磨階俨丨係:〔皆段係在高負載情況下進行磨。而第 目Γ第—階段的負載情況下進行研磨。 過研磨^==實、:,磨標的物被研磨時,有時會進行 物。也就是1 乂^^以私除因不均勻研磨所造成的研磨殘留 行過研磨,物===_ 咖版後,再進 行研磨ΐ那-門有時會t生於研磨初期實質上未進 ?之加長尤為顯著。當誘導時間加長乃” =緣膜兩者皆露出的表面進行過研二;低金 增加會變得棘手。關於上朝題之— 退)的 口人而要了在過研磨㈣少料時間的技術。 6 200823987 【發明内容】 ⑽解述之―或多個問題,或至少部分改善上述 二例中,—種半導體裝置的製造方法,包括:(&)得 呈有4 ==表面’其中露出—絕緣膜及—金屬膜;及⑹在 2丄肩摩擦力之情況下_表面及⑽在步驟(bl)後以 低於南摩擦力的平常摩擦力情況下研磨表面。
在過研磨步驟的步驟(b)中,在一早期為高摩擦狀 二^ 回負載或/及一高轉速认接著後期為低摩擦狀況丨例如 -低負載或/及-低轉速)以進行研磨。因此,在早期中,增加 研磨標的物及研磨墊之_摩制此增加絲產生。因此,可能 ^加加到金屬膜的熱能以相對快速地升高金屬膜溫度。因此,可 咸減少誘導時間及減少移除金屬膜的所需時間。結果使得產 加0 曰 【實施方式】 一在此將敘遂本發明並可參照說明實施例。熟悉本項技術者可 藉由利用本發明的揭露以發現許多替代的實施方式,而且本發明 • 並不受限於為解釋目的之說明實施例。 (弟一實施例) . 於下參照圖示敘述本發明之第一實施例。在此,下述的實施 . 例係以半導體晶圓研磨,其中鎢膜及氮化鈦/鈦膜在孔中被嵌入作 為金屬膜的情形作為例子。然而,本發明的想法並不限於此。本 發明也可運用於其中金屬膜被嵌入於晶圓上形成之凹部中之類 型。 、 圖2為顯示依據此實施例之半導體裝置之製造設備10〇的示 意圖。此半導體裝置之製造設備1〇〇具有控制器1〇1及研磨單元 7 200823987 言為一電^:可#」空希=磨單元102的操作。控制器101,舉例而 作(將於後^=所ί裝的ΐ式達到其功能。研磨單元102的操 示。、"°、:'、、依象控制器101指示所進行--除非另有其他指 所研此實翻,轉縣置之製造設備應 層21及筹二^、古山’ f在金屬膜2(由氮化鈦/鈦形成的阻障 單元m將於下敛述研磨單元iG2。在此實施例中,研磨 =;三,平台之-為鎢膜移除二: 層和除平台104以及還有另—座為過研磨平 為"早 示)附著於三座研磨平a的各一庙拉二σ 。研磨墊(未顯 (夫顧千、"口的母座。連接研磨標的物105到研磨頭 (未頦不)亚且依鎢膜移除平台1〇3 石頭 平台106之順序進行研磨。 早3私除千口 104及過研磨 依照這個方式,既然已使用具有數個 一 102,即可同時研磨複數個晶圓。因此,相較於 ===早兀 平台的研磨單元,產量可以增加。 、/、有早研磨 為接解釋·此實關之製造铸雖置 體裝置之方法包括:金屬膜形成步驟(步造半導 驟S20)及過研磨步驟(步驟S3〇、S4〇)。個別 口 ^驟(步 並可參照⑽至4D之顯示在這些研述, (1)步驟S10 :金屬膜形成步驟 製備半導體晶圓,其中孔4形成於層間絕綾 2形成於此半導體晶圓表面之上。舉例而言,金严胺/金屬膜 由使用CVD法及濺鍍法。當利用這種方式开)成金腔^/成可藉 萄联z蚪,於孔4 8 200823987 中联入金屬媒2。另外,晶圓除孔4之外的表面被金屬膜2所覆蓋。 (2)步驟S20 :起始研磨步驟 n ’晶圓表面上的金屬膜2由研磨單元10? 下來,使用阻障層移除平台m以研^3=磨=層22。接 -將其中層間絕緣膜3至少霖出於層21圖4B所示。 =可 殘留在晶圓後在3 4C所示’可能有金屬膜2 等方法的情況在此實施例中所使用的CMP方法 此產生研磨金屬膜2的殘留物^料磨速度相對為慢速,容易在 (3)步驟S30到S40·:過研磨步驟 步驟 4;:平; 起始研磨步驟(S20)及過研為:C —實施例中在 步驟S3G)情況下進行。接下來,研磨在ΐ S4(m#負載)情況下進行。如圖4D所示,藉由在這此步彈(S3、0 S40)的處理,移除除了孔4 =二,驟(S30、 要部分形成的金屬膜2。 、“、 口此,移除在非必 倉恭^^明者’在圖5中所顯示,起始研磨步驟(S2〇)中的研麻 9 200823987 另外,此實施例解釋時是使用鎢膜移 而言’鎮膜層22可等到其中間部分到磨。舉例 此%,^研磨裝置中數個研磨平△的夂 二^口進仃研磨。在 •同,因而可以增加產量。.的4研磨時間設定為大約相 • 卜f金屬膜2具有膜厚度為侧細時,舉例 研磨時間如下:起始研磨步驟(在;個步驟的 研磨時間在_0秒之間、阻障層研口上的,)的鎢膜 上進行研磨)的時間在 =>驟(在阻卩早層移除平台 及S4_夺間在‘ 50 ;!、:之間及過研磨步驟(全部的S30 減少’依據此實施例可 當利用研磨標的物及研磨墊 ;方法),速度往 = 二磨:二 層間絕緣膜3會造成藉由摩擦所產生斤的磨之時,
St i i得温度很難上升,因此誘導時間變長 因此,ίί曰’ ’在過研磨開始時進行高負載研磨。 气加日日0表面的摩擦,因而增加 乂誘蛉t間亚且減少移除金屬膜2所需時間,結 y減 且速卜,因為誘導時間減少,可以抑制後退及侵飿的/生曰°而 且因此達到理想的形狀。 于他的表面形狀更加平順並 口進订,在過研磨步賴辦研磨部分溫度容將低。因」 10 200823987 社織树倾)物、物間作用而變 平常為高於 另一方面,如果S30、S40之間研磨差 間。 負載會變得太高,結果可能會造成不均句研磨。、.阳,研磨 秒之^外’進行高負载研磨步驟(_的車交^時間為介於!至15 驟開始到結束者在貫=果,當從過研磨步 谢屬膜2所需的; ^磨為1 〇秒並且在平常負載研磨步驟中,:δ— ps二進行 研磨步驟及平常負載研磨步驟兩二^仃另 磨。另外,從實驗結果得知,可以確 牛下進仃研 可減少過研鱗的誘導日咖及減少;7的==磨步驟_ ,,與在晶圓表面上研磨數量之間的關係之$圖6為頌不 接著進行研磨之姓果。2·3 psi且保持怪定並且 磨㈣PS1)1tL接弟著^1顯示當進行高負载研 研磨之結果。另外,在下研磨(2.3_)進行 rpm的狀況下進行研磨。 p及研‘碩的轉速為1〇〇 質上4弟的二==!。]另中」;在步驟啟動之後,表面研磨實 啟動之後,表面研戶每:t _ f ’在比較例1 +,當在步驟 矿曲研“貝上啟動的時間為約12秒。因此,確認相 11 200823987 較於比較例1,第一實施例的例子1的誘導時間減少約4秒。 在此’此貫施例為解釋其中鈦/氮化鈦疊層膜及鎢膜被嵌入於 金屬膜中的相關情況(插塞形成)。然而,此實施例並不限於此,' 而可運用於不同的金屬配線形成步驟—例如銅配線或介層形成。 舉例而言,當銅配線形成時,配線形成溝渠(trench)而&層孔形 成為絕緣膜巾_部。接著’阻障金屬及峨形成為金屬膜 此%,銅膜及阻卩早膜亦形成於晶圓表面除凹面的部分。 降 形成於凹部外_獻轉膜,可運用此實施躺述之研磨載 的,法。此外,作為另一例子’此可運用於包括銅膜及组/氮化组 之豐層膜的一膜以作為金屬膜。 、、’ (弟二貫施例) _Tr 與第 步驟;30、3):在罘7貫施例中在起始研磨步驟(S20)及過研磨 貝她例宁,冋負载研磨步驟(S3〇)具 古 ^、外你 高負載研磨步驟。第—高負載研磨步驟步,及f二 載研磨步驟的研磨負載。另外,第二古^載南於第二高負 高於平常負載研磨步驟的磨步驟的研磨負載 (S30、S=中:研磨負載逐漸變小载也就疋祝,在過研磨步驟 ,ι電膜等>進行研磨時,若長時;古二十议弱之膜(例如低 ^能損壞金屬膜2。依據此實施例=磨步驟⑽),有 抑制金屬膜2的損壞,並於研μ 負戴逐漸減小,而可 況下持續進行研磨。也就县 _τ:载阿於平吊負載研磨步驟的情 少誘導時間。娜也心说,可抑制金麵2之損壞並充分減 200823987 (第三實施例) …敘述第三實施例。此實麵與±述實施例不同在於研磨 内的研磨平台數目。上述實施例中的研磨平台數目為三 座。然而,在此實施例中,數目為兩座。在此實施例中,在單一 研磨平台上移除金屬膜2。在此,省略關於與上述實施例相同 ~ 計及操作之解釋。 、 立圖8為,示依據此實施例之半導體裳置之製造設備1〇〇的示 思圖。在此實施例中,兩座研磨平台被配置於研磨單元1〇2中。 • $座研^平台為金屬膜移除平台108及過研磨平台1Q6。鎢膜層 麻ίΓΐϋ在金t膜移除平台108上進行_。已完成在金屬 、矛夕除平σ 108上之‘程後的基板被移到過研磨平台1〇6,而在其 上進行過研磨步驟,此與上述實施例相似。 ’ 圖9Α及9Β為頦示在第三實施例中,在起始研磨步驟(S2〇) ^過研磨步驟(S3G、S4G)中’研磨時間與研磨負載之間的關係之 ,不。.如圖9A所示,過研磨是由第二研磨平台所進行。與上述實 施例相似,在過研磨時進行高負載研磨步驟。圖9八顯示當高負載 研磨步驟為-階段時之圖形,與第一實施例相似。圖册顯示當研 磨負载在高負載研磨步驟中逐漸減少的例子,與第二實施例相似。 _ μ _,此’研磨平台的數目並不—定需要為三座,與上述第-及 f二實施例不同。如果過研磨步驟具有高負載研磨;驟Ζ平 載研磨步驟,研磨平台的數目可為兩座。 、 (第四實施例) ,下敘述本發明的第四實施例。圖1〇為顯示依據此實施例之 半導體裝置之製造設備100之示意圖。依據此實施例之半導體裝 置之製造設備100除第三實施例之外更包括光製研磨平台 由光製研磨平台109完成過研磨步驟後,在晶圓上進行光製研磨。 在此’省略與上述實施例相似的設計及操作的解釋。 13 200823987 圖11A及11B為顯示在第四實施例中,起始研磨 二過:磨步驟⑽、_中’研磨時間與研磨負载間的關』之圖 圖jlA顯示在恒定研磨負載下進行高負載研磨步驟之彳$, 貝知例相似。圖11B释頁示在在尚負載研磨步驟下研磨 . 減少之例子,與第二實施例相似。 、 如圖11A、11B所示,在完成過研磨步驟之後,在晶圓上進一 步進行光製研磨步驟。光製研磨步驟在光製研磨平台上^恆 定研磨負載下進行。進行此光製研磨以移除在完成過研磨後的殘
留微研磨瑕疵。通常,會使用不同於過研磨步驟所用之研漿以進 行此步驟。 〜 因此,過研磨步驟並不一定需要在最後處理晶圓的研磨平台 上進行。在過研磨步驟之後,不同的步驟例如光製研磨步^等| 以在不同平台上進行。 ' (第五實施例) 於下敘述第五實施例。在此實施例中,進行高轉速研磨步驟 (S30)而非如同上述第一實施例之高負載研磨步驟(S3〇)。在此, 南轉速研磨步驟(S30)中,以高轉速進行研磨。其他設計及操作與 馨 弟一貫施例的設計相似,因此省略與第一實施例相同的詳細解釋。 圖12為一圖式,顯示在第五實施例中,在起始研磨步驟(S2〇) 及過研磨步驟(S30、S40)中,研磨時間、研磨負載及轉速之間的 * 關係。在起始研磨步驟及過研磨步驟中,當旋轉研磨墊所附著的 • 研磨平台之時,推動附著於研磨頭的晶圓抵緊研磨墊以進行研 磨。在此實施例中,當進行過研磨時,首先以高轉速(高轉速研磨; 步驟S30)進行研磨。在此之後,於平常轉速(轉速低於S30之速 率)(步驟S40)進行研磨。在此時情況下的轉速表示研磨平台的轉 速。在步驟S30、S40的這些製程中,如圖4D所示,除了孔4的 其他部分金屬膜2被移除。因此,於非必要部分形成的金屬膜2 14 200823987 在圖12所顯示,起始研磨步驟又S2〇◊的研 研磨步驟⑽)的研磨_為相同。狹 t 吊和速 要與阻障層處研磨的觀相同。 财亚不-定 當金屬膜2具有膜厚度為4〇〇咖時,舉例而Ά 研磨時間如下:在起始研磨膜^ °母-步驟的 的鎢膜研磨時間在20到5"二长^除:口所進行的研磨) 除平台上進行的研磨)的阻二日:产°研磨步驟(在阻障層移 細⑽。全部)的到5Q秒之間及過研 南轉速研磨步驟的研磨轉速的較 ^ 的研磨轉賴Η)龍rpm。如果研磨轉 =磨步驟 不足以減少誘導時間。另—方面 tt、為小於10 _ ’ 平常轉速時間變得报長。左士斤株/、±大於80 rpm,所需回復到 因此使得研磨量增加因而改變曰:㊁^度:::喜好值快 驟的之較佳進行時間為i到15秒之^的曰曰因祕。南轉速研磨步 ⑽)也面時,/1行高^速研磨步驟 與第-實施例相似,可增加^金^目此能產生。因此, 升高金屬膜2的溫度,因此可诂+屬版.2的熱此亚且相對快速地 的所需時間,結果使得產量增加^料賴及減少移除金屬膜2 減少2漿卩制後退纖的產生。而且, 且可以得到理想的形狀。使仔研磨後的表面形狀更加平順並 ⑽、_及在過研磨步驟之前的步驟 磨部分的溫度在過研磨步驟“在=平二 15 200823987 減/效^彳^;彳于如同上述的高轉速研磨步驟(S3 0 )變得更有效率。 ㈣’此實施鑛棚於第—實補巾的高負載^^磨 啸速研磨步驟⑽)取代的情況L可以進行 ϊΐϋ研!〇)取代第二到第四實施例中的高負載研磨 Γ八Μ陶ίί疋既,如第二實施辦所述,高轉速研磨步驟可 轉速逐漸減少。此外,如第三實施例中所述, 巧速研磨步驟可運用於研磨平台數目為兩座之時。此外,如第 四貫關所述’可在過研磨後加人絲研磨步驟。 (第六實施例). 廢牛六貫施例。第—到第五實施例為解釋關於在過研 ,于高負載研磨步驟及高轉速研磨步驟 另^面,在此貫施例中,在高負載、高轉速情況下 3載研,。其他設計及㈣與上述實施例她 述 實施例相同的詳細解釋。 咱峪/、上疋 廢牛異Hit第n例中’在起始研磨步驟⑽)及過研 式。在此貫施例中,當進行過_之時,首先在 ^ 負載及高研磨;步驟_情況下進行研磨。 3、=轉速情況下(平常負載及平常轉速研磨 二 研磨。在此’此時情況下的轉速表示研磨平台的 ),仃 這Ϊ製程中’如所示圖幼,除了孔4其他部分:全屬膜; 被移除。S此,於非必要部分形成的金制2 屬賊2 如在此實施例中所述,在過研磨開始之時由 高轉速的情況下進行研磨可能增加施加於晶“^|载、 產生熱能。因此,相似實施例,可能增加而^ 熱能而相對快速地升高金屬膜2的溫度。因此 眷2±的 及減少移除金屬膜2所需時間。結果造成產量择加誘蛉4間 在此時,因為設以負載及高轉速,施^^日圓表面摩擦力 16 200823987 所1,目此可麵树料温度。 驟 步 ⑽)取代第-及第五實施例中高 貞步 驟的情況。然而,可進杆古备截芬古、喆=力驟及阿轉逮研磨 至第四實施财高負载^負步^^·速研磨步驟⑽)取代第 裝 明 置製射在過研糾齡料㈣的半導體 的發明亚不限於上述實施例,而可以在稍離本發 的乾圍及精神下做修飾及改變。 以
【圖式簡單說明】 圖1A為顯示研磨前之一晶圓的剖面圖;. 圖1B為顯示研磨後之同一晶圓的剖面圖; 圖2為顯示依據第一實施例之半導體裝置製造設備的示咅 圖;… 圖3為顯示第一實施例的半導體襞置製造方法的流程圖; 圖4A至4D為顯示第一實施例的研磨製程中之晶圓的剖面圖; 圖5為顯示在第一實施例之研磨步驟中,研磨時間與研磨負 载的關係之圖式; 圖6為顯示第一實施例的一例與比較例的實驗結果之圖式; 圖7為顯示在第二實施例研磨步驟中,研磨時間與研磨負載 的關係之圖式; 圖8為顯示依據第三實施例之半導體装釁之製造設備之示意 圖; 圖9A及9B為顯示在第三實施例研磨梦驊中,研磨時間與研 磨負载的關係之圖式; 圖10為顯示依據第四實施例之半導體装置之製造設備之示 意圖·, 圖11A及11B為顯示在第四實施例研磨#驟中,研磨時間與 17 200823987 研磨負載的關係之圖式; 圖12為顯示在第五實施例研磨步驟中,研磨時間、研磨負載 及轉速的關係之圖式;及 圖13為顯示在第六實施例研磨步驟中,研磨時間、研磨負載 及轉速的關係之圖式。 _ 【主要元件符號說明】 1基板 - 2金屬膜 3層間絕緣膜 • 4孔 21阻障層 22鎢膜層 100半導體裝置製造設備 101控制器 102研磨單元 103鎢膜移除平台 104阻障層移除平台 105研磨標的物 φ 106過研磨平台 108金屬膜移除平台 109光製研磨平台 - S10 :金屬膜形成步驟 S20 :初始研磨步驟 • S30 :高負載研磨步驟 S40 :平常負載研磨步驟 18

Claims (1)

  1. 200823987 十、申請專利範圍: 1· 一種半導體裝置的製造方法,包括·· (a)取得-研磨標的物之表面,其中露出―絕緣 一 膜;及 a主屬 ⑹研磨具有該露出之絕緣膜及該露出之金屬膜的表面, 其中該步驟(b)包括: (bl)在高摩擦力之情況下研磨該表面及; 情況⑽之後’在低於該高雜力之平常摩擦力之
    2·如申請專利範圍第1 (bl)包括: 項之半導體裝置的製造方法,其中該步驟 (bll)於高負載情況之下,研磨表面 其中該步驟(b2)包括: (b21)在該步驟(W1)之後,在低於 下研磨表面。 該高負載之平常負載情況 3.如申請專職圍第1項之半導辟置造, (&)包括:. 其中該步驟 (al)在形成於該研磨標的物之 及㈤形成一金屬膜使得該金屬^部; 以 (a3)研磨該金屬膜以至少露出部分絕緣 膜。 專f 1狀半導歧置的》造方法,其中, 磨平台不 f『⑷所在的研磨平台與進行該⑹步衣“之::平, 5.如申請專概圍第丨項之半導魏置的製造方法, 其中該金 屬 19 200823987 膜包括: 包含氮化鈦層之一阻障層;及 形成於该阻障層上之一鎢膜層。 ’其中該阻障 其中該步驟 6·如申請,利範圍第5項之半導體裝置的製造方法 層為包括氮化鈦及鈦之一疊層。 7·如申請專利範圍第5項之半導體裝置的製造方法 (a)包括:
    (a4)移除該鎢膜層;及 (a5)移除該阻障層; 一其I、進1丁該步驟(a4)的一研磨平台係不同於進行該步驟(a5) 之研磨T台。 8二如申請專利範圍第1項之半導體裝置的製造方法,其中該金屬 膜包括一銅膜。 9·如申請專利範圍帛8工員之半導體裝置的製造方法 膜更包括:包含域氮她之—疊層膜。 ; 10·如申請專利範圍第2項之半導體裝置的製造方法,其中該步驟 (bll)包括: (bill)於第一高負載情況下研磨該表面;及 、(bll2)於該步驟(blll)之後,在低於該第一高負載及高於該 平常負載之第二高負載情況下,研磨該表面。 Π·如申請專利範圍第1項之半導體裝置的製造方法,其中該步驟 ⑹包括: (⑽)叙轉附著有一研磨墊之一研磨平台,推動該研磨標的物 20 200823987 抵緊於該研磨墊以研磨該表面, 其中該步驟(M)包括: (bl2)在該研磨平台以高轉速研磨表面, 其中該步驟(b2)包括·· ,速之乎 ,(b22)在該步驟(bl2)之後,該研磨平台以低於该局< 常轉速研磨表面。 ^ ,其中該责 ,12·如申請專利範圍第11項之半導體裝置的製造方法,"、 驟(bl2)包括: • (bl21)以第一高轉速研磨表面;及 ^ 0高於該 (bl22)在該步驟(M21)之後,以低於該第〆高轉u 平常轉速之第二高轉速研磨表面。 13.如申請專利範圍第1·至12項中任-項之半導體装*的製造方 法,更包括: (c)在該步驟(b)之後,改變研漿並進行光製研磨以光泉0亥表 •面。 =·如申請專利範圍第丨項之半導體裝置的製造方法,其中該所磨 禚的物為在一半導體晶圓上形成之一膜。 巧·如申請專利範圍第1項之半導體裝置的 方法,其中該步驟 (b)係以 CMP(Chenucal Mechanical ρ〇1^& 方化學機械研磨) 方法進行。 種半導體裝置之製造設備,包括: 一研磨單元;及 一控制斋,用以控制該研磨單元之 其中該研磨單元包括: & ’ 21 16.— 200823987 磨過之該研 ,始研磨平台’用以研磨-研磨標的物;及 磨標的對於使用該起始研磨平台研 平台4中該::的器===作’俾利用該起始研磨 磨&的物利用該過研磨平台加以研磨時的剩餘階段之摩^ 1!哭如=!^利範。圍第16項之半導體裝置之製造設備,其中該抑 該研ί標使得該早期階段的研磨負载,係較當 載更高。物利用該過研磨平台加以研磨時的剩餘階段之研磨負 、#,° i 房早兀之操作使得該過研磨平台在該早期階段之轉 3之轉;i ί研磨標的物利用該過研磨平台加以研磨時的剩餘階 mi纖_16狀轉織置讀造設備,其中該研 光製研磨平台,用於光製研磨,以對於利用該過研磨平台 研磨過之該研磨標的物施以光製。 如申請專利範圍第16項之半導體裝置之製造設備,其中該研 CMP(Cheraical Mechanical Pollshlng, 21·如申請專利範圍第16至2〇項中任一項之半導體裝置之製造設 22 200823987 備,其中該起始研磨平台包括: 一鎢膜移除平台,用以移除包括於該金屬膜中之一鎢膜;及 一阻障層移除平台,用以移除包括於該金屬膜中之一阻障層。 - 十一、圖式:
    23
TW096132698A 2006-09-04 2007-09-03 Method and apparatus of manufacturing semiconducto TWI357102B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006238654 2006-09-04
JP2007220122A JP5015696B2 (ja) 2006-09-04 2007-08-27 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
TW200823987A true TW200823987A (en) 2008-06-01
TWI357102B TWI357102B (en) 2012-01-21

Family

ID=39152287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096132698A TWI357102B (en) 2006-09-04 2007-09-03 Method and apparatus of manufacturing semiconducto

Country Status (5)

Country Link
US (1) US8334210B2 (zh)
JP (1) JP5015696B2 (zh)
KR (1) KR100870205B1 (zh)
CN (1) CN101140857B (zh)
TW (1) TWI357102B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5149020B2 (ja) * 2008-01-23 2013-02-20 株式会社ディスコ ウエーハの研削方法
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
JP2014011408A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法および研磨装置
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9227294B2 (en) * 2013-12-31 2016-01-05 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method for chemical mechanical polishing
CN105631106B (zh) * 2015-12-25 2018-11-20 北京航天微电科技有限公司 一种高频声表面波器件声电协同全波仿真方法
US20240033878A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Minimizing substrate bow during polishing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
KR19990048787A (ko) * 1997-12-10 1999-07-05 김영환 반도체소자의 연마방법
JP3206654B2 (ja) * 1998-12-03 2001-09-10 日本電気株式会社 半導体装置の製造方法
KR20010020818A (ko) 1999-05-05 2001-03-15 조셉 제이. 스위니 마찰-기초 제어를 가진 화학 기계 연마
US7041599B1 (en) * 1999-12-21 2006-05-09 Applied Materials Inc. High through-put Cu CMP with significantly reduced erosion and dishing
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US7104869B2 (en) * 2001-07-13 2006-09-12 Applied Materials, Inc. Barrier removal at low polish pressure
US6821881B2 (en) * 2001-07-25 2004-11-23 Applied Materials, Inc. Method for chemical mechanical polishing of semiconductor substrates
JP2002198333A (ja) * 2001-10-15 2002-07-12 Hitachi Chem Co Ltd 金属用研磨液及びそれを用いた基板の研磨方法
JP2004296596A (ja) 2003-03-26 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
US6830504B1 (en) * 2003-07-25 2004-12-14 Taiwan Semiconductor Manufacturing Company Barrier-slurry-free copper CMP process
US6946397B2 (en) * 2003-11-17 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing process with reduced defects in a copper process
JP3897030B2 (ja) * 2004-04-26 2007-03-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3904578B2 (ja) * 2005-04-08 2007-04-11 シャープ株式会社 半導体装置の製造方法
US8129278B2 (en) * 2005-11-14 2012-03-06 United Microelectronics Corp. Chemical mechanical polishing process
JP2007157841A (ja) * 2005-12-01 2007-06-21 Toshiba Corp Cmp用水系分散液、研磨方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008091883A (ja) 2008-04-17
JP5015696B2 (ja) 2012-08-29
KR100870205B1 (ko) 2008-11-24
US20080057837A1 (en) 2008-03-06
US8334210B2 (en) 2012-12-18
CN101140857A (zh) 2008-03-12
TWI357102B (en) 2012-01-21
CN101140857B (zh) 2012-07-18
KR20080021556A (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
TW200823987A (en) Method and apparatus of manufacturing semiconductor device
US10964535B2 (en) Polycrystalline ceramic substrate and method of manufacture
TW567550B (en) Method of manufacturing semiconductor integrated circuit device
KR20110007138A (ko) 복합 트리밍 방법
TW201139147A (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
TW200537645A (en) Method of fabricating inlaid structure
CN108122823A (zh) 晶圆键合方法及晶圆键合结构
TW200903640A (en) Method for forming silicon oxide film for SOI wafer
Li et al. An experimental investigation of silicon wafer thinning by sequentially using constant-pressure diamond grinding and fixed-abrasive chemical mechanical polishing
TW201139635A (en) Method of chemical mechanical polishing a substrate with polishing composition adapted to enhance silicon oxide removal
WO2016203677A1 (ja) Soiウェーハの製造方法
JP6737224B2 (ja) 多層膜soiウェーハの製造方法
KR102019653B1 (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
JP2003109918A (ja) 化学機械研磨(cmp)を用いてボンディングのためにウェハを平滑化する装置およびその方法
US9275888B2 (en) Temporary substrate, transfer method and production method
Rhoades et al. Advances in CMP for TSV Reveal
TW201207924A (en) Trimming thinning
US20230128739A1 (en) Cmp process applied to a thin sic wafer for stress release and damage recovery
TWI518759B (zh) 暫時基材、處理方法及生產方法
TW200823272A (en) Solution for fixed abrasive chemical mechanical polishing process and fixed abrasive chemical mechanical polishing method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees