TW200807690A - Semiconductor device having a compressed device isolation structure - Google Patents

Semiconductor device having a compressed device isolation structure Download PDF

Info

Publication number
TW200807690A
TW200807690A TW096100155A TW96100155A TW200807690A TW 200807690 A TW200807690 A TW 200807690A TW 096100155 A TW096100155 A TW 096100155A TW 96100155 A TW96100155 A TW 96100155A TW 200807690 A TW200807690 A TW 200807690A
Authority
TW
Taiwan
Prior art keywords
isolation structure
element isolation
gate
region
layer
Prior art date
Application number
TW096100155A
Other languages
English (en)
Other versions
TWI343120B (en
Inventor
Jae-Yun Yi
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060069206A external-priority patent/KR100827531B1/ko
Priority claimed from KR1020060125688A external-priority patent/KR100781849B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200807690A publication Critical patent/TW200807690A/zh
Application granted granted Critical
Publication of TWI343120B publication Critical patent/TWI343120B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Description

200807690 九、發明說明： 相·關中請素之亦方夂照 本申請案係主張分別於2006年7月24日申請及2006 年12月π日申請的韓國專利申請案號10_2006_〇〇692〇6 及10-2006-0125688的優先權，該等韓國專利申請案係以 其整體被納入作為參考。 【發明所屬之技術領域】 本發明係有關於一種記憶體元件。更具體而言，本發 明係有關於一種具有改善的載子遷移率之改良的元件隔離 結構的半導體元件以及一種用於該半導體元件的製造方 法0 【先前技術】 一般而言’積體電路（“1C”）的製造商已縮減元件的尺 寸以便於增快構成1C的元件（例如，電晶體）的操作速度。 雖然縮小的元件可以高速地運作，但是對於電晶體的效能 有一項不利的影響，其係稱為短通道效應（“ScE”），例如， 在源極/汲極區域的崩潰電壓上的減小、在接面電容上的增 加、以及臨界電壓的不穩定性。 增快元件操作速度的技術已經從縮小元件的尺寸改變 為改善電晶體的載子遷移率並且降低元件的SCE。電晶體 的載子遷移率可以藉由應變半導體元件來加以改善。當應 力被施加至電晶體以改善n型金屬氧化物半導體（“NM〇s，，) 5 200807690 電曰曰體以及P型金屬氧化物半導體（“pM〇s”）電晶體的操作 特陸日卞，拉伸應力及壓縮應力係分別沿著元件的通道方向 施加。首先，W經有_項f試是藉由根據電晶體的種類而 施加不同的應力以改善載子遷移率。換言t，該應力可根 據在閘極間隙壁的形成中，用於閘極間隙壁的沉積材料及 積ir、件而被凋整。然而，由於閘極材料已經從‘硬的，矽 :鎢層改變為‘軟的’鎢層，所以該閘極材料係作用為抵抗 施力曰口到閘極結構的應力的緩衝。於是，施加所要的應力至 電晶體是困難的。此外，藉由利时鍺源極/沒極區域或是 利用絕緣體切（“S(H，，）的基板來改善㈣的載子遷移率的 成本是相當大的。 【發明内容】 本發明的實施例係針對於具有改善的載子遷移率之改 良的7G件隔離結構的半導體元件。根據一個實施例，該改 良的元件隔離結構係具有一個上方的元件隔離結構以及一 7下方的元件隔離結構之堆疊的結構，其中該上方的元件 離、-構的壓縮應力係大於該下方的S件隔離結構的 應力。 、 —在本發明的一個實施例中，一種半導體元件係包括： —個形成在一半導體基板中的下方的元件隔離結構以界定 I個主動區域，該下㈣元件隔離結構係具有一壓縮 應力；一個設置在該下方的元件隔離結構之上的上方的元 件隔離結構，該上方的元件隔離結構係具有一大於該第一 6 200807690 壓縮應力的第二壓縮應力；以及一設置在相鄰的上方的元 件隔離結構之間的主動區域之上的閘極結構。 在一個實施例中，一種半導體元件係包括：一個形成 在一半導體基板中的下方的元件隔離結構以界定一個主動 區域’該半導體基板係具有一個PMOS區域以及一個η型 金屬氧化物半導體（“NM0S”）區域，該下方的元件隔離結構 係具有一第一壓縮應力；一個在該PMOS區域中被設置在 該下方的元件隔離結構之上的p型上方的元件隔離結構， A P型上方的元件隔離結構係具有一大於該第一壓縮應力 的第二壓縮應力；以及一個在該NM〇s區域中被設置在該 下方的元件隔離結構之上的N型上方的元件隔離結構，該 N型上方的元件隔離結構係具有一小於該第一壓縮應力的 第三壓縮應力。 根據本發明的另一個實施例，一種用於製造一個半導 體兀件的方法係包含··在—個半導體基板中形成—個元件 =結構以界定_個主動區域；㈣該^件隔離結構的一 ”的厚度以开> 成一個凹處，該凹處係界定一個具有一第 一壓縮應力的下方的^件隔離結構；纟包含該凹處的半導 體基板之上形成—閑極導電層以及一間極硬式光罩層；藉 • °光罩來圖案化該閘極硬式光罩層以及該閘極 閘二: = =形成:閘極結構，其中該 構之上·、子又係保留在邊下方的元件隔離結 ^ ,φΓ 虱化該保留的閘極導電層以形成一個上方的 兀件隔離結構，呤u + 叫工刀j μ上方的元件隔離結構係具有一大於該第 7 200807690 一壓縮應力的第二壓縮應力。 在另一實施例中，一種用於製造一個半導體元件的方 法係包含··在一個半導體基板中形成一個元件隔離結構以 界定一個主動區域，該半導體基板係具有一個PM〇s區域 以及一個NMOS區域；蝕刻該元件隔離結構的一特定的厚 度以形成一個凹處，該凹處係界定一個具有一第一壓縮應 力的下方的元件隔離結構；在包含該凹處的半導體基板之 上形成一閘極導電層以及一閘極硬式光罩層；藉由利用一 閘極光罩來圖案化該閘極硬式光罩層以及該閘極導電層， 以在該半導體基板之上形成一閘極結構，其中該閘極導電 層係保留在該下方的元件隔離結構之上；蝕刻在該下方的 元件隔離結構之上的保留的閘極導電層之一特定的厚度； 以及氧化在該下方的元件隔離結構之上的閘極導電層，以 在該PMOS d域中形成一個上方的元件隔離結構，該上方 的疋件隔離結構係具有一大於該第一壓縮應力的第二壓 應力。 、 【實施方式】 本發明係有關於具有改善的載子遷移率之改良的元件 隔離結構的半導體元件以及一種用於製造該半導體元件的 方法。該改良的元件隔離結構係具有一個上方的元件隔離 結構以及一個下方的元件隔離結構之堆疊的結構，該等元 件隔離結構具有不同的壓縮應力。換言之，在一個讀⑽ 區域中的上方的元件隔離結構的壓縮應力係大於下方的元 8 200807690 件隔離結構的壓縮應力。此外，在一個NMOS區域中的上 方的元件隔離結構的壓縮應力係小於下方的元件隔離結構 的壓縮應力。於是，由於施加不同的應力至NM〇s電晶體 及PMOS電晶體，所以該改良的元件隔離結構係提供改善 的元件的載子遷移率。 圖1是根據本發明的一個實施例的半導體元件之簡化 的橫截面圖。該半導體元件係包含一個元件隔離結構12〇 以及一個閘極結構197。包含一個下方的元件隔離結構115 以及一個上方的元件隔離結構117之堆疊的結構的元件隔 離結構120係被形成在一個半導體基板丨丨〇中，以界定一 個主動區域ll〇a。包含一閘極電極193以及一閘極硬式光 罩層圖案1 95之堆疊的結構的閘極結構丨97係被設置在該 主動區域1 10a之上。此外，一閘極絕緣膜！ 6〇係被設置在 該閘極結構197以及在下面的主動區域UOa之間。在本發 明的一個實施例中，該上方的元件隔離結構丨丨7係由一多 晶矽氧化膜所形成，該多晶矽氧化膜具有相對於一例如是 咼密度電漿（“HDP”）氧化膜的習知的元件隔離結構的壓縮 應力為較大的壓縮應力。於是，由該上方的元件隔離結構 11 7所提供的壓縮應力係被施加至該閘極結構丨97之下的 半導體基板110，藉此改善元件的載子遷移率。此外，該 半導體基板110是在一個PMOS區域中。在另一實施例中， 該下方的元件隔離結構115係從由一旋轉塗佈介電質 (“SOD”）氧化膜、一 HDP氧化膜及其組合所構成的群組中 選出。為了改善填溝（gap-fill)特性，該下方的元件隔離結 9 200807690 構11 5係包含一 s〇D氧化膜以及一 HDP氧化膜之堆疊的 結構。 圖2是根據本發明的另一個實施例的半導體元件之簡 化的橫截面圖，其中圖2(i)是在一個PM0S區域中的橫截 面圖’而圖2(ii)是在一個n型金屬氧化物半導體（“nm〇S”) 區域中的橫截面圖。一個半導體元件係包含一個元件隔離 結構220、一閘極絕緣膜260，以及一個閘極結構297。該 元件隔離結構22〇係被形成在一個半導體基板21〇中以界 疋個主動區域210a，該半導體基板210係具有該PM0S 區域以及該NMOS區域。包含一閘極電極293以及一閘極 更式光單層圖案2 9 5之堆疊的結構的閘極結構2 9 7係被設 置在该主動區域210a之上。該閘極絕緣膜260係被設置在 該問極結構297以及在下面的該主動區域210a之間。在本 發明的一個實施例中，在該PM0S區域中的元件隔離結構 220係包含一個下方的元件隔離結構215以及一個上方的 το件隔離結構217之堆疊的結構。在該PM〇s區域中的上 方的tl件隔離結構217係由一多晶矽氧化膜所形成的，該 多晶矽氧化膜具有相對於例如是HDp氧化膜的習知的元件 隔離結構的壓縮應力為較大的壓縮應力。於是，由該上方 的元件隔離結構2 1 7所提供的壓縮應力係被施加至該閘極 、口構97之下的半導體基板210，藉此改善元件的載子遷 移率。在該NMOS區域令，該元件隔離結構22〇係包含該 下，〇元件隔離結構2 1 5以及該上方的元件隔離結構 2 在°亥NM〇S區域中的上方的元件隔離結構219,係由 10 200807690 一氮化膜所形成的，該氮化膜具有相對於例如是hdp氧化 膜的習知的元件隔離結構的壓縮應力或是在該pM〇s區域 中的上方的元件隔離結構217的壓縮應力為較小的壓縮應 力。於是，由該上方的元件隔離結構219所提供的壓縮應 力係在該NMOS區域中的閘極結構297之下的半導體基板 210處受到減輕。於是，元件的載子遷移率可以在該pM〇s 區域以及該NMOS區域中同時被改善。在另一實施例中， 在該PMOS區域中的上方的元件隔離結構217的厚度範圍 是從大約50人至大約300人。此外，該下方的元件隔離結 構215係從由一 SOD氧化膜、一 HDP氧化膜及其組合所 構成的群組中選出。為了改善該填溝特性，該下方的元件 隔離結構2 15係包含一 SOD氧化膜以及一 HDP氧化膜之 堆疊的結構。 圖3 a至3 f是描繪根據本發明的一個實施例的一種用 於製造一個半導體元件的方法之簡化的橫截面圖，其中圖 3a(i)至3f(i)是在該PMOS區域中的橫截面圖，而圖3a(ii) 至3f(ii)是在該NMOS區域中的橫截面圖。一個用於元件 隔離的溝槽（未顯示）係藉由一種淺溝槽隔離（“STI”）方法而 被形成在一個具有一墊絕緣膜（未顯示）的半導體基板310 中。該半導體基板310係包含PMOS區域以及NMOS區域。 一用於元件隔離的絕緣膜（未顯示）係被形成在該所產生的 結構的整個表面之上（亦即，在該溝槽以及半導體基板310 之上），以填滿該用於元件隔離的溝槽。該用於元件隔離的 絕緣膜係被拋光直到該墊絕緣膜露出以形成一個界定主動 11 200807690 區域310a的元件隔離結構320為止。在本發明的一個實施 例中，該用於元件隔離的絕緣膜係從由一 S〇D氧化膜、一 HDP氧化膜及其組合所構成的群組中選出。為了改善填溝 特性，該用於元件隔離的絕緣膜係包括一 S〇D氧化膜以及 一 HDP氧化膜之堆疊的結構。該s〇D氧化膜係藉由一種 旋轉填充的方法而被形成。 請參照圖3b與3c，該元件隔離結構32〇的一特定的 厚度係被蝕刻以形成一個界定下方的元件隔離結構325的 凹處330。該墊絕緣膜係被移除以露出該半導體基板31〇。 一閘極絕緣膜360係被形成在露出的半導體基板31〇之 上。一閘極導電層365係被形成在包含該凹處330的所產 生的結構之整個表面上（亦即，在該下方的元件隔離結構 315以及該閘極絕緣膜36〇之上）。一閘極硬式光罩層39〇 係被形成在該閘極導電層365之上。在本發明的一個實施 例中，被蝕刻掉的元件隔離結構32〇的特定厚度範圍是從 大約i〇A至大約2,〇〇〇人。此外，該閘極導電層365係包括 一個下方的閘極導電層370以及一個上方的閘極導電層38〇 之堆疊的結構。該下方的閘極導電層37〇係由一多晶矽層 所形成的。該上方的閘極導電層38〇係從由一鈦（Ti)層、 一鈦氮化物（TiN)膜、一鎢（w)層、一鋁（A1)層、一銅（Cu) 層、一矽化鎢（WSix)層及其組合所構成的群組中選出。 請參照圖3d與3e，該閘極硬式光罩層39〇以及該閘 極導電層365係利用一閘極光罩（未顯示）而被圖案化，以 形成包含一閘極硬式光罩層圖案395以及一閘極電極 12 200807690 之堆豐的結構的閘極結構397。在用於形成該閘極結構397 的製程期間，在該下方的元件隔離結構3 15之上的保留的 閘極導電層370係與該閘極電極393分隔開。該閘極結構 397以及在該下方的元件隔離結構315之上的保留的閘極 導電層370的側壁係被氧化，以形成一個上方的元件隔離 結構3 1 7。在本發明的一個實施例中，該閘極導電層37〇 的蝕刻選擇性係被調整以在該下方的元件隔離結構315之 上的保留的閘極導電層370處獲得一相當薄的厚度。由於 在該下方的元件隔離結構315之上的保留的薄閘極導電層 370之緣故，所以在後續的氧化製程中氧化後的閘極導電 層370不會突出於該主動區域31〇a之上。此外，該上方的 儿件隔離結構317係由一具有增大體積的多晶矽氧化膜所 形成的，以施加由該上方的元件隔離結構317所提供的壓 縮應力至該閘極結構397之下的半導體基板31〇。由於該 壓縮應力之緣故，在該PM0S區域中的電晶體的載子遷移 率係被改善。於是，電晶體的操作特性可被改善。 請參照圖3f，一光阻膜（未顯示）係被形成在所產生的 結構之整個表面上（亦即，在該PM〇s區域以及nm〇s區 域中的半導體基板3 1 〇及元件隔離結構320之上）。該光阻 膜係利用該閘極光罩而被曝光與顯影，以形成一個露出該 上方的元件隔離結構317的光阻膜圖案335。該露出的上 方的疋件隔離結構317可進一步被氧化，以便於增大該上 方的元件隔離結構317的體積。在本發明的一個實施例中， 該光阻膜係由一負光阻膜所形成的。 13 200807690 圖4a與4b是描繪根據本發明的另—個實施例的一種 用於製造-個半導體元件的方法之簡化的橫截面圖。在 此，圖4a⑴與4b(i)是在該PM0S區域中的橫截面圖，而 圖4a(ii)與4b(ii)是在該NMOS區域中的橫截面圖。 請參照圖4a與4b，一光阻膜（未顯示）係被形成在圖％ 中所示的所產生的結構之上。該光阻膜係利用一界定該 NMOS區域的光罩而被曝光與顯影，以形成一露出該 區域的光阻膜圖案440。在該NM0S區域中露出的圖％中 所示的上方的元件隔離結構317係被移除，以在該ΝΜ〇§ 區域中形成一個界定該下方的元件隔離結構4丨5的凹處 430。覆蓋該PMOS區域的光阻膜圖案44〇以及覆蓋該主 動區域410a的光阻膜圖案435係被移除。一絕緣膜419係 被形成在包含該凹處430的所產生的結構之整個表面上（亦 即’在該PMOS區域以及NMOS區域中的閘極結構497、 主動區域41〇a以及元件隔離結構42〇之上），以在該NM〇s 區域中形成该上方的元件隔離結構41 9 ’。在本發明的一個 實施例中，該上方的元件隔離結構419，係由一氮化膜所形 成的’該氮化膜係比例如是HDP氧化膜的習知的元件隔離 結構較軟。該上方的元件隔離結構419，的厚度範圍是從大 約50A至大約300A。於是，相較於HDP氧化膜的元件隔 離結構，在該NMOS區域中的元件隔離結構42〇可以相對 地減輕施加到該閘極結構497之下的半導體基板41〇的壓 縮應力。於是，在該PMOS區域以及NMOS區域中的載子 遷移率係同時受到改善，藉此改善電晶體的操作特性。 200807690 圖5a至5 f是描繪根據本發明的另一個實施例的一種 用於製造一個半導體元件的方法之簡化的橫截面圖，其中 圖5a(i)至5f(i)是在該PMOS區域中的橫截面圖，而圖5a(ii) 至5f(ii)疋在该NMOS區域中的橫截面圖。一個用於元件 隔離的溝槽（未顯示）係被形成在具有一墊絕緣膜（未顯示）的 半導體基板510中。該半導體基板51〇係包含pM〇s區域 以及NMOS區域。一用於元件隔離的絕緣膜（未顯示）係被 形成在所產生的結構的整個表面上（亦即，在該溝槽以及半 導體基板510之上），以填滿該用於元件隔離的溝槽。該用 於元件隔離的絕緣膜係被拋光直到該墊絕緣膜露出為止， 以形成一個界定主動區域510a的元件隔離結構52〇。在本 發明的一個實施例中，該用於元件隔離的絕緣膜係從由一 SOD氧化膜、一 HDP氧化膜及其組合所構成的群組中選 出。為了改善填溝特性，該用於元件隔離的絕緣膜係包含 一 SOD氧化膜以及一 HDp氧化膜之堆疊的結構。該SQD 氧化膜係藉由一種旋轉填充的方法而被形成。 請參照圖5b與5c，一光阻膜（未顯示）係被形成在所產 生的結構的整個表面上（亦即，在該PM〇s區域以及nm〇s 區域中的主動區域510a及元件隔離結構52〇之上）。該光 阻膜係利用一凹處光罩（未顯示）而被曝光與顯影，以形成 個路出一部份的元件隔離結構52〇的光阻膜圖案。 名路出的件隔離結構52〇的一特定厚度係利用該光阻膜 圖案525而被蝕刻，以形成一個界定下方的元件隔離結構 515的凹處530。該光阻膜圖案525以及墊絕緣膜係被移 15 200807690 除以露出半導體基板510。一閘極絕緣膜56〇係被形成在 該露出的半導體基板510之上。一閘極導電層565係被形 成在包含該凹處530的所產生的結構之整個表面上（亦即， 在該下方的元件隔離結構515以及閘極絕緣膜56〇之上）。 一閘極硬式光罩層590係被形成在該閘極導電層565之 上。在本發明的一個實施例中，被蝕刻掉的元件隔離結構 520的特定厚度範圍是從大約1〇A至大約2,〇〇〇a。此外， 該閘極導電層565係包括一下方的閘極導電層57〇以及一 上方的閘極導電層580之堆疊的結構。該下方的閘極導電 層570係由一多晶矽層所形成的。該上方的閘極導電層58〇 係從由一鈦（Ti)層、一鈦氮化物（TiN)膜、一鎢（w)層、一 鋁（A1)層、一銅（Cu)層、一矽化鎢（wsij層及其組合所構成 的群組中選出。在另—實施例中，該光阻膜圖帛⑵係由 一負光阻膜所形成的。 明參照圖5d，該閘極硬式光罩層59〇以及該閘極導電 2 565係利用一閘極光罩（未顯示）而被圖案化，以形成包 含一閘極硬式光罩層圖案595以及一問極電極州之堆疊 的結構的閘極結才冓597。該閘極電極593係包含一下方的 閘極電極575以及-上方的閘極電極585之堆疊的結構。 在5亥間極結構597的形成製程期間，該閘極導電層570係 ”在Λ下方的元件隔離結構5 1 5之上，以和該閘極電極 593刀隔開。該閘極電極593的側壁係選擇性地被氧化， 以在該下方的閘極電極575的側壁之上形成一氧化膜Μ?。 一絕緣膜529係被形成在所產生的結構的整個表面上（亦 16 200807690 P在.亥下方的兀件隔離結構5 i 5以及包含該問極結構州 的半導體基板510之上）。在本發明的—個實施例中，該絕 緣膜529係由一氮化膜所形成的。 請參照ffl 5e肖5f，一総膜(未顯示)係被形成在所產 生的結構的整個表面上（亦即，在該PM〇s區域以及nm〇s 區域的半導體基板510及下方的元件隔離結構515之上）。 該光阻膜係利用該凹處光罩而被曝光與顯影，以形成一個 覆蓋該主動區域51〇a以及與該主動區域51〇a相鄰的元件 隔離結構520之一部份的光阻膜圖案535。該露出的絕緣 膜529係藉由該光阻膜圖t 535而被移除。在被移除的絕 緣膜529下面的問極導電層別的_特定的厚度係藉由該 光阻膜圖案535而被蝕刻。一個光阻膜圖案54〇係被形成 在該半導體基板510之上，以覆蓋該pM〇s區域。在該nm〇s 區域中的保留的閘極導電層57〇係被移除。該光阻膜圖案 540及535係被移除。在該PM〇s區域中的保留的閘極導 電層570係被氧化，以在該PM〇s區域中形成一個上方的 兀件隔離結構5 1 7。在本發明的一個實施例中，該上方的 元件隔離結構517係由一具有增大體積的多晶矽氧化膜所 形成的，以施加由該上方的元件隔離結構517所提供的壓 縮應力至該閘極結構597之下的半導體基板51〇。由於該 壓縮應力之緣故，在該PMOS區域中的電晶體的載子遷移 率係被改善。因此，電晶體的操作特性可被改善。此外， 由於在該NMOS區域中的元件隔離結構52〇的一個上方的 部份係被移除，所以相較於該PM〇s區域，在該NM〇s區 17 200807690
域中的兀件隔離結構的相對較小的壓縮應力係被施加至該 閘極結構597之下的半導體基板5 1〇。於是，在該nm〇s 區域中的電晶體的載子遷移率係被改善。於是，在該pM〇S 區域以及NMOS區域中的電晶體的操作特性可同時受到改 善。 在本發明的另一實施例中，在該PM〇s區域以及N]VI〇S 區域中的下方的元件隔離結構之上的閘極導電層係被氧化 以形成一個上方的元件隔離結構。在該NM〇s區域中的上 方的元件隔離結構係被移除。在該pM〇s區域中，相對較 大的壓縮應力係被施加至閘極結構之下的半導體基板，而 在該NMOS區域中，相對較小的壓縮應力係被施加至閘極 結構之下的半導體基板。於是，在該PM〇s區域以及nm〇S 區域中的電晶體的操作特性可同時受到改善。 如上所述’該元件隔離結構係根據本發明的實施例而 被改良，以調整施加到閘極結構之下的半導體基板的壓縮 應力。於是’元件的載子遷移率可被改善。換言之，相對 較大的壓縮應力以及相對較小的壓縮應力係分別施加到 PMOS電晶體以及NMOS電晶體，藉此改善元件的載子遷 移率。於是，元件的操作特性可被改善。此外，在元件隔 離結構的形成期間可能形成的孔洞（void)或是縫隙（seam)可 因為用於该上方的元件隔離結構之進一步的氧化製程的緣 故而被移除。 本發明的上述實施例是作例證的，而非限制性的。各 種的替代例及等同例都是可行的。本發明並不限於在此所 18 200807690 述的沉積類型、蝕刻拋光以及圖案化的步驟。本發明也不 限於任何特定類型的半導體元件。例如，本發明可被實施 在動態隨機存取記憶體（dram)元件或是非揮發性記憶體 凡件中。在考慮本案的揭露内容下，其它的增加、刪減或 修改都是顯然的並且欲落入所附的申請專利範圍的範_之 内。 L圖式簡單說明】 圖1是根據本發明的一個實施例的半導體元件之簡化 的橫截面圖。 圖2是根據本發明的另一個實施例的半導體元件之簡 化的橫截面圖。 圖3a至3f是描繪根據本發明 於製造一個主道触-从^ 似耳她例的一種用 +¥體兀件的方法之簡化的橫截面圖。 H 4a與4b疋描繪根據本發 用於造_彻+_ 知月的另一個實施例的一種 於k料導體元件的方法之簡化的 圖5a至5f是描繪根據本發 J:截面圖 用於製造-個半導體元件自實施例的-種 万去之間化的橫截面圖。 【主要 110 110a 元件符號說明】 半導體基板 主動區域 下方的兀件隔離結構 上方的元件隔離結構 19 200807690 120 160 193 195 197 210 210a 215 217 220 260 293 295 297 310 310a 315 317 320 330 335 360 365 元件隔離結構 閘極絕緣膜 閘極電極 閘極硬式光罩層圖案 閘極結構 半導體基板 主動區域 下方的元件隔離結構 上方的元件隔離結構 元件隔離結構 閘極絕緣膜 閘極電極 閘極硬式光罩層圖案 閘極結構 半導體基板 主動區域 下方的元件隔離結構 上方的元件隔離結構 元件隔離結構 凹處 光阻膜圖案 閘極絕緣膜 閘極導電層 下方的閘極導電層 20 370 200807690 380 390 393 395 397 410 410a 415 419 420 430 440 497 510 510a 515 517 520 525 527 529 530 535 540 上方的閘極導電層 閘極硬式光罩層 閘極電極 閘極硬式光罩層圖案 閘極結構 半導體基板 主動區域 下方的元件隔離結構 上方的元件隔離結構 元件隔離結構 凹處 光阻膜圖案 閘極結構 半導體基板 主動區域 下方的元件隔離結構 上方的元件隔離結構 元件隔離結構 光阻膜圖案 氧化膜 絕緣膜 凹處 光阻膜圖案 光阻膜圖案 21 200807690 560 565 570 575 580 585 590 593 595 597 閘極絕緣膜 閘極導電層 下方的閘極導電層 下方的閘極電極 上方的閘極導電層 上方的閘極電極 閘極硬式光罩層 間極電極 閘極硬式光罩層圖案 閘極結構 22

Claims (1)

  1. 200807690 十、申請專利範圍： 1 · 一種半導體元件，其係包括： 一個形成在一半導體基板令的下古从—^ T幻下方的兀件隔離結構以 界定一個主動區域，該下方的元件 什^離結構係具有一第一 壓縮應力； 一個設置在該下方的元件隔離結構之上的上方的元件 隔離結構，該上方的元件隔離結構係具有一大於該第一壓 縮應力的第二壓縮應力；以及 一㈣置在㈣的上方的元件隔離結構之間的主動區 域之上的閘極結構。 2.根據巾請專利範圍第1項之半導體元件，其中該半 導體基板係在一個Ρ型金屬氧化物半導體(“_，，)區域 中0 3.根據中請專利範圍第丨項之半導體元件，其中該上 方的元件隔離結構係由一多晶矽氧化臈所形成的。 4·根據中請專利範圍帛1項之半導體元件，其中該下 勺元件Pw離結構係從由一尚密度電漿（“HDp”）氧化膜、 -旋轉塗佈介電質(“S0D，，)氧化膜及其組合所構成的群組 中選出。 5 · —種半導體元件，其係包括： 们幵y成在一半導體基板中的下方的元件隔離結構以 疋個主動區域，該半導體基板係具有一個PMOS區域 以及一個n型金屬氧化物半導體（“NM0S”）區域，該下方的 元件隔離結構係具有一第一壓縮應力； 23 200807690 一個在該PMOS區域中設置在該下方的元件隔離結構 之上的P型上方的元件隔離結構，該p型上方的元件隔離 結構係具有一大於該第一壓縮應力的第二壓縮應力；以及 一個在該NMOS區域中設置在該下方的元件隔離結構 之上的N型上方的元件隔離結構，該n型上方的元件隔離 結構係具有一小於該第一壓縮應力的第三壓縮應力。 6·根據申請專利範圍第5項之半導體元件，其中該p 型上方的το件隔離結構係由一多晶矽氧化膜所形成的。 7·根據申請專利範圍第5項之半導體元件，其中該N 型上方的元件隔離結構係由一氮化膜所形成的。 8·根據申請專利範圍第5項之半導體元件，其中該n 型上方的兀件隔離結構的厚度範圍是從大約5〇人至大約 300A。 9·根據申請專利範圍第5項之半導體元件，其中該下 方的元件隔離結構係從由一 HDp氧化膜、一 s〇d氧化膜 及其組合所構成的群組中選出。 一」〇·根據申請專利範圍第5項之半導體元件，其更包括 &置在β些相鄰的下方的元件隔離結構之間的主動區域 之上的閘極結構。 11 種用於製造-個半導體元件的方法，其係包括： 在-個半導體基板中形成一個元件隔離 個主動區域； 肖乂界疋一 24 200807690 隔離結構； 在包含該凹處的半導體基板之上形成一閘極導電層以 及一閘極硬式光罩層； 藉由利用一閘極光罩來圖案化該閘極硬式光罩層以及 該閘極導電層以在該半導體基板之上形成一閘極結構，其 中該閘極導電層的一特定的厚度係保留在該下 離結構之上；以及 氧化該保留的閘極導電層以形成一個上方的元件隔離 結構，該上方的元件隔離結構係具有一大於該第一壓縮應 力的第二壓縮應力。 12·根據申請專利範圍第11項之方法，其中該半導體 基板係在PMOS區域中。 13·根據申請專利範圍第n項之方法，其中該被蝕刻 掉的疋件隔離結構的特定厚度範圍是從大約i〇A至大約 2,000A 〇 ^ I4.根據申請專利範圍第11項之方法，其中該閘極導 “曰係匕έ 下方的閘極導電層以及一上方的閘極導電層 之堆疊的結構。 15 ·根據申請專利範圍第14項之方法，其中該下方的 閘極導電層係包含一多晶矽層。 16 ·根據申晴專利範圍第14項之方法，其中該上方的 閘極^電層係從由一鈦（Ti)層、一鈦氣化物（TiN)膜、一鎢㈤ 層一銘（A1)層、一鋼（Cu)層、一矽化鎢（WSix)層及其組合 所構成的群組中選出。 25 200807690 17·根據申請專利範圍第n項之方法，其中該上方的 凡件隔離結構係由一多晶矽氧化膜所形成的。 —18·根據中請專利範圍第Π丨之方法，其中該下方的 元件隔離結構係從由_腑氧化膜、一 s〇D氧化膜及其 組合所構成的群組中選出。 19.根據申請專利範圍第u項之方法，其中該閘極結 構係I 3閘極電極以及一閘極硬式光罩層圖案之堆疊的 結構。 20.根據申請專利範圍第u項之方法其更包括氧化 該上方的元件隔離結構，以形成增大體積的上方的元件隔 離結構。 .根據申請專利範圍第11項之方法，苴更包括· 移除在該NMOS區域中的上方的元件隔離結構；以及 在忒所產生的結構的整個表面上形成一絕緣膜，以在 該NMOS區域中形成—個上方的元件隔離結構，該上 元件隔離結構係具有一小於該第一壓縮應力的第三壓縮库 力0 〜 22.根據申請專利範圍第 万法其中移除該上 方的兀件隔離結構係包含： ㈣所產生的結構的整個表面上形成—光阻膜； 猎由利用一界定在該PlVTOQ 上罢电a , Qs區域中的元件隔離結構的 光罩來曝光及顯影該光阻膜以形成_個光阻膜圖案. 移除由該光阻膜圖案所露出的上方的元 以及 僻， 26 200807690 秒丨示该光阻膜圖案。 23·根據申請專利範圍第21項之 係由-氮化膜所形成的。 、/ ’ - “絕緣膜 24·根據申請專利範 區域中的上方的-丛 貝之方法，其中在該PMOS 的：：方的70件隔離結構係由-多晶石夕氧化膜所形成 的，在該NM〇S區域中— # 凤 膜所形成的。 的上方的7°件隔離結構係由-氮化 25.根據申請專利範圍第21項之方法，其中該下 ::牛隔離結構係從由…氧化膜、-咖氧化膜及其 組合所構成的群組中選出。 。26.根據申請專利範圍第21項之方法，其中在該麵s 品或中的上方的疋件隔離結構的厚度範圍是從大約人至 大約300A。 27·-種用於製造__個半導體元件的方法，其係包括： 在個_導體基板中形成一個元件隔離結構以界定一 個主動區域，該半導體基板係具# —自PMGS區域以及一 個NMOS區域，· 蝕刻該元件隔離結構的—特定的厚度以形成一個凹 處，該凹處係界定-個具有一第一壓縮應力的下方的元件 隔離結構； 在包含該凹處的半導體基板之上形成一閘極導電層以 及一閘極硬式光罩層； 藉由利用一閘極光罩來圖案化該閘極硬式光罩層以及 该間極導電層以在該半導體基板之上形成一閘極結構，其 27 200807690 中》亥間極‘電層係保留在該下方的元件隔離結構之上； 蝕刻在該下方的元件隔離結構之上的保留的閘極導電 層之一特定的厚度；以及 氧化在該下方的元件隔離結構之上的閘極導電層以在 該PMOS區域中形成一個上方的元件隔離結構，該上方的 兀件隔離結構係具有一大於該第一壓縮應力的第二壓縮應 力。 28. 根據申請專利範圍第27項之方法，其中㈣該元 件隔離結構之特定的厚度係包含·· 在省所產生的結構的整個表面上形成一光阻膜； 藉由利用一凹處光罩來曝光及顯影該光阻膜 '，以形成 -個覆蓋該主動區域以及與該主動區域相鄰的元件隔離結 構的一部份的光阻膜圖案； 藉由該光阻膜圖案來蝕刻該元件隔離結構的一特定的 厚度以形成一個凹處，該凹處係界定一個具有一第一壓縮 應力的下方的元件隔離結構；以及 移除該光阻膜圖案。 29. 根據申請專利範圍第28項之方法，其中該被蝕刻 掉的元件隔離結構的特定厚度範圍是從大約ι〇Α至大約 2,000人。 30. 根據申請專利範圍f 27 #之方法，其中該閘極導 電層係包含一下方的問極導電層以及—上方的閘極導電層 之堆疊的結構。 31. 根據申請專利範圍第30項之方法，其中該下方的 28 200807690 閘極導電層係包含一多晶矽層。 32·根據申請專利範圍第30項之方法，其中該上方的 問極導電層係從由一鈦（Ti)層、一鈦氮化物（丁叫膜、一鎢㈤ 層、一鋁（A1)層、一銅（Cu)層、一矽化鎢（WSix)層及其組合 所構成的群組中選出。 33·根據申請專利範圍第27項之方法，其中蝕刻該閘 極導電層的特定厚度係包含： 在該所產生的結構的整個表面上形成一光阻膜； 藉由利用一凹處光罩來曝光及顯影該光阻膜，以形成 一個覆蓋該主動區域以及與該主動區域相鄰的元件隔離結 構的一部份的光阻膜圖案； 藉由4光阻膜圖案來|虫刻在該下方的元件隔離結構之 上的閘極導電層的一特定的厚度；以及 移除該光阻膜圖案。 34·根據申請專利範圍第27項之方法，其中該上方的 元件隔離結構係由一多晶矽氧化膜所形成的。 35·根據申請專利範圍第27項之方法，其中該下方的 元件隔離結構係從由一 HDP氧化膜、一 SOD氧化膜及其 組合所構成的群組中選出。 36·根據申請專利範圍第27項之方法，其中氧化該閘 極導電層係包含： 在遠所產生的結構的整個表面上形成一光阻膜圖案以 覆蓋β PM0S區域以及一部份的NM0S區域，其中該部份 的NM0S區域係包含該主動區域以及與該主動區域相鄰的 29 200807690 元件隔離結構的一部份； 藉由該光阻獏圖案來移除在該NM〇s區域中的閘 電層； 甲等 移除該光阻膜圖案；以及 氧化在該PMOS區域中的下方的元件隔離結構之上的 閘極導電層，以形成一個具有一第二壓縮應力的上方的元 件隔離結構。 ’ 37·根據申請專利範圍第 極導電層係包含： 27項之方法，其中氧化該閘 氧化在該下方的元件隔離結構之上的閘極導電層，以 形成一個具有一第二壓縮應力的上方的元件隔離結構； 形成一個覆蓋該PM〇S區域的光阻膜圖案； 藉由利用該光阻膜圖案來移除在該NM〇s區域中的上 方的元件隔離結構；以及 移除該光阻膜圖案。 38·根據申請專利範圍第27項之方法，其更包括在該 閘極、、、σ構以及半導體基板的介面處形成一閘極絕緣膜。 ^39·根據申請專利範圍第27項之方法，其中該閘極結 冓系I S閘極電極以及一閘極硬式光罩層圖案之堆疊的 結構。 4〇·根據申讀專利範圍第39項之方法，其更包括氧化 該閘極電極的一個側壁。 41 _根據申請專利範圍第27項之方法，其更包括在包 含該問極結構的半導體基板之上形成一絕緣膜。 200807690 42·根據申請專利範圍第41項之方法，其中該絕緣膜 係由一氮化膜所形成的。 Η•一、圖式： 如次頁。 31
TW096100155A 2006-07-24 2007-01-03 Semiconductor device having a compressed device isolation structure TWI343120B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060069206A KR100827531B1 (ko) 2006-07-24 2006-07-24 반도체 소자 및 그 제조 방법
KR1020060125688A KR100781849B1 (ko) 2006-12-11 2006-12-11 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200807690A true TW200807690A (en) 2008-02-01
TWI343120B TWI343120B (en) 2011-06-01

Family

ID=38970635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096100155A TWI343120B (en) 2006-07-24 2007-01-03 Semiconductor device having a compressed device isolation structure

Country Status (4)

Country Link
US (2) US7541259B2 (zh)
JP (1) JP2008028357A (zh)
CN (1) CN100552951C (zh)
TW (1) TWI343120B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8216904B2 (en) * 2008-12-31 2012-07-10 St Microelectronics, Inc. Strained transistor and method for forming the same
US9064894B2 (en) * 2012-08-08 2015-06-23 Globalfoundries Singapore Pte. Ltd. Stress enhanced high voltage device
US9012300B2 (en) * 2012-10-01 2015-04-21 United Microelectronics Corp. Manufacturing method for a shallow trench isolation
JP5343162B1 (ja) * 2012-10-26 2013-11-13 エピクルー株式会社 エピタキシャル成長装置
US8962430B2 (en) 2013-05-31 2015-02-24 Stmicroelectronics, Inc. Method for the formation of a protective dual liner for a shallow trench isolation structure
FR3007198B1 (fr) 2013-06-13 2015-06-19 St Microelectronics Rousset Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et procede de fabrication
US9437470B2 (en) 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits
CN104795442A (zh) * 2014-01-20 2015-07-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN104795412B (zh) * 2014-01-20 2018-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
FR3018139B1 (fr) 2014-02-28 2018-04-27 Stmicroelectronics (Rousset) Sas Circuit integre a composants, par exemple transistors nmos, a regions actives a contraintes en compression relachees
FR3025335B1 (fr) 2014-08-29 2016-09-23 Stmicroelectronics Rousset Procede de fabrication d'un circuit integre rendant plus difficile une retro-conception du circuit integre et circuit integre correspondant
JP2021048323A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008482B1 (ko) 1994-07-28 1997-05-24 대우자동차 주식회사 자동차용 차음판 제조방법
KR970008482A (ko) 1995-07-31 1997-02-24 김광호 반도체 장치 소자분리 방법
SE520115C2 (sv) * 1997-03-26 2003-05-27 Ericsson Telefon Ab L M Diken med plan ovansida
KR19980084173A (ko) 1997-05-21 1998-12-05 윤종용 소자분리막을 구비하는 반도체장치 및 그 제조방법
JPH1167892A (ja) * 1997-08-08 1999-03-09 Toshiba Corp 半導体装置およびその製造方法
JPH1187487A (ja) * 1997-09-03 1999-03-30 Oki Electric Ind Co Ltd 選択酸化方法
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
JP2004228557A (ja) * 2002-06-24 2004-08-12 Hitachi Ltd 半導体装置及びその製造方法
US6717216B1 (en) * 2002-12-12 2004-04-06 International Business Machines Corporation SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
US6870179B2 (en) * 2003-03-31 2005-03-22 Intel Corporation Increasing stress-enhanced drive current in a MOS transistor
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
US7381609B2 (en) * 2004-01-16 2008-06-03 International Business Machines Corporation Method and structure for controlling stress in a transistor channel
TWI233187B (en) 2004-03-30 2005-05-21 Taiwan Semiconductor Mfg MOS device and fabrication method thereof
US20050233540A1 (en) * 2004-04-15 2005-10-20 Texas Instruments, Incorporated Minimizing transistor variations due to shallow trench isolation stress
US7504693B2 (en) * 2004-04-23 2009-03-17 International Business Machines Corporation Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering
US7053400B2 (en) * 2004-05-05 2006-05-30 Advanced Micro Devices, Inc. Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility
JP4102334B2 (ja) 2004-06-16 2008-06-18 株式会社東芝 半導体装置及びその製造方法
KR101044385B1 (ko) 2004-06-29 2011-06-29 매그나칩 반도체 유한회사 반도체 소자의 제조방법
US20060118878A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS device with selectively formed and backfilled semiconductor substrate areas to improve device performance
US7190036B2 (en) 2004-12-03 2007-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor mobility improvement by adjusting stress in shallow trench isolation
US7256081B2 (en) * 2005-02-01 2007-08-14 International Business Machines Corporation Structure and method to induce strain in a semiconductor device channel with stressed film under the gate
JP4515951B2 (ja) 2005-03-31 2010-08-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
TWI248166B (en) 2005-05-27 2006-01-21 United Microelectronics Corp Semiconductor device and fabricating method thereof
JP5103804B2 (ja) * 2006-06-27 2012-12-19 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20090224297A1 (en) 2009-09-10
TWI343120B (en) 2011-06-01
CN101202282A (zh) 2008-06-18
JP2008028357A (ja) 2008-02-07
US7541259B2 (en) 2009-06-02
US20080017929A1 (en) 2008-01-24
CN100552951C (zh) 2009-10-21
US7989912B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
TW200807690A (en) Semiconductor device having a compressed device isolation structure
TW506085B (en) Method of forming semiconductor device having GAA type transistor
JP3998893B2 (ja) Ｔ型素子分離膜の形成方法
TWI323010B (en) Semiconductor device with a surrounded channel transistor
JP3489936B2 (ja) Ｓｏｉ構造のｍｏｓトランジスタの製造方法
KR100673133B1 (ko) 반도체 소자의 제조 방법
US20070284655A1 (en) Semiconductor device and method for fabricating the same
US7365400B2 (en) Semiconductor device and method for manufacturing the same
JP2006339621A (ja) 半導体素子の製造方法
JP2010010215A (ja) 半導体装置の製造方法
TW201135815A (en) Semiconductor device and method for manufacturing the same
US6469350B1 (en) Active well schemes for SOI technology
JP2009099863A (ja) 半導体装置、及び半導体装置の製造方法
KR100702302B1 (ko) 반도체 소자의 제조 방법
TW200908226A (en) Method for fabricating line type recess channel MOS transistor device
JP4122181B2 (ja) 二重ゲート酸化膜を有する半導体素子の製造方法
JP4160846B2 (ja) 半導体装置およびその製造方法
JP2010098157A (ja) 半導体装置の製造方法
KR100745909B1 (ko) 반도체 소자의 제조 방법
KR100636919B1 (ko) 반도체 소자의 제조 방법
US7179713B2 (en) Method of fabricating a fin transistor
JP2003100890A (ja) 容量素子の製造方法
TW200525729A (en) Semiconductor device and manufacturing method thereof
JP2006080310A (ja) 半導体装置及びその製造方法
JPH11251318A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees