TW200534466A - Programmable semiconductor device - Google Patents
Programmable semiconductor device Download PDFInfo
- Publication number
- TW200534466A TW200534466A TW093109629A TW93109629A TW200534466A TW 200534466 A TW200534466 A TW 200534466A TW 093109629 A TW093109629 A TW 093109629A TW 93109629 A TW93109629 A TW 93109629A TW 200534466 A TW200534466 A TW 200534466A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- semiconductor material
- metallic material
- patent application
- resistivity
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 42
- 239000007769 metal material Substances 0.000 claims abstract description 26
- 239000012212 insulator Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 21
- 229910021332 silicide Inorganic materials 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000013508 migration Methods 0.000 claims description 4
- 230000005012 migration Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 239000000155 melt Substances 0.000 claims 1
- 230000009969 flowable effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004575 stone Substances 0.000 description 5
- 229910008814 WSi2 Inorganic materials 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052778 Plutonium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- -1 NiSi2 Chemical compound 0.000 description 1
- 229910012990 NiSi2 Inorganic materials 0.000 description 1
- 235000006040 Prunus persica var persica Nutrition 0.000 description 1
- 240000006413 Prunus persica var. persica Species 0.000 description 1
- 238000003723 Smelting Methods 0.000 description 1
- 241001422033 Thestylus Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011365 complex material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- XCUPBHGRVHYPQC-UHFFFAOYSA-N sulfanylidenetungsten Chemical compound [W]=S XCUPBHGRVHYPQC-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
200534466 玖、發明說明: 【發明所屬之技術領域】 本發明係關於可程式半導體裝置, ^ m v 又符疋言之,本發 係關於彼等可用作半導體電子⑻㈣之裝置。 【先前技術】 半導體E_熔絲大體上已為吾人孰 办 …知。例如,見1994年8月 2曰頒予的Abadeei*等人的美國專刺笛 夭闼寻利弟5,334,880號,低電壓 可程式儲存元件,該專利之全文併入到本文中。 但是,已知的半導體E-炫:綿p上炊盘丄, 守菔t熔、4已證貫未能讓人完全滿意。 基於矽之半導體裝置之程式 、儿《导致S品近結構之後間接損 傷(post C〇llateral damage)。此結果通常會強加一種溶絲間 距σ㈣Pltch)或熔絲腔(fuse cavity)以及與逐代技術特徵規 則不相稱的規則之集合。因而,溶絲密度及炫絲的修復、 置換或定製之有效性是有限的。通常,此種損傷由來自熔 絲燒断(fuse blew)的微粒所造成。另夕卜,對導電㈣之標 準的電程式化是要改變其電阻,或者自具有低電阻的未程 f化狀態改變到具有高電阻的經程式化狀態,或者自具有 n電阻的未程式化狀態改變到具有低電阻的經程式化狀 您。例如,見美國專利第5,334,88〇號。該等熔絲含有一初 始電阻ROzhARO,及一經程式化電阻Rp±ARp。因為此參數 本質上是統計性的,所以正是該土ΔΙΙρ導致了熔絲讀取不穩 疋性(read instability)。導致R(^Rp分佈向彼此接近之該等 ^化會在藉由標準CMOS鎖存電路來詢問(interr〇gate)經程 式化炫絲之方面造成實用限制。為克服此等限制,先前技 92337.doc 200534466 絲^括作為翏考70件之額外n以便區別經程式化炫 έ、:、未私式化熔絲。該等實踐會導致非吾人所樂見的熔絲 、、且區域(fuse bank area)之增長。 【發明内容】 本發明藉由利用-種由可在程式化事件過程中遷移之複 口材料所製成之㈣結構或裝置來克服此缺點及其它缺 點。可遷移之材料(例如,狗會改變狀態,且不會在其 遷,或材料再形成(material refGmatiQn)過程中導致間接 知知且具有-其中±ΔΙΙρ較佳等於零之經程式化狀態。此 允許桃絲之間區分個別的炫絲,且消除非吾人所樂見的 麥考炼絲元件以及用以偏麼該等參考炼絲元件及對照該等 參考k絲元件進行比較之電路。 根據本發明,可程式裳置包括:-基板⑽;-位於該 基板上之絕緣體(13); -位於該絕緣體上之拉&的半導體材 料02),該拉長的半導體材料具有第一端及第二端、及一上 部表面s,第一端(12a)大體上比第二端〇2b)更寬;及一在 D亥上。卩表面上的金屬性材料(4〇),該金屬性材料可回應於可 流過該拉長的半導體材料及該金屬性材料的電流丨而實際 上沿該上部表面遷移。 一種程式化裝置之方法包括在一段時間内使一電流 過一具有安置在一摻雜的半導體線(12)上之半導體合金 (40)之裝置,使得該半導體合金之一部分自該裝置之第一端 (12a)遷移到非常接近該裝置之第二端(12b)的位置L。 一種製造經程式化半導體裝置之方法包括··提供具有熱 92337.doc -7- 200534466 絶緣體(13)之半導體基板(i〇);在該絕緣體上安置一拉長的 半導體材料(12),該半導體材料具有一上部表面s、_第一 電阻係數及兩個端;在該上部表面上安置一金屬性材料 (40) ’孩金屬性材料具有遠小於該半導體材料之第一電阻係 數之第二電阻係數;在一段時間内使一電流I流過半導體材 料(12)及金屬性材料(4〇),使得該金屬性材料之一部分自該 半導體材料之-個端(12a)遷移至另_端(12b)並炫融該半 導體材料以形成一開路(open circuit)(90)。 本發明之主要目標係提供一種在程式化過程中不會對鄰 近裝置或其它元件造成間接損傷之可程式半導體裝置。 本發明之進一步目標係提供一種製造可程式半導體裝置 之方法,該方法可容易地與各種標準則8製造過程相容。 本發明之另一目標係提供一種可減少對鄰近結構的間接 損傷之程式化一可程式半導體裝置之方法。 當將以下詳細描述與隨附圖式相結合,本發明之進一步 目仏及其它目標將變得更加容易明白。 【實施方式】 圖1以橫截面展示了 一較佳可程式(未程式化)半導體裝 置⑴⑼如熔絲)。㈣⑴包括—拉長的半導體材料(12),、 該半導體材料⑽具有一安置於一上部表面s上的金屬性 材料(40)。該材料⑽安置在一石夕基板⑽中的隔離區域 (13)上或該隔離區域(13)之上方。未程式化炫絲較佳包括 多晶矽(90 nm高度/厚度T1)(12)及戰(55随高度/厚度 Τ2)(40)。區域(13)(例如)由如氧化物等的絕緣體加以填充。 92337.doc 200534466 區域(13)為(例如)已知的淺渠溝隔離(sti)區域。裝置(i)包 括第一端(12a)、第二端(12b)及將第一端(Pa)連接至第二端 (12b)之中央部分或連接體(12〇。連接體(12勾與第二端 (12b)較佳共同形成一,’T”形構件(圖2及圖11a、lib)。 根據本發明之一重要特徵,金屬性材料(4〇)之電阻係數 逖小於半導體線(12)之電阻係數。較佳地,材料(40)之電阻 係數在約(士10%)! 5歐姆/平方到3〇歐姆/平方之範圍内,同時 線(12)之電阻係數在約100歐姆/平方至約200歐姆/平方之 範圍内。 _ 較佳地’材料(4〇)與線(12)組合之電阻係數為約17歐姆/ 平方至約25歐姆/平方。 在程式化過程中,即在適當的電流、電壓及時間條件下, 材料(40)自第一端(12a)及連接體(12c)遷移到非常接近第二 端(12b)的位置”L”,以累積並最終加熱及熔融在位置,,l,,處 的半導體材料(21),以便在位置”L"之内或在位置”L"處形成 開路(90)(見圖15)。 圖2至圖4展示當建立初始程式化條件時,用於判定排除 晶圓級加工變化(wafer level process variation)所需的程式 化電流及時間之步驟中的初始校準。圖2展示了使用4 5 伏、5毫安,持續25微秒的不完全程式化。圖3展示了使用 4·5伏、5毫安,持續250微秒的典型較佳完全程式化事件 (programming event)。開路(90)在非常接近第二端(12b)之位 置L處形成。就此特定技術而言,已發現程式化窗口在丨5〇 微秒至350微秒之間為相容的。已進一步判定熔絲功率及時 92337.doc -9- 200534466 間與技術特徵相稱,因而提供一種在奈米級技術(__ techn〇lGgy)節點處可再使料電㈣。圖4a、似4c表示 過度程式化之多種結果,及鶴之可用量之影響。 此等圖4a、b、c展示了在4 7伏、5毫安下由於持❸毫秒、 2秒、4秒之過度程式化“夕化鶴(4〇)持續遷移直至耗盡。與 圖3類似’多晶@線〇2)仍在最熱點溶融’但是在過度程式 化之狀況下,魏鶴(4G)在程式位置(㈣g麵iQea—上方 形成-橋狀物,同時會引起附近隔離渠溝中的應力及損 傷。儘管線的電阻係數因切化鶴的遷移(且發明者相信換 雜劑亦是如此)已有顯著的變化’但是此不能被視為一種可 ^見的熔絲。然而’此為與在程式化位置處的炫絲頸部之 里相比較的熔絲金屬矽化物之量設置了一設計準則,以便 避免此過度程式化情況。該準則可用於使遷移端襯墊 (migrating terminal pad)之區域的大小合適以消除過量金 屬矽化物的情況。此等條件隨技術而定,且可在技術製造 之開始加以設立。此暗示了 一熔絲測試及評估加工流程 (process fl〇w)是本發明之一額外特徵。該加工流程為自身 說明問題的,且展示於圖6中。 圖5a及5b展示了本發明之任意E_熔絲的程式校準之結 果。耘式化作為三階段事件發生。最初,當電流〗自陰極端 傳遞至陽極端時,WSi2(4〇)在該等兩個端之間遷移,且被 加熱到約(士 10%)2160t。如圖5b及圖15所示,自wsi2(4〇) 對底層多晶矽線(12或21)的局部加熱及隨後的將到N+多晶 矽的路徑分路為唯一路徑的WSi2之斷開(〇pening)(9〇)導致 92337.doc -10- 200534466 了 N+夕晶梦線之斷開(go)。 w,. , ; ^後對E-熔絲結構的分析表 12如所設計地轉換成了純w, n ^ i〇 .. 且所有材料均得以保存。 :讀亦得m。圖5认_示的開路提供了前文所 =^準程式化所需的相關反饋(咖山㈣〜dback)。具 有一分路N+多晶矽可遷移熔絲非 〆、 m ^ 汗承重要,此係由於兩個屑 口 ·,、允許低電流對整個多晶秒纟 、 L , /深進仃均勻加熱,而卑雲 支私式化裝置;且熱的難炫全屬 & A 屬之遷移會參與最終的i車 接體斷開及程式化,而不會引# ㈣絲周km。 造成隨後可靠性故障 對於參看圖Ua之較佳熔絲尺寸,最優料程式化循考 (programme cycle)為:電壓電源=4 5伏,ι=5毫安,時門 =250微秒士1〇0微秒。將金屬石夕化物(40)加熱到: (土 10^60攝氏度。在電子風下’金屬石夕化物_如以下 圖示’5)所料進行遷移,因而導致最終的料程式 化’即如圖15實體展示的多晶石夕線(21)之斷開。周g的隔離 氧化物(13)未發生任何變化。位置7〇、71表示當藉由電壓電 源(圖11)及電流I來加熱及遷移金屬石夕化物(4〇)時該金屬 矽化物(40)之再分佈之建議的實體模型。 GC=多晶秒, CG=與多晶石夕的電接點, M0=金屬零(最初金屬至襯墊之連接),及 Notch(可選的)=多晶矽襯墊中的凹口。 圖7-1〇展示了用於製造圖!所示之㈣之較佳實施例之 較佳加工步驟。 92337.doc -11 - 200534466 由於本揭示,熟習此項技術者將清楚地瞭解製造圖1之熔 絲之過程。 如圖7所示,提供一基板,該基板為表體矽(buik silicon)、絕緣體上矽(siHcon_on_insulat〇r)或任何其它合適 的基板。遮罩並蝕刻淺渠溝隔離區域(11)(STI);用一種氧 化物(13)填充渠溝(11);進行平面化(例如,CMp(化學機械 研磨))得到一上部矽表面(14);生長用於建議的主動裝置 D(其通常與熔絲一起形成)之閘氧化物(12)。裝置〇為(例如) 如FET(場效電晶體)等的m〇S裝置。 _ 圖8中,安置(例如,沈積)多晶矽(22、21)(摻雜N型或p 型雜質,或無摻雜)。藉由一光阻遮罩幕(20)圖案化;蝕刻 並界疋主動區域(22)及熔絲區域(21)。見(例如)美國專利第 4,229,502號及第4,309,224號,該等案之全文以引用的方式 併入本文中。 圖9中,藉由習知介電材料形成側壁間隔片(3〇)。 圖1 〇中,若多晶矽並非就地摻雜的多晶矽,則向建議的 FETD及多晶砍(21)適當地進行植入(41)。藉由如沈積(刪2 · 之熱蒸鍍、濺鍍沈積等)等的習知技術來形成金屬矽化物區 域(40)。金屬矽化物(40)較佳為WSi2,但亦可為c〇s“、 T!Sl2、N!Sl2及具有相似電及熱特性之其它物質。炼絲區域 展示於圖10之垂直虛線之間。亦可執行適當的退火步驟, 並可移除該等間隔片。見(例如)Sze等人之論述各種加工步 驟之著作 VLSI 技術(VLSI Techn〇1〇gy)(1988,第二版,
McGraw Hill),該書以引用的方式併入本文中。 92337.doc -12- 200534466 圖11展示了熔絲之俯視圖,其展示的熔絲連接體寬度等 於〇·196U米且熔絲連接體(中央部分)長度為微米。當 然,熔絲連接體寬度可遠小於〇·2微米,即1微米及以下。 重要的是所有的多晶矽(12、21)均處於該隔離(13)之上,以 使付在程式化事件期間,熱路徑集中於加熱金屬矽化物 (40)。藉由電子風,金屬矽化物自巨大的負端源遷移且流向 正源。正源區域必須遠小於負源區域,以使矽化物可在底 層夕a曰石夕之内再結晶,並使石夕化物可在再結晶點[處均勻加 熱多晶矽以使得可藉由加熱來斷開(90)線(12、21)。 圖12至圖15展示了適用於理解本發明之程式化過程的俯 視不意概念圖。矽化物自負端受到驅動並堆積於正端 處,在該正端處多晶矽受到加熱並隨後形成開路,在該開 路處ARp=〇。橫截面展示了與在負端之上的初始,,表層,,矽化 物層(40)相比較的在接近(近似)程式化點處的矽化物之再 結晶。未對周圍的氧化物造成任何明顯的損傷。一個重要 的標準為金屬矽化物(4〇)之電阻係數應遠小於底層多晶矽 (12、21)之電阻係數。作為實例加以描述的該等材料滿足此 標準。 任何金屬矽化物(例如NiSi2、CoSi2)均將按照與吾人所描 述的石夕化鎢覆蓋層相同之方式進行反應;即,吾人可沿該 線/順邊線向下驅動石夕化物,且由於”所堆積,,金屬性層(7 j) 之不斷增高的溫度而迫使該矽化物熔融/消除其下方的多 晶矽層(12、21)。 圖1 2展示了穿過程式化之前的溶絲之橫截面俯視圖,其 92337.doc -13- 200534466 展示了所形成的隔離氧化物(13)、摻雜的多晶卯U及同質 石夕化物層(40)。 圖所不,在耘式化過程中,在特定電壓v下驅動電流 I通士過熔絲。電流主要通過低電阻⑦化物層進行傳導,且由 電流所產生之電子風會使矽化物(40)向連接體之末端遷 由在線之% (70)上矽化物缺乏而在該線之遠端(71) 處石夕化物堆積所展示。在該線之内1化物之總量得以保 持。矽化物繼續在線之末端處與多晶矽反應。 圖展示了剛好在最終程式化以前的經遷移的;5夕化物 (71),其消耗掉了多晶料之整個末端,在該末端處周圍的 多晶石夕被加熱到超過其各自的溶點。電流繼續流動,且石夕 化物繼續遷移。 於圖15中,藉由移除所施加電壓及電流來完成程式化, 且炼絲連接體多晶秒(12、12c)被拉回入經遷移秒化物㈤ 中’藉此在實際上形成一電開路(9〇)。 概括而言:將在自陰極流向陽極的電流以乍用下與多晶矽 層(21)直接接觸(或起化學反應)的低電阻層(4〇)用來隨後在 位置(90)處熔融多晶矽線(21),且由此形成/程式化一永久 的反熔絲(antifuse)。 儘官已展不及描述了本發明之目前所認為的較佳實施 例,但是熟習此項技術者將可容易地瞭解在不偏離本發明 之精神及範疇之情況下將可對其進行各種變化及修改,該 等變化及修改應僅受申請專利範圍之範疇之限制。 工業應用 92337.doc -14- 200534466 本t明可應用於E-熔絲,該等E-熔絲可用於晶片生産過 矛王中或用於部署式系統(deployed system)之中以修復故障 電路或定製硬體或軟體應用。 【圖式簡單說明】 Θ 1係根據本發明之一實施例的可程式半導體裝置之側 視示意圖。 2圖/ 4展不了根據本發明之裝置當經不完全程式化(圖
/、、二凡全程式化(圖3)及經過度程式化(圖4a、4b、4c)的俯 視平面觀察照片。 、回,圖外展示了根據本發明之經完全程式化裝置之俯 視平面觀察照片及側視截面觀察照片。 =6係权準用於程式化本發明之裝置⑴的參數之主要步 驟的流程圖。 之未程式化裝置的較 圖10展示了用於製造根據本發明 佳卓越加工步驟。 圖11a展示 平面示意圖, 的裝置(1)。 了根據本發明之裝置⑴的較佳實施例之俯視 且圖Ub展示了連接至_用於程式化之能量源
示意橫截面概念圖,但 、圖丨2·15係在aa線方向上的俯視 為了更容易解釋約旋轉了 90度。 【圖式代表符號說明】 可程式半導體裝置 10 基板 92337.doc -15- 11 200534466 12 拉長的半導體材料 12a 第一端 12b 第二端 12c 連接體 13 絕緣體 14 上部矽表面 20 光阻遮罩幕 21 溶絲區域上的多晶砍 22 主動區域上的多晶砍 30 側壁間隔片 40 金屬性材料 41 植入 70 位置 71 位置 90 開路 T1 N+多晶矽厚度 T2 WSi2厚度 S 上部表面 L 位置 GC 多晶矽 CG 與多晶矽的電接點 MO 金屬零 92337.doc -16-
Claims (1)
- 200534466 拾、申請專利範圍: 1 · 一種可程式裝置,其包含: 一基板(10); 一在該基板上之絕緣體(丨3); 一在该絕緣體上之拉長的半導體材料(12),該拉長的半 導體材料具有第一端及第二端,及一上部表面s, 該第一端(12a)大體上比該第二端(12b)更寬,及 一在該上部表面上之金屬性材料,該金屬性材料可回 $於-τ流過該半導體材料及該金屬性材料的電流w 貫際上沿該上部表面遷移。 2·如申請專利範圍第丨項之可程式裝置, 、其進一步包含一與該拉長的半導體材料連接的能量 源,該能量源用於引起-流過該拉長的半導體材料及該 金屬性材料的電流,且用於引起該金屬性材料沿該上部 表面遷移。 3.如申請專利範圍第旧之可程式裝置,其中該拉長的半導 體材料包含一摻雜的多晶矽。 4·如申請專利範圍第1項之可裎彳 ^ ^ ^ ^ J矛壬式裝置,其中該金屬性材料 包含一金屬矽化物。 5 ·如申請專利範圍第1項之可裎彳骷 ^ ^ ^ ^ 、 矛式虞置,其中该金屬性材料 為一選自由 WSi,、ΝιΊ » η 2及CoS。所組成之群組的金屬矽化 物。 6 ·如申睛專利範圍第1項之可程弋駐 Ay ^ ^ 、 、〜」柱式裝置,其中該第一端包含 複數個一體式三角形部分。 92337.doc 200534466 7. 如申請專利範圍第1項之可程式裝置 一長方形部分。 其中該第二端包含 8·如申請專利範圍第丨項之 孫…η 之了私式農置,其中該金屬性材料 '拉長的+導體材料之整個上部表面上。 9·如申請專利範圍第丨項之 係-半導體合金。置’其中該金屬性材料 1〇.如申請專利範圍第1項之可程式裝置,其中該拉長的半導 體材料係Ν+多晶教該金屬性材料係顿2。 U.如中請專利範圍第1項之可程式裝置,其中該拉長的半導 體材料包括一將該第-端連接至該第二端之中央部分。 12·如中請專利範圍第叫之裝置,其中該中央部分具有一 小於約1微米之大體一致的最大寬度。 13.如申請專利範圍第_之裝置,其中該中央部分具有— 小於約2微米之長度。 1 · 士申明專利範圍第1 i項之裝置,其中該中央部分與該第 二端形成一 T形構件。 15. —種程式化一裝置之方法,其包含: 於一敛時間内在一電壓下使一電流流過一具有一安置 於一換雜半導體線上之半導體合金之裝置,以使得該半 導體合金之一部分自該裝置之一第一端遷移至一非常接 近該裝置之一第二端的位置處。 16 ·如申明專利範圍第丨5項之方法,其中該流動步驟導致加 熱該半導體合金。 17.如申明專利範圍第15項之方法,其中該流動步驟進一步 92337.doc 200534466 包含將一足以熔融該摻雜的半導體線並導致開路之量的 該半導體合金遷移到該位置處。 18. 19. 20. 21. 22. 23. 如申請專利範圍第15項之方法,其中該時間段為一在約 150彳政秒至約350微秒之範圍内的時間段,且該電流為約$ 毫安。 如申請專利範圍第16項之方法,其中該流動步驟導致將 該半導體合金加熱至約2160。(:之溫度。 如申明專利範圍第15項之方法,其中該電壓為4 7伏,該 電流為5毫安,且該時間段為25〇微秒。 一種製造一經程式化半導體裝置之方法,其包括: 提供一具有一熱絕緣體(丨3)之半導體基板(1〇); 在該絕緣體上安置一拉長的半導體材料(12),該半導體 材料具有一上部表面S、一第一電阻係數、及兩個端; 在該上部表面上安置一金屬性材料(4〇),該金屬性材料 具有一遠小於該半導體材料之第一電阻係數之第二電阻 係數; 在一段時間内使一電流Ϊ流過該半導體材料(12)及該金 屬性材料(40),以使得該金屬性材料之一部分自該半導體 材料之一個端(12a)遷移到另一端〇2b)並熔融該半導體 材料以形成一開路(90)。 ,申請專利範圍第21項之方法,其中該第_電阻係數約 等於該第二電阻係數的丨〇倍。 如申請專利範圍第21項之方法,其中該第—電阻係數係 一在約1〇〇歐姆/平方至約200歐姆/平方之範圍内的大體 92337.doc 200534466 一致的電阻係I,B甘山 你數,且其中該第二電阻 姆/平方至約30歐姆/平 ,、數係一在約15歐 數。 +方之把圍内的大體-致的電阻係 24. 如申請專利範圍第21項之方法,1 β拉長的半導體 材料與該金屬性材料之組合電阻係數係一在約1?歐姆/平 方至約25歐姆/平方之範圍内的大體一致的電阻係數。 92337.doc 4-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US46256803P | 2003-04-11 | 2003-04-11 | |
PCT/US2003/013392 WO2004100271A1 (en) | 2003-04-11 | 2003-04-30 | Programmable semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200534466A true TW200534466A (en) | 2005-10-16 |
TWI303479B TWI303479B (en) | 2008-11-21 |
Family
ID=33434928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093109629A TWI303479B (en) | 2003-04-11 | 2004-04-07 | Programmable device, programming method thereof, and fabricating method thereof |
Country Status (8)
Country | Link |
---|---|
US (4) | US7872897B2 (zh) |
EP (1) | EP1618609A4 (zh) |
JP (1) | JP4594740B2 (zh) |
KR (1) | KR100694644B1 (zh) |
CN (1) | CN1720621A (zh) |
AU (1) | AU2003304110A1 (zh) |
TW (1) | TWI303479B (zh) |
WO (1) | WO2004100271A1 (zh) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7242072B2 (en) | 2004-11-23 | 2007-07-10 | International Business Machines Corporation | Electrically programmable fuse for silicon-on-insulator (SOI) technology |
US7254078B1 (en) | 2006-02-22 | 2007-08-07 | International Business Machines Corporation | System and method for increasing reliability of electrical fuse programming |
US7723820B2 (en) | 2006-12-28 | 2010-05-25 | International Business Machines Corporation | Transistor based antifuse with integrated heating element |
US7851885B2 (en) | 2007-03-07 | 2010-12-14 | International Business Machines Corporation | Methods and systems involving electrically programmable fuses |
US7714326B2 (en) | 2007-03-07 | 2010-05-11 | International Business Machines Corporation | Electrical antifuse with integrated sensor |
US7732893B2 (en) | 2007-03-07 | 2010-06-08 | International Business Machines Corporation | Electrical fuse structure for higher post-programming resistance |
US7674691B2 (en) | 2007-03-07 | 2010-03-09 | International Business Machines Corporation | Method of manufacturing an electrical antifuse |
US20080258255A1 (en) * | 2007-04-23 | 2008-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electromigration Aggravated Electrical Fuse Structure |
US8589832B2 (en) * | 2007-08-24 | 2013-11-19 | International Business Machines Corporation | On chip shielding structure for integrated circuits or devices on a substrate and method of shielding |
US8566759B2 (en) * | 2007-08-24 | 2013-10-22 | International Business Machines Corporation | Structure for on chip shielding structure for integrated circuits or devices on a substrate |
US8615205B2 (en) * | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
JP2009206490A (ja) * | 2008-01-30 | 2009-09-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8970272B2 (en) | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
US8712357B2 (en) * | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
US8718574B2 (en) * | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
US8847638B2 (en) | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
US8791740B2 (en) | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
DE102010045073B4 (de) * | 2009-10-30 | 2021-04-22 | Taiwan Semiconductor Mfg. Co., Ltd. | Elektrische Sicherungsstruktur |
US8686536B2 (en) * | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
US9741658B2 (en) | 2009-10-30 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
KR20120050338A (ko) * | 2010-11-10 | 2012-05-18 | 삼성전자주식회사 | 접합 항복을 이용한 전기적 퓨즈 및 이를 구비하는 반도체 집적회로 |
US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
KR101639958B1 (ko) * | 2012-07-10 | 2016-07-14 | 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 | 소셜 네트워크 한정 오퍼 분배 |
US20140164087A1 (en) * | 2012-12-06 | 2014-06-12 | Capital One Financial Corporation | Systems and methods for social media influence based rewards |
US9059170B2 (en) | 2013-02-06 | 2015-06-16 | International Business Machines Corporation | Electronic fuse having a damaged region |
US20140278871A1 (en) * | 2013-03-15 | 2014-09-18 | Philip John MacGregor | Providing incentives to a user of a social networking system based on an action of the user |
US9646929B2 (en) | 2013-06-13 | 2017-05-09 | GlobalFoundries, Inc. | Making an efuse |
US9773632B2 (en) | 2015-09-08 | 2017-09-26 | Micron Technology, Inc. | Fuse element assemblies |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4309224A (en) | 1978-10-06 | 1982-01-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device |
US4229502A (en) | 1979-08-10 | 1980-10-21 | Rca Corporation | Low-resistivity polycrystalline silicon film |
JP2728412B2 (ja) | 1987-12-25 | 1998-03-18 | 株式会社日立製作所 | 半導体装置 |
US5015604A (en) * | 1989-08-18 | 1991-05-14 | North American Philips Corp., Signetics Division | Fabrication method using oxidation to control size of fusible link |
US5334880A (en) | 1991-04-30 | 1994-08-02 | International Business Machines Corporation | Low voltage programmable storage element |
JP2982497B2 (ja) * | 1992-06-25 | 1999-11-22 | セイコーエプソン株式会社 | 半導体装置 |
JPH0745790A (ja) * | 1993-08-02 | 1995-02-14 | Nec Corp | 半導体集積回路装置およびその製造方法 |
US5412593A (en) | 1994-01-12 | 1995-05-02 | Texas Instruments Incorporated | Fuse and antifuse reprogrammable link for integrated circuits |
US5903041A (en) | 1994-06-21 | 1999-05-11 | Aptix Corporation | Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap |
US6337507B1 (en) * | 1995-09-29 | 2002-01-08 | Intel Corporation | Silicide agglomeration fuse device with notches to enhance programmability |
DE19638666C1 (de) * | 1996-01-08 | 1997-11-20 | Siemens Ag | Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren |
US5761115A (en) | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
FR2760563A1 (fr) * | 1997-03-07 | 1998-09-11 | Sgs Thomson Microelectronics | Pseudofusible et application a un circuit d'etablissement d'une bascule a la mise sous tension |
JPH11195711A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
EP1044452B1 (en) * | 1997-12-04 | 2003-03-19 | Axon Technologies Corporation | Programmable sub-surface aggregating metallization structure and method of making same |
US6008523A (en) * | 1998-08-26 | 1999-12-28 | Siemens Aktiengesellschaft | Electrical fuses with tight pitches and method of fabrication in semiconductors |
US6433404B1 (en) | 2000-02-07 | 2002-08-13 | Infineon Technologies Ag | Electrical fuses for semiconductor devices |
US6368902B1 (en) * | 2000-05-30 | 2002-04-09 | International Business Machines Corporation | Enhanced efuses by the local degradation of the fuse link |
US6642601B2 (en) * | 2000-12-18 | 2003-11-04 | Texas Instruments Incorporated | Low current substantially silicide fuse for integrated circuits |
US20030025177A1 (en) * | 2001-08-03 | 2003-02-06 | Chandrasekharan Kothandaraman | Optically and electrically programmable silicided polysilicon fuse device |
GB2382220A (en) * | 2001-11-20 | 2003-05-21 | Zarlink Semiconductor Ltd | Polysilicon diode antifuse |
US7005727B2 (en) * | 2001-12-28 | 2006-02-28 | Intel Corporation | Low cost programmable CPU package/substrate |
US6624499B2 (en) | 2002-02-28 | 2003-09-23 | Infineon Technologies Ag | System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient |
US6617914B1 (en) | 2002-03-05 | 2003-09-09 | Infineon Technologies Ag | Electrical antifuse with external capacitance |
US6661330B1 (en) | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
US6944054B2 (en) | 2003-03-28 | 2005-09-13 | Nantero, Inc. | NRAM bit selectable two-device nanotube array |
US7180102B2 (en) * | 2003-09-30 | 2007-02-20 | Agere Systems Inc. | Method and apparatus for using cobalt silicided polycrystalline silicon for a one time programmable non-volatile semiconductor memory |
US6933591B1 (en) * | 2003-10-16 | 2005-08-23 | Altera Corporation | Electrically-programmable integrated circuit fuses and sensing circuits |
US7485944B2 (en) * | 2004-10-21 | 2009-02-03 | International Business Machines Corporation | Programmable electronic fuse |
US7323761B2 (en) | 2004-11-12 | 2008-01-29 | International Business Machines Corporation | Antifuse structure having an integrated heating element |
US7242072B2 (en) * | 2004-11-23 | 2007-07-10 | International Business Machines Corporation | Electrically programmable fuse for silicon-on-insulator (SOI) technology |
US7417300B2 (en) * | 2006-03-09 | 2008-08-26 | International Business Machines Corporation | Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof |
-
2003
- 2003-04-30 AU AU2003304110A patent/AU2003304110A1/en not_active Abandoned
- 2003-04-30 JP JP2004571666A patent/JP4594740B2/ja not_active Expired - Fee Related
- 2003-04-30 CN CNA03825784XA patent/CN1720621A/zh active Pending
- 2003-04-30 EP EP03816906A patent/EP1618609A4/en not_active Withdrawn
- 2003-04-30 US US10/552,971 patent/US7872897B2/en not_active Expired - Fee Related
- 2003-04-30 KR KR1020057017006A patent/KR100694644B1/ko not_active IP Right Cessation
- 2003-04-30 WO PCT/US2003/013392 patent/WO2004100271A1/en active Application Filing
-
2004
- 2004-04-07 TW TW093109629A patent/TWI303479B/zh active
-
2007
- 2007-06-26 US US11/768,208 patent/US20070298526A1/en not_active Abandoned
-
2010
- 2010-10-25 US US12/911,379 patent/US8184465B2/en not_active Expired - Lifetime
-
2012
- 2012-03-22 US US13/427,162 patent/US8724365B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20070298526A1 (en) | 2007-12-27 |
AU2003304110A1 (en) | 2004-11-26 |
US8184465B2 (en) | 2012-05-22 |
US7872897B2 (en) | 2011-01-18 |
KR100694644B1 (ko) | 2007-03-13 |
US8724365B2 (en) | 2014-05-13 |
EP1618609A4 (en) | 2009-10-28 |
JP2006514782A (ja) | 2006-05-11 |
KR20050112099A (ko) | 2005-11-29 |
US20070242548A1 (en) | 2007-10-18 |
JP4594740B2 (ja) | 2010-12-08 |
EP1618609A1 (en) | 2006-01-25 |
US20120178239A1 (en) | 2012-07-12 |
WO2004100271A1 (en) | 2004-11-18 |
TWI303479B (en) | 2008-11-21 |
US20110032025A1 (en) | 2011-02-10 |
CN1720621A (zh) | 2006-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200534466A (en) | Programmable semiconductor device | |
CN100541780C (zh) | 可编程半导体器件及其制造和使用方法 | |
KR0162073B1 (ko) | 프로그램 가능한 저 임피던스 상호 접속 회로 소자 | |
US7880266B2 (en) | Four-terminal antifuse structure having integrated heating elements for a programmable circuit | |
US8299570B2 (en) | Efuse containing sige stack | |
US7960809B2 (en) | eFuse with partial SiGe layer and design structure therefor | |
CN103035612B (zh) | 用于一次可编程存储器的具有电熔丝结构的半导体装置 | |
EP1815522A2 (en) | An electrically programmable fuse for silicon-on-insulator (soi) technology | |
US20070262413A1 (en) | E-fuse and method for fabricating e-fuses integrating polysilicon resistor masks | |
JP2007073576A (ja) | ヒューズ素子及びその切断方法 | |
JPH06260558A (ja) | プログラミング可能なアンチヒューズ要素 | |
JP2010527150A (ja) | 電子装置の製造方法、メモリ回路の動作方法、および電子装置 | |
JP4714239B2 (ja) | ゲート電極下に金属シリサイドのパイプを有する電気ヒューズ | |
CN104464816B (zh) | 单次可编程记忆体及其操作方法和编程方法以及电子系统 | |
JP6287137B2 (ja) | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 | |
JP2004235294A (ja) | 半導体装置およびその製造方法 | |
JP2024511919A (ja) | 相変化メモリ・セル抵抗性ライナー | |
CN103681465B (zh) | 半导体器件的形成方法 | |
US9589967B2 (en) | Fast programming antifuse and method of manufacture | |
CN104701295A (zh) | 电熔丝结构及其形成方法 | |
US20050124097A1 (en) | Integrated circuit with two phase fuse material and method of using and making same | |
CN117673027A (zh) | 一种efuse器件结构及其制备方法 | |
JPS6059678B2 (ja) | プログラマブル・リ−ド・オンリ・メモリ素子 | |
JP2020205306A (ja) | ヒューズ素子、半導体装置、およびヒューズ素子の製造方法 | |
CN116093067A (zh) | 熔丝结构、形成方法及可编程存储器 |