TWI303479B - Programmable device, programming method thereof, and fabricating method thereof - Google Patents
Programmable device, programming method thereof, and fabricating method thereof Download PDFInfo
- Publication number
- TWI303479B TWI303479B TW093109629A TW93109629A TWI303479B TW I303479 B TWI303479 B TW I303479B TW 093109629 A TW093109629 A TW 093109629A TW 93109629 A TW93109629 A TW 93109629A TW I303479 B TWI303479 B TW I303479B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- doc
- resistivity
- metallic material
- semiconductor material
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 42
- 239000007769 metal material Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 229910008814 WSi2 Inorganic materials 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910012990 NiSi2 Inorganic materials 0.000 claims description 3
- 229910001507 metal halide Inorganic materials 0.000 claims description 2
- 150000005309 metal halides Chemical class 0.000 claims description 2
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 claims 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 239000000155 melt Substances 0.000 claims 1
- 230000000750 progressive effect Effects 0.000 claims 1
- 239000002994 raw material Substances 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 16
- WIGAYVXYNSVZAV-UHFFFAOYSA-N ac1lavbc Chemical compound [W].[W] WIGAYVXYNSVZAV-UHFFFAOYSA-N 0.000 description 11
- 230000006378 damage Effects 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 5
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- -1 NiSi2 Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- HPQRSQFZILKRDH-UHFFFAOYSA-M chloro(trimethyl)plumbane Chemical compound C[Pb](C)(C)Cl HPQRSQFZILKRDH-UHFFFAOYSA-M 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 150000004772 tellurides Chemical group 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1303479 玖、發明說明： 【發明所屬之技術領域】 本發明係關於可程式半導體裝置，且更特定言之，本發 明係關於彼等可用作半導體電子（E)熔絲之裝置。 【先前技術】 半導體E · ¥絲大體上已為吾人热知。例如，見19 9 4年8月 2曰頒予的Abadeer等人的美國專利第5,334,88〇號，低電壓 可程式儲存元件，該專利之全文併入到本文中。 但是，已知的半導體E_熔絲已證實未能讓人完全滿意。 基於矽之半導體裝置之程式化會導致臨近結構之後間接損 傷（post collateral damage)。此結果通常會強加一種熔絲間 距（fuse pitch)或熔絲腔（fuse cavity)以及與逐代技術特徵規 則不相稱的規則之集合。因而，熔絲密度及熔絲的修復、 置換或定製之有效性是有限的。通常，此種損傷由來自熔 絲燒断（fuse blow)的微粒所造成。另外，對導電熔絲之標 準的電程式化是要改變其電阻，或者自具有低電阻的未程 式化狀態改變到具有高電阻的經程式化狀態，或者自具有 同電阻的未程式化狀態改變到具有低電阻的經程式化狀 態。例如，見美國專利第5,334,88〇號。該等熔絲含有一初 始電阻R0士ARO，及一經程式化電阻Rp±ARp。因為此參數 本貝上疋統计性的，所以正是該士 ARp導致了熔絲讀取不穩 疋性（read instability)。導致厌〇及Rp*佈向彼此接近之該等 艾化會在藉由標準CMOS鎖存電路來詢問（imerr〇gate)經程 式化㈣之方面造成實用限制。為克服此等限制，先前技 92337.doc 1303479 術已包括作為參考元件之額外炫絲，以便區別經程式化溶 絲與未程式化溶絲。該等實踐會導致非吾人所樂見的溶絲 組區域（fuse bank area)之增長。 【發明内容】 本發明藉由利用-種由可在程式化事件過程中遷移之複 合材料所製成之料結構或裝置來克服此缺點及其它缺 點。可遷移之材料（例如，WSi2)會改變狀態，且不會在其 遷私或材料再形成（matenal ref〇rmati〇n)過程中導致 損傷，且具有-其中士叫較佳等於零之經程式化狀態。此 允許在炼絲之間區分個別的熔絲，且消除非吾人所樂見的 參考熔絲元件以及用以偏壓該等參考熔絲元件及對照該等 參考熔絲元件進行比較之電路。 根據本發明，可程式裝置包括··-基板(10); 一位於該 基板上之絕緣體（13); 一位於該絕緣體上之拉長的半 料（12)，該拉長的半導體材料具有第一端及第二端、及一上 部表面s，第一端（12a)大體上比第二端〇2b)更寬，·及一在 該上部表面上的金屬性材料（4〇)，該金屬性材料彳回應於可 w過忒拉長的半導體材料及該金屬性材料的電流^而實際 上Ά 5亥上部表面遷移。 -種程式化裝置之方法包括在一段時間内使一電流工流 過一具有安置在一摻雜的半導體線（12)上之半導體合金 (4〇)之裝置，使得該半導體合金之一部分自該裝置之第一端 (12a)遷移到非常接近該裝置之第二端（丨❹）的位置乙。 一種製造經程式化半導體裝置之方法包括··提供具有熱 92337.doc 1303479 心緣體（13)之半導體基板（1〇);在該絕緣體上安置一拉長的 半導體材料（12)，該半導體材料具有一上部表面8、一第一 電阻係數及兩個端；在該上部表面上安置一金屬性材料 (40)，該金屬性材料具有遠小於該半導體材料之第一電阻係 數之第二電阻係數；在一段時間内使一電流j流過半導體材 料（12)及金屬性材料（40)，使得該金屬性材料之一部分自該 半導體材料之一個端（12a)遷移至另一端（12b)並熔融該半 導體材料以形成一開路（open circuit)(：9〇)。 本發明之主要目標係提供一種在程式化過程中不會對鄰 近裝置或其它元件造成間接損傷之可程式半導體裝置。 本叙明之進一步目標係提供一種製造可程式半導體裝置 之方法，該方法可容易地與各種標準]^〇3製造過程相容。 本發明之另一目標係提供一種可減少對鄰近結構的間接 損傷之程式化一可程式半導體裝置之方法。 當將以下詳細描述與隨附圖式相結合，本發明之進一步 目標及其它目標將變得更加容易明白。 【實施方式】 圖1以橫截面展示了 一較佳可程式（未程式化）半導體裝 置（1)(例如熔絲）。熔絲（1)包括一拉長的半導體材料（12)， 該半導體材料（12)具有一安置於一上部表面s上的金屬性 材料（40)。該材料（12)安置在一矽基板（10)中的隔離區域 (13)上或該隔離區域（13)之上方。未程式化熔絲較佳包括N+ 多晶矽（90 nm高度/厚度T1)(12)及wsi2(55 nm高度/厚度 T2)(40)。區域（13)(例如）由如氧化物等的絕緣體加以填充。 92337.doc 1303479 區域（13)為（例如）已知的淺渠溝隔離（Sti)區域。裝置〇)包 括第一端（12a)、第二端（12b)及將第一端（12a)連接至第二端 (12b)之中央部分或連接體（12c)。連接體（12c)與第二端 (12b)較佳共同形成一”τ”形構件（圖2及圖lla、llb)。 根據本發明之一重要特徵，金屬性材料（40)之電阻係數 遠小於半導體線（12)之電阻係數。較佳地，材料（4〇)之電阻 係數在約（土1〇〇/0)15歐姆/平方到30歐姆/平方之範圍内，同時 線（12)之電阻係數在約1 〇 〇歐姆/平方至約2⑼歐姆/平方之 範圍内。 較佳地，材料（40)與線（12)組合之電阻係數為約17歐姆/ 平方至約25歐姆/平方。 在程式化過程中，即在適當的電流、電壓及時間條件下， 材料（40)自第一端（12a)及連接體（12c)遷移到非常接近第二 端（12b)的位置”L”，以累積並最終加熱及熔融在位置，，L，，處 的半導體材料（21)，以便在位置”l”之内或在位置”L,，處形成 開路（90)(見圖15)。 圖2至圖4展示當建立初始程式化條件時，用於判定排除 晶圓級加工變化（wafer level pr〇cess variati〇n)所需的程式 化電流及時間之步驟中的初始校準。圖2展示了使用4 5 伏、5毫安，持縯25微秒的不完全程式化。圖3展示了使用 4·5伏、5毫安，持續250微秒的典型較佳完全程式化事件 (programming event)。開路（9〇)在非常接近第二端（丨沘）之位 置L處形成。就此特定技術而言，已發現程式化窗口在Μ。 微秒至350微秒之間為相容的。已進一步判定熔絲功率及時 92337.doc -9- 1303479 間與技術特徵減，因而提供一種在奈米級技術⑽n〇seaie technology)節點處可再使用的電熔絲。圖乜、扑及4c表示 過度程式化之多種結果，及鶴之可用量之影塑。 ' 此等圖4a、b、c展示了在4·7伏、5毫安下由於持❸毫秒、 2秒、4秒之過度程式化。矽化鎢（4〇)持續遷移直至耗盡。與 圖3類似，多晶石夕線（12)仍在最熱點溶融，但是在過度程式 化之狀況下，矽化鎢（40)在程式位置（pr〇gram 1〇cad〇n)上方 形成一橋狀物，同時會引起附近隔離渠溝中的應力及損 傷。儘管線的電阻係數因為矽化鎢的遷移（且發明者相信掺 雜劑亦是如此）已有顯著的變化，但是此不能被視為一種可 實現的H然而，此為與在程式化位置處的炼絲頸部之 1相比較的熔絲金屬矽化物之量設置了一設計準則，以便 避免此過度程式化情況。該準則可用於使遷移端襯墊 (migrating terminal pad)之區域的大小合適，以消除過量金 屬矽化物的情況。此等條件隨技術而定，且可在技術製造 之開始加以設立。此暗示了 一熔絲測試及評估加工流程 (process flow)是本發明之一額外特徵。該加工流程為自身 說明問題的，且展示於圖6中。 圖5a及5b展示了本發明之任意熔絲的程式校準之結 果。程式化作為三階段事件發生。最初，當電流I自陰極端 傳遞至陽極端時，WSi2(40)在該等兩個端之間遷移，且被 加熱到約（士 10%)2160°C。如圖5b及圖15所示，自WSi2(40) 對底層多晶石夕線（12或21)的局部加熱及隨後的將到^^十多晶 石夕的路徑分路為唯一路徑的WSi2之斷開（〇pening)(9〇)導致 92337.doc -10 - 1303479 =夕4線之斷開⑼）。隨後對㈣絲結構的分析表明 =所料地轉換成了純w，且所有材料均得以保存。 貝傷亦得以消除。圖5a及讣所示的開路提供了前文所 边之校準程式化所f的相關反饋（晰elated feedback)。且 有-分路N+多晶梦可遷移料非常重要，此係由於兩個原 因.其允許低電流對整個多晶石夕線進行均句加熱，而無需 大51¾式化裝置’且熱的難溶金屬之遷移會參與最終的連 接體斷開及程式化’而不會引起可能造成隨後可靠性故障 的溶絲周圍之碎片。 對於參看圖lla之較佳熔絲尺寸，最優熔絲程式化循環 (programming cycle)為：電壓電源=4 5伏，卜5毫安，時間 = 250微秒士100微秒。將金屬矽化物（4〇)加熱到約 (士 10%)2160攝氏度。在電子風下，金屬矽化物（4〇)如以下 圖示（12-15)所描繪進行遷移，因而導致最終的熔絲程式 化，即如圖15實體展示的多晶矽線（21)之斷開。周圍的隔離 氧化物（13)未發生任何變化。位置7〇、71表示當藉由電壓電 源（圖11)及電流I來加熱及遷移金屬矽化物（40)時，該金屬 矽化物（40)之再分佈之建議的實體模型。 GC=多晶砍’ CG=與多晶矽的電接點， M0=金屬零（最初金屬至襯塾之連接），及 Notch(可選的）=多晶石夕襯墊中的凹口。 圖7 -10展示了用於製造圖1所示之炫絲之較佳實施例之 較佳加工步驟。 92337.doc -11 - 1303479 由於本揭示，熟習此項技術者將清楚地瞭解製造圖1之熔 絲之過程。 如圖7所示，提供一基板（10)，該基板為表體矽 silicon)、絕緣體上矽（silicon_〇n_insulat〇r)或任何其它合適 的基板。遮罩並餘刻淺渠溝隔離區域（丨UPtj);用一種氧 化物（13)填充渠溝（11);進行平面化（例如，CMp(化學機械 研磨））得到一上部矽表面（14);生長用於建議的主動裝置 D(其通常與熔絲一起形成）之閘氧化物（12)。裝置d為（例如） 如FET(場效電晶體）等的m〇S裝置。 圖8中，安置（例如，沈積）多晶矽（22、21)(摻雜N型或p 型雜質，或無掺雜）。藉由一光阻遮罩幕（2〇)圖案化；蝕刻 並界定主動區域（22)及熔絲區域（21)。見（例如）美國專利第 4,229,502號及第4,309,224號，該等案之全文則丨用的方式 併入本文中。 圖9中，藉由習知介電材料形成側壁間隔片（3〇)。 圖10中，若多晶矽並非就地摻雜的多晶矽，則向建議的 FETD及多晶石夕（21)適當地進行植入⑼。藉由如沈積（職2 之熱蒸鍍、濺鍍沈積等）等的習知技術來形成金屬矽化物區 域（40)。金屬矽化物（40)較佳為WSi2，但亦可為c〇si2、 TiSi2、NiSi2及具有相似電及熱特性之其它物質。熔絲區域 展示於圖10之垂直虛線之間。亦可執行適當的退火步驟， 並可移除該等間隔片。見（例如）Sze等人之論述各種加工步 驟之著作 VLSJ 技術（VLSI Techn〇1〇gy)(1988，第二版，
McGraw Hill)，該書以引用的方式併入本文中。 92337.doc -12- 1303479 囷展示了 k絲之俯視圖，其展示的炼絲連接體寬产 於〇·196微米且炫絲連接體（中央部分）長度為1.862微米。當 然’熔：連接體寬度可遠小於〇·2微米，即工微米及以下。 重要的是所有的多晶石夕（12、21)均處於該隔離（13)之上，以 使得在程式化事件期間，熱路徑集中於加熱金屬矽化物 (40)。藉由電子風，金屬魏物自巨大的負端源遷移且流向 正源。正源區域必須遠小於負源區域，以使矽化物可在底 層多晶矽之内再結晶，並使矽化物可在再結晶點[處均勻加 熱多晶矽以使得可藉由加熱來斷開（90)線（12、21)。 圖12至圖15展示了適用於理解本發明之程式化過程的俯 視不意概念圖。矽化物（4〇)自負端受到驅動並堆積於正端 處，在該正端處多晶矽受到加熱並隨後形成開路，在該開 路處ARp^O。橫截面展示了與在負端之上的初始,，表層，，石夕化 物層（40)相比較的在接近（近似）程式化點處的矽化物之再 結晶。未對周圍的氧化物造成任何明顯的損傷。一個重要 的標準為金屬矽化物（40)之電阻係數應遠小於底層多晶矽 (12、21)之電阻係數。作為實例加以描述的該等材料滿足此 標準。 任何金屬矽化物（例如NiSi2、CoSh)均將按照與吾人所描 述的石夕化鎮覆蓋層相同之方式進行反應；即，吾人可沿該 線/順該線向下驅動石夕化物，且由於”所堆積，，金屬性層（71) 之不斷增高的溫度而迫使該矽化物熔融/消除其下方的多 晶矽層（12、21)。 圖12展示了穿過程式化之前的熔絲之橫截面俯視圖，其 92337.doc -13- 1303479 展示了所形成的隔離氧化物（13)、摻雜的多晶矽（2ι)及同質 矽化物層（40)。 如圖13所不，在程式化過程中，在特定電壓v下驅動電流 I通過熔絲。電流主要通過低電阻矽化物層進行傳導，且由 電μ所產生之電子風會使矽化物（40)向連接體之末端遷 移：it由在線之一端（7〇)上矽化物缺乏而在該線之遠端（7” 處石夕化物堆積所展示。在該線之内，石夕化物之總量得以保 持。矽化物繼續在線之末端處與多晶矽反應。 圖14展示了剛好在最終程式化以前的經遷移的矽化物 (J1)，其消耗掉了多晶錢之整個末端，在該末端處周圍的 夕aa矽被加熱到超過其各自的熔點。電流繼續流動，且矽 化物繼續遷移。 於圖15中，藉由移除所施加電壓及電流 且炼絲連接體多晶外2、叫被拉回人經遷移tH) 中’藉此在實際上形成一電開路（9〇)。 概括而言：將在自陰極流向陽極的電流以乍用下與多晶矽 層（21)直接接觸（或起化學反應）的低電阻層（4〇)用來隨後在 位置（90)處熔融多晶矽線（21)，且由此形成/程式化一永久 的反溶絲（antifuse)。 儘管已展示及描述了本發明之目前所認為的較佳實施 例，但是熟習此項技術者將可容易地瞭解在不偏離本發明 之精神及範疇之情況下將可對其進行各種變化及修改，該 等變化及修改應僅受申請專利範圍之範疇之限制。 工業應用 92337.doc -14- 1303479 。本發明可應用於_絲，該等㈣絲可用於晶片生産過 耘中、或用於部署式系統（depl〇yed system)之中以修復故障 電路或定製硬體或軟體應用。 【圖式簡單說明】 、圖1係根據本發明之一實施例的可程式半導體裝置之側 視示意圖。 圖2-4展不了根據本發明之裝置當經不完全程式化（圖 2)經το全程式化（圖3)及經過度程式化㈤乜、仆、4幻的俯 視平面觀察照片。 圖5a及圖5b展示了根據本發明之經完全程式化裝置之俯 視平面觀察照片及側視截面觀察照片。 圖6係权準用於程式化本發明之裝置（！）的參數之主要步 驟的流程圖。 圖7 10展示了用於製造根據本發明之未程式化裝置的較 佳卓越加工步驟。 一圖11a展不了根據本發明之裝置的較佳實施例之俯視 平面不思圖，且圖丨lb展示了連接至一用於程式化之能量源 的裝置（1)。 、圖12-1 5係在AA線方向上的俯視示意橫截面概念圖，但 為了更容易解釋約旋轉了 90度。 【圖式代表符號說明】 1 可程式半導體裝置 11 隔離區域 92337.doc -15- 1303479 12 拉長的半導體材料 12a 第一端 12b 第二端 12c 連接體 13 絕緣體 14 上部石夕表面 20 光阻遮罩幕 21 熔絲區域上的多晶矽 22 主動區域上的多晶砍 30 側壁間隔片 40 金屬性材料 41 植入 70 位置 71 位置 90 開路 T1 N+多晶矽厚度 T2 WSi2厚度 S 上部表面 L 位置 GC 多晶矽 CG 與多晶矽的電接點 MO 金屬零 92337.doc -16-
Claims (1)
13 03祿淑1〇9629號專利申請案 中文申請專利範圍替換ϋ 拾、申請專利範圍： ι· 一種可程式裝置，其包含·· 一基板（10); 一在該基板上之絕緣體（13); -在該絕緣體上之拉長的半導體材料（12)，該拉長的半 導體材料具有第一端及第二端，及一上部表面s， 該第-端（12a)比該第二端（12b)更寬且包含複數個一 體式三角形部分，該三角形部分形成面對該第二端的開 口，及 一在該上部表面上之金屬性材料’該金屬性材料可回 應於-可流過該半導體材料及該金屬性材料的電流⑽ 實際上沿該上部表面遷移。 2·如申請專利範圍第丨項之可程式裝置， /、進步包§一與该拉長的半導體材料連接的能量 源，該能量源用於引起-流過該拉長的半導體材料及該 金屬!·生材料的電流，且用於引起該金屬性材料沿該上部 表面遷移。 3. 如申請專利範圍第！項之可程式裝置，其中該拉長的半導 體材料包含一摻雜的多晶矽。 4. 如申請專利範圍第旧之可程式裝置，其中該金屬性材料 包含一金屬矽化物。 5. 如申π專利範圍第！項之可程式裝置，#中該金屬性材料 為一選自由WSi2、NiSi2及C〇Si2所組成之群組的金屬矽化 物。 92337-960504.doc _ 0¾¾¾&(C)正替換頁 6. 如申請專利範圍第丨項之可程式裝置，其中該第二端包含 一長方形部分。 7. 如申請專利範圍第1項之可程式裝置，其中該金屬性材料 係安置在該拉長的半導體材料之整個上部表面上。 8·如申請專利範圍第旧之可程式裝置，其中該金屬性材料 係一半導體合金。 9·如申請專利範圍第丨項之可程式裝置，其中該拉長的半導 體材料係N+多晶矽且該金屬性材料係WSi2。 10·如申請專利範圍第1項之可程式裝置，其中該拉長的半導 體材料包括一將該第一端連接至該第二端之中央部分。 11·如申請專利範圍第10項之裝置，其中該中央部分具有一 小於約1微米之大體一致的最大寬度。 12·如申請專利範圍第10項之裝置，其中該中央部分具有一 小於約2微米之長度。 13.如申請專利範圍第10項之裝置，其中該中央部分與該第 一端形成一 T形構件。 14· 一種程式化一装置之方法，其包含： 提供一具有一第一端及第二端的半導體裝置，該第一 端比該第二端寬且形成方向上面對該第二端的開口；及 於一段時間内在一電壓下使一電流流過一具有一安置 於一摻雜半導體線上之半導體合金之裝置，以使得該半 導體合金之一部分自該裝置之一第一端遷移至一非常接 近該裝置之一第二端的位置處。 15.如申請專利範圍第14項之方法，其中該流動步驟導致加 92337-960504.doc -2 - 熱該半導體合金。 申明專利範圍第14項之方法，其中該流動步驟進一步 I β將足以熔融該摻雜的半導體線並導致開路之量的 "亥半導體合金遷移到該位置處。 7·如申*4專利範圍第14項之方法，其中該時間段為一在約 150微秒至約35〇微秒之範圍内的時間段，且該電流為約$ 毫安。 如申明專利範圍第15項之方法，其中該流動步驟導致將 5亥半導體合金加熱至約2160°C之溫度。 如申明專利範圍第14項之方法，其中該電壓為4 7伏，該 電流為5毫安，且該時間段為250微秒。 2〇· —種製造一經程式化半導體裝置之方法，其包括： 提供一具有一熱絕緣體（13)之半導體基板（1〇); 在該絕緣體上安置一拉長的半導體材料（12)，該半導體 材料具有一上部表面S、一第一電阻係數、及兩個端，該 二個端的其中之一端形成方向上面對另一端的開口； 在該上部表面上安置一金屬性材料（40)，該金屬性材料 具有一遠小於該半導體材料之第一電阻係數之第二電阻 係數； 在一段時間内使一電流〗流過該半導體材料（12)及該金 屬性材料（40)，以使得該金屬性材料之一部分自該半導體 材料之一個端（12a)遷移到另一端（12b)並熔融該半導體 材料以形成一開路（90)。 21·如申請專利範圍第20項之方法，其中該第一電阻係數約 92337-960504.doc
等於該第二電阻係數的丨0倍。 如申明專利範圍第20項之方法，其中該第一電阻係數係 在、、々100歐姆/平方至約2〇〇歐姆/平方之範圍内的大體 一致的電阻係數，且其中該第二電阻係數係一在約15歐 姆/平方至約30歐姆/平方之範圍内的大體一致的電阻係 數。 如申明專利範圍弟20項之方法，其中一該拉長的半導體 材料與该金屬性材料之組合電阻係數係一在約丨7歐姆/平 方至約25歐姆/平方之範圍内的大體一致的電阻係數。 92337-960504.doc 4- 13 03祕Q〇9629號專利申請案 中文圖式替換本(97年5月） 拾壹、圖式：
12a- 12- 13
92337-970529.doc ill)猜9'泛
92337-970529.doc -2- 92337-970529.doc
92337-970529.doc
圖5b -4 -
92337-970529.doc
圖7
92337-970529.doc
圖10 92337-970529.doc 1卜 9
轎一,^1¾ qll®
dI 丽 < 92337-970529.doc 21 ISOS 4? 9 ~~™~~ 年月日修_正替換頁
圖12
㊀圖13 71
圖15 92337-970529.doc -9-
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US46256803P | 2003-04-11 | 2003-04-11 | |
| PCT/US2003/013392 WO2004100271A1 (en) | 2003-04-11 | 2003-04-30 | Programmable semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200534466A TW200534466A (en) | 2005-10-16 |
| TWI303479B true TWI303479B (en) | 2008-11-21 |
Family
ID=33434928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093109629A TWI303479B (en) | 2003-04-11 | 2004-04-07 | Programmable device, programming method thereof, and fabricating method thereof |
Country Status (8)
| Country | Link |
|---|---|
| US (4) | US7872897B2 (zh) |
| EP (1) | EP1618609A4 (zh) |
| JP (1) | JP4594740B2 (zh) |
| KR (1) | KR100694644B1 (zh) |
| CN (1) | CN1720621A (zh) |
| AU (1) | AU2003304110A1 (zh) |
| TW (1) | TWI303479B (zh) |
| WO (1) | WO2004100271A1 (zh) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242072B2 (en) | 2004-11-23 | 2007-07-10 | International Business Machines Corporation | Electrically programmable fuse for silicon-on-insulator (SOI) technology |
| US7254078B1 (en) | 2006-02-22 | 2007-08-07 | International Business Machines Corporation | System and method for increasing reliability of electrical fuse programming |
| US7723820B2 (en) | 2006-12-28 | 2010-05-25 | International Business Machines Corporation | Transistor based antifuse with integrated heating element |
| US7714326B2 (en) | 2007-03-07 | 2010-05-11 | International Business Machines Corporation | Electrical antifuse with integrated sensor |
| US7732893B2 (en) | 2007-03-07 | 2010-06-08 | International Business Machines Corporation | Electrical fuse structure for higher post-programming resistance |
| US7674691B2 (en) | 2007-03-07 | 2010-03-09 | International Business Machines Corporation | Method of manufacturing an electrical antifuse |
| US7851885B2 (en) | 2007-03-07 | 2010-12-14 | International Business Machines Corporation | Methods and systems involving electrically programmable fuses |
| US20080258255A1 (en) * | 2007-04-23 | 2008-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electromigration Aggravated Electrical Fuse Structure |
| US8589832B2 (en) * | 2007-08-24 | 2013-11-19 | International Business Machines Corporation | On chip shielding structure for integrated circuits or devices on a substrate and method of shielding |
| US8566759B2 (en) * | 2007-08-24 | 2013-10-22 | International Business Machines Corporation | Structure for on chip shielding structure for integrated circuits or devices on a substrate |
| US8615205B2 (en) * | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
| JP2009206490A (ja) * | 2008-01-30 | 2009-09-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8970272B2 (en) | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
| US8712357B2 (en) * | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
| US8718574B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
| US8847638B2 (en) | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
| US8791740B2 (en) | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
| DE102010045073B4 (de) | 2009-10-30 | 2021-04-22 | Taiwan Semiconductor Mfg. Co., Ltd. | Elektrische Sicherungsstruktur |
| US9741658B2 (en) | 2009-10-30 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
| US8686536B2 (en) | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
| KR20120050338A (ko) * | 2010-11-10 | 2012-05-18 | 삼성전자주식회사 | 접합 항복을 이용한 전기적 퓨즈 및 이를 구비하는 반도체 집적회로 |
| US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
| US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
| WO2014011150A1 (en) * | 2012-07-10 | 2014-01-16 | Empire Technology Development Llc | Social network limited offer distribution |
| US20140164087A1 (en) * | 2012-12-06 | 2014-06-12 | Capital One Financial Corporation | Systems and methods for social media influence based rewards |
| US9059170B2 (en) | 2013-02-06 | 2015-06-16 | International Business Machines Corporation | Electronic fuse having a damaged region |
| US20140278871A1 (en) * | 2013-03-15 | 2014-09-18 | Philip John MacGregor | Providing incentives to a user of a social networking system based on an action of the user |
| US9646929B2 (en) | 2013-06-13 | 2017-05-09 | GlobalFoundries, Inc. | Making an efuse |
| US9773632B2 (en) | 2015-09-08 | 2017-09-26 | Micron Technology, Inc. | Fuse element assemblies |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309224A (en) | 1978-10-06 | 1982-01-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device |
| US4229502A (en) | 1979-08-10 | 1980-10-21 | Rca Corporation | Low-resistivity polycrystalline silicon film |
| JP2728412B2 (ja) * | 1987-12-25 | 1998-03-18 | 株式会社日立製作所 | 半導体装置 |
| US5015604A (en) | 1989-08-18 | 1991-05-14 | North American Philips Corp., Signetics Division | Fabrication method using oxidation to control size of fusible link |
| US5334880A (en) | 1991-04-30 | 1994-08-02 | International Business Machines Corporation | Low voltage programmable storage element |
| JP2982497B2 (ja) * | 1992-06-25 | 1999-11-22 | セイコーエプソン株式会社 | 半導体装置 |
| JPH0745790A (ja) * | 1993-08-02 | 1995-02-14 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| US5412593A (en) | 1994-01-12 | 1995-05-02 | Texas Instruments Incorporated | Fuse and antifuse reprogrammable link for integrated circuits |
| US5903041A (en) | 1994-06-21 | 1999-05-11 | Aptix Corporation | Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap |
| US6337507B1 (en) * | 1995-09-29 | 2002-01-08 | Intel Corporation | Silicide agglomeration fuse device with notches to enhance programmability |
| DE19638666C1 (de) * | 1996-01-08 | 1997-11-20 | Siemens Ag | Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren |
| US5761115A (en) | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
| US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
| FR2760563A1 (fr) * | 1997-03-07 | 1998-09-11 | Sgs Thomson Microelectronics | Pseudofusible et application a un circuit d'etablissement d'une bascule a la mise sous tension |
| JPH11195711A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| EP1235227B1 (en) | 1997-12-04 | 2004-08-25 | Axon Technologies Corporation | Programmable sub-surface aggregating metallization structure |
| US6008523A (en) * | 1998-08-26 | 1999-12-28 | Siemens Aktiengesellschaft | Electrical fuses with tight pitches and method of fabrication in semiconductors |
| US6433404B1 (en) * | 2000-02-07 | 2002-08-13 | Infineon Technologies Ag | Electrical fuses for semiconductor devices |
| US6368902B1 (en) * | 2000-05-30 | 2002-04-09 | International Business Machines Corporation | Enhanced efuses by the local degradation of the fuse link |
| US6642601B2 (en) * | 2000-12-18 | 2003-11-04 | Texas Instruments Incorporated | Low current substantially silicide fuse for integrated circuits |
| US20030025177A1 (en) * | 2001-08-03 | 2003-02-06 | Chandrasekharan Kothandaraman | Optically and electrically programmable silicided polysilicon fuse device |
| GB2382220A (en) | 2001-11-20 | 2003-05-21 | Zarlink Semiconductor Ltd | Polysilicon diode antifuse |
| US7005727B2 (en) * | 2001-12-28 | 2006-02-28 | Intel Corporation | Low cost programmable CPU package/substrate |
| US6624499B2 (en) | 2002-02-28 | 2003-09-23 | Infineon Technologies Ag | System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient |
| US6617914B1 (en) | 2002-03-05 | 2003-09-09 | Infineon Technologies Ag | Electrical antifuse with external capacitance |
| US6661330B1 (en) | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
| US6944054B2 (en) | 2003-03-28 | 2005-09-13 | Nantero, Inc. | NRAM bit selectable two-device nanotube array |
| US7180102B2 (en) * | 2003-09-30 | 2007-02-20 | Agere Systems Inc. | Method and apparatus for using cobalt silicided polycrystalline silicon for a one time programmable non-volatile semiconductor memory |
| US6933591B1 (en) * | 2003-10-16 | 2005-08-23 | Altera Corporation | Electrically-programmable integrated circuit fuses and sensing circuits |
| US7485944B2 (en) * | 2004-10-21 | 2009-02-03 | International Business Machines Corporation | Programmable electronic fuse |
| US7323761B2 (en) | 2004-11-12 | 2008-01-29 | International Business Machines Corporation | Antifuse structure having an integrated heating element |
| US7242072B2 (en) * | 2004-11-23 | 2007-07-10 | International Business Machines Corporation | Electrically programmable fuse for silicon-on-insulator (SOI) technology |
| US7417300B2 (en) * | 2006-03-09 | 2008-08-26 | International Business Machines Corporation | Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof |
-
2003
- 2003-04-30 AU AU2003304110A patent/AU2003304110A1/en not_active Abandoned
- 2003-04-30 EP EP03816906A patent/EP1618609A4/en not_active Withdrawn
- 2003-04-30 WO PCT/US2003/013392 patent/WO2004100271A1/en active Application Filing
- 2003-04-30 CN CNA03825784XA patent/CN1720621A/zh active Pending
- 2003-04-30 KR KR1020057017006A patent/KR100694644B1/ko not_active IP Right Cessation
- 2003-04-30 US US10/552,971 patent/US7872897B2/en not_active Expired - Fee Related
- 2003-04-30 JP JP2004571666A patent/JP4594740B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-07 TW TW093109629A patent/TWI303479B/zh active
-
2007
- 2007-06-26 US US11/768,208 patent/US20070298526A1/en not_active Abandoned
-
2010
- 2010-10-25 US US12/911,379 patent/US8184465B2/en not_active Expired - Lifetime
-
2012
- 2012-03-22 US US13/427,162 patent/US8724365B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20120178239A1 (en) | 2012-07-12 |
| CN1720621A (zh) | 2006-01-11 |
| US20070242548A1 (en) | 2007-10-18 |
| JP2006514782A (ja) | 2006-05-11 |
| US8184465B2 (en) | 2012-05-22 |
| US20110032025A1 (en) | 2011-02-10 |
| US8724365B2 (en) | 2014-05-13 |
| US7872897B2 (en) | 2011-01-18 |
| JP4594740B2 (ja) | 2010-12-08 |
| KR20050112099A (ko) | 2005-11-29 |
| EP1618609A1 (en) | 2006-01-25 |
| WO2004100271A1 (en) | 2004-11-18 |
| TW200534466A (en) | 2005-10-16 |
| US20070298526A1 (en) | 2007-12-27 |
| KR100694644B1 (ko) | 2007-03-13 |
| EP1618609A4 (en) | 2009-10-28 |
| AU2003304110A1 (en) | 2004-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI303479B (en) | Programmable device, programming method thereof, and fabricating method thereof | |
| CN100541780C (zh) | 可编程半导体器件及其制造和使用方法 | |
| TWI311808B (en) | Fuse and method for disconnecting the fuse | |
| TWI362734B (en) | An electrically programmable fuse for silicon-on-insulator (soi) technology | |
| JP3703086B2 (ja) | ヒューズ及びこれの作製方法 | |
| US8299570B2 (en) | Efuse containing sige stack | |
| US7598127B2 (en) | Nanotube fuse structure | |
| US7382036B2 (en) | Doped single crystal silicon silicided eFuse | |
| US4792835A (en) | MOS programmable memories using a metal fuse link and process for making the same | |
| EP1122784A2 (en) | Improved electrical fuses for semiconductor devices | |
| JPH07335761A (ja) | 電気的にプログラミング可能な自己冷却ヒューズ | |
| TW200941690A (en) | Electrical fuse structure | |
| TW201246510A (en) | Non-salicide polysilicon fuse | |
| JPS62281365A (ja) | プログラマブル低インピーダンス・アンチ・ヒューズ素子 | |
| TW201101430A (en) | Integrated circuit device and fuse structure | |
| TW201013886A (en) | Structure and method of forming electrically blown metal fuses for integrated circuits | |
| WO2002058147A2 (en) | Method and structure to reduce the damage associated with programming electrical fuses | |
| CN103688349A (zh) | 电熔丝及其制造方法 | |
| TW561604B (en) | Optically and electrically programmable silicided polysilicon fuse device | |
| JP2004235294A (ja) | 半導体装置およびその製造方法 | |
| TWI274410B (en) | Fuse structure for a semiconductor device | |
| JPS5987736A (ja) | 半導体記憶装置 | |
| TW201025401A (en) | Electrical fuse structure and method for fabricating the same | |
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS5877098A (ja) | プログラマブル・リ−ド・オンリ・メモリ素子 |