TW200529454A - Nonvolatile memory device and method for manufacturing the same - Google Patents

Nonvolatile memory device and method for manufacturing the same Download PDF

Info

Publication number
TW200529454A
TW200529454A TW093133934A TW93133934A TW200529454A TW 200529454 A TW200529454 A TW 200529454A TW 093133934 A TW093133934 A TW 093133934A TW 93133934 A TW93133934 A TW 93133934A TW 200529454 A TW200529454 A TW 200529454A
Authority
TW
Taiwan
Prior art keywords
insulating film
gate
memory device
substrate
source
Prior art date
Application number
TW093133934A
Other languages
English (en)
Other versions
TWI362113B (en
Inventor
Da-Soon Lee
Original Assignee
Magnachip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnachip Semiconductor Ltd filed Critical Magnachip Semiconductor Ltd
Publication of TW200529454A publication Critical patent/TW200529454A/zh
Application granted granted Critical
Publication of TWI362113B publication Critical patent/TWI362113B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200529454 九、發明說明: 【發明所屬之技術領域】 本發明有關-非揮發性記憶裝置,及其製造方法,尤盆 有關不需增加該裝置之表面積’即可改善該資料儲存能力 之非揮發性記憶裝置,及其製造方法。 【先前技術】 通常’非揮發性記憶裝置是即使電源被中斷,先前資料 能繼續存在之記憶裝置。該非揮發性記憶裝置具有―二爲 式閘極結構’其包括:藉由插入一 F/N穿随之氧化物薄膜: 在-半導體基板之上方形成之一浮閘,以及藉由插入一中 間絕緣賴,在料閘上^形成之—㈣閘。此等非揮發 性記憶裝置包括:能夠被電程式化與通過__uv光輻射抹除 之EPROM,以及能夠被電程式化與抹除iEEpR〇M。 ’、 該非揮發性記憶裝置最重要之特性是能夠長時間保留程 式化於該記憶裝置之資料之資料儲存特性。 然而,於根據先前技藝之具有一堆疊式閘極結構之非揮 發性記憶裝置中,浮閘與控制閘被形成在一基板上,接著 在其上形成用於與其他裝置絕緣之氧化物薄膜。 於此,該氧化物薄膜内部包括遷移離子,例如Na+,與 H2〇。因此,於各處理,例如,沉積,蝕刻,等等之進行中, 引起遷移離子與H2〇被累積在一相鄰之浮閘,而形成一資料 洩漏路徑之問題。因此,程式化於該浮閘之資料沿著該、、戈 漏路徑遺失,因此使該資料儲存能力下降。 因此,最近克服該問題之方法,已被引導研究一種聚集 97136.doc 200529454 遷移離子,以防止遷移離子包含於非揮發性記憶裝置之氧 化物薄膜之方法。 在下面,將描述一種根據先前技藝,用於聚集遷移離子 之方法’及該等相關之附加圖示。 >圖1概要顯示用於說明聚集遷移離子之方法,根據先前技 藝之一範例之非揮發性記憶裝置結構之剖面圖。 如其中顯示’根據U技藝之範例之非揮發性記憶裝置 中’ 一半導體基板1GG由-裝置絕緣薄膜UG分成一主動區 與-非主動區’-浮閘12G與—控制閘⑽被形成在該半導 體基板100之主動區,並在其上形成使此等閘與上方金 180絕緣之氧化物薄膜170。除此之外,在該浮閘12〇與該控 制閘130之外壁周圍之氮化物薄膜14〇被放置在該浮閘 和該控制閘130與該氧化物薄膜n〇之間。 在形成該氧化物薄膜170之後,於例如沉積或蝕刻傳導之 製程中,該氮化物薄膜140聚集包含於該氧化物薄膜17〇之 遷移離子,流入該浮閘,同時,避免包含於該氧化物薄膜 170之HA擴散進入該浮閘,以防止程式化於該浮閘之資料 洩漏。即,該非揮發性記憶裝置之資料儲存能力能被改善。 然而,雖然該氮化物薄膜140的作用是聚集遷移離子,並 防止H2〇之擴散,但是在包含一些H+離子之大氣下形成嗜 氮化物薄膜140’因此,由於產生H+,引起資料儲存能力降 低之問題。另外,該氮化物薄膜得到的壓力比該氧化物薄 膜大,由於該氮化物薄膜的壓力,引起大大降低資料儲存 之問題。 97136.doc 200529454 因此,於先前技藝中, 用一 PSG薄膜作為_聚集 使用P S G薄膜聚集遷移離 示0 不是使用一氮化物薄膜,而是使 遷移離子之薄膜。下面將描述一 子之方法,及該等相關之附加圖 圖2概要顯示用於說明螯隹 和 兄月♦木遷移離子之方法,根據先前技 藝之另-範例之非揮發性記憶裝置結構之剖面圖。 如其中顯不,根據先前技藝之另一範例之非揮發性記憶 装置中’孚閘120與-控制閘130被形成在由一裝置絕緣 薄膜110分成-主動區與_非主動區之半導體基板⑽之主 動區上,而且包括一 PSG薄膜15〇之氧化物薄膜17〇被置於 此等閘極之薄膜之間,因此使該浮閘12〇和該控制閘13〇與 上方金屬線180絕緣。 此時’置於該氧化物薄旗17〇之PSG薄膜15〇之含磷濃度 是高的。因此,在形成氧化物薄膜17〇之後,於例如沉積或 蝕刻之處理中,從包含於該氧化物薄膜17〇之遷移離子聚集
Na+離子’累積在該浮閘,因而防止程式化於該浮閘1之 資料洩漏。 然而’該PSG薄膜150對包含於該氧化物薄膜之該等遷移 離子之Na+離子,具有高聚集率,但是對其他遷移離子,具 有低聚集率。因此,除了 Na+之外,該等剩餘離子擴散進入 該浮閘120,以形成一資料洩漏路徑,因此通過該資料洩漏 路徑’引起遺失程式化於該浮閘120之資料之問題。 【發明内容】 考慮到先前技藝之該等問題而設計本發明,因而,本發 97136.doc 200529454 明之一目的是提供一非揮發性記憶裝置,能藉由聚集該等 包含於一絕緣浮閘與控制閘之氧化物薄膜之遷移離子,以 避免因遷移離子產生資料洩漏路徑。 爲實現上述目的,根據本發明提供一非揮發性記憶裝, 包括·形成在一半導體基板之主動區之堆疊式結構之閘 極,一形成於該基板,在該堆疊式結構閘極之兩側之源極/ 極 形成在形成该源極/汲極之基板,並覆蓋該堆疊式 結構閘極之中間層絕緣薄膜;一通過該中間層絕緣薄膜連 接該源極/沒極之接點;複數個形成於未毗連該接點之區域 之中間層絕緣薄膜之導電圖%;以及一形成在該等導電圖 形之電極墊。 該堆疊式結構之閘極最好具有—浮閘與—控制閘連續堆 疊之結構。 X中間層、絕、緣薄膜最好是由-氧化物薄膜所形成,而且 該導電圖形包含P離子。 爲實現上述目的,提供一種用於製造根據本發明之非揮 發性圮憶裝置之方法,包括··在一半導體基板之一主動區, 形成一堆疊式結構之閉極;於該基板中,㈣堆疊式結構 :極之兩側形成-源極/汲極;在形成該源㈣及極之基板之 整個表面上,形成一第一中間層絕緣薄膜;在未毗連形成 區域之接點之區域之第一中間層絕緣薄膜中,形成複數個 /、有預疋深度之溝渠;在形成該等溝渠之基板之整個表 L積V電材料,藉由有選擇性地蝕刻該導電材料, 以形成-導電圖形,·在形成該導電圖形之第一中間層絕緣 97136.doc 200529454 溥膜上,形成一第二中間層絕緣薄膜;藉由有選擇性地蝕 刻該第二中間層絕緣薄膜,以形成—連接該源極速極部分 :弟-接觸孔,與一連接該導電圖形之第二接觸孔;以及 稭由使用-導電材料埋藏該第一接觸孔與該第二接觸孔, 以形成一電極塾與一接點。 該堆疊式結構之閘極最好具有—連續堆疊—浮閘與一控 制閘之結構。 最好使用一 BPSG薄膜形忐兮筮-士 „ & 寻胰小成°亥弟一中間層絕緣薄膜,而且 該導電圖形被形成於對應該等溝渠之區域。 【實施方式】 在下面,將參考該等圖示 實施例。 更詳細描述本發明之一最佳 於該等圖示中’爲了清楚描述,以擴大之厚度顯示複數 層與區域。於該描述中,相同之參考數字被用於代表相同 之組件。 首先,參考圖3,描述根據本發明之一最佳實施例之非揮 發性記憶裝置。 圖3顯示根據本發明之最佳實施例之非揮發性記憶裝置 結構之剖面圖。 如圖3所齡,由-裝置絕緣薄膜11〇定義一帛導體基板 100上之一主動區與一非主動區,而且在該主動區形成一堆 疊式結構之複數個閘130。此時,藉由連續堆疊該浮閘 與該控制閘125,以形成該堆疊式結構之閘極13Q。 一接合之源極/汲極190 ,被形成於該基板1〇〇,在該堆疊 97136.doc 200529454 式結構之閘極1 3 0之兩側。 β由氧化物薄膜形成之中間層絕緣薄膜17〇,被形成在該 隹且式^構之閘極13〇上。該中間層絕緣薄膜Μ的作用是 絶緣该堆疊式結構之閘極13()與其他裝置。於此,該中間層 絕緣薄膜170是由-氧化物薄膜所組成,而且包含遷㈣ 子,例如Na+。 此外,該中間層絕緣薄膜17〇包括··一電連接該源極/没 極190之接點210, 一通過該中間層絕緣薄膜17〇之上層電極 (爲顓不)’ 一形成於該中間層絕緣薄膜17〇之導電圖形1⑼, 以及用於將一電壓從之該外部加至該導電圖形1,形成在 導電圖形160上之一電極墊22〇。於此,該導電圖形16〇是由 ¥電材料組成,而且當通過該電極墊22〇施加電壓時,聚集 包s於由氧化物薄膜所組成之中間層絕緣薄膜丨7〇之遷移 離子。 尤其,在250 C至450°C的溫度條件下,如果將大約-1〇至 -20V之負電壓,加至置於該中間層絕緣薄膜17〇之導電圖形 160,該導電圖形16〇聚集遷移周圍之離子。因此,防止遷 移離子移向該浮閘12〇之現象。即,由於避免該等遷移離子 產生遠浮閘120之資料洩漏路徑,而使程式化於該浮閘之資 料运失減到最小。此外,在後續之封裝製程之後,在驅動 一裝置之後’如果通過連接該導電圖形16〇之電極墊22〇, 連續施加-3至-5V之負電壓,該等聚集於該導電圖形16〇之 遷移離子,持續聚集於此。因此,防止遷移離子移向該浮 閘120之現象’因而,完全防止程式化於該浮閘之資料遺失。 97136.doc -10- 200529454 接著,參考圖4a至4j與圖3,描述根據本發明之最佳實施 例,用於製造非揮發性記憶裝置之方法。 圖4a到4j連續顯示說明根據本發明之最佳實施例,用於 製造非揮發性記憶裝置之方法之製成剖面圖。 首先,如圖4a所顯示,定義一主動區與一非主動區之裝 置絕緣薄膜110被形成在一半導體基板1〇〇上。 然後,一堆疊式結構之複數個閘極13〇被形成在該半導體 基板100之主動區,於該複數個閘極13〇中,連續堆疊該浮 閘120與該控制閘125。使用此等閘極作為一離子植入光 罩,源極/汲極之離子從一接合之源極/汲極19〇植入到對應 於該主動區之基板100。 接著如圖4b所顯示,在形成該源極/汲極19〇之基板1〇〇之 整個表面上,形成一第一中間層絕緣薄膜173。由一氧化物 薄膜組成一大厚度之第一中間層絕緣薄膜173,因此該堆疊 式結構之閘極130能完全被埋藏。此時,該氧化物薄膜包含 遷移離子,例如Na+,因此,氧化物薄膜形成之中間層絕緣 薄膜173也包含遷移離子。 然而,該等包含於該第一中間層絕緣薄膜173之遷移離 子,於後續處理中是有問題的,被累積於該浮閘12〇,產生 一貢料7¾漏路徑。 因此,爲了解決上面所描述之問題,在該中間層絕緣薄 膜173形成能夠聚集遷移離子之導電圖形。 在下面洋細描述一形成導電圖形之方法與相關之圖示牝 到4f。 97136.doc -11- 200529454 首先,如圖4c所顯示’形成區域之溝痕定義之光❹薄 膜圖形叹,被形成在該中間層絕緣薄膜173。最好频域 之溝痕被定義為-未連形成區域之接點之區域。原因是 因為-溝痕是-區4,隨之一導電圖形被形成,而於案例 中,該形成區域之接點與該形成區域之溝痕是相鄰的,因 而引起一問S,一接點與一導電圖形可能會短路。
使用定義該光感應薄膜圖形PR之形成區域之溝痕與光澤 樣4刀中間層絕緣薄膜173被韻刻,以形成複數溝瘰 163。於此’言亥等溝痕163在後續處理之作用,{增加該導 電圖形接觸該第一中間層絕緣薄膜之接觸面積。 接著,如圖4d所顯示,在該基板1〇〇之整個表面上,形成 一導電材料!64,由此,移时義一導電圖形之形成區域之 光感應薄膜圖形,因此能夠完全埋藏該等溝痕。
接著如圖钾所顯示,該區域之導電材料需要接線該堆疊 式結構之閘極13G與該源極/沒極19(),即,由—照相敍刻處 理移除對應於形成區域之接點之區域,以形成一導電圖形 6〇於此,藉由埋藏導電材料之溝痕,㈣&胃㈣㈣ 16〇爲了增加该第一中間層絕緣薄膜173之接觸面積,對 應於未晚連形成區域之接點之區域之該第一中間層絕㈣ 膜73之上为被保留,以增加該聚集之效率。此外,藉由 塗佈具有P〇CL3或含叙該導電圖形⑽,以增加該導電圖 形160移動該遷移離子之效率。 止 接著,如圖4f所顯示, 相鄰導電圖形160與一 第一中間層絕緣薄膜1 7 6用於防 接點短路,該接點於後續處理,被 97136.doc -12- 200529454 形成在形成該導電圖形16〇之第一中間層絕緣薄膜173。使 用一 BPSG薄膜形成該第二中間層絕緣薄膜176。 如圖4g所顯示’有選擇性地蝕刻該第二中間層絕緣薄膜 176 ’以形成一連接該源極/汲極i9〇之部份之第一接觸孔 205’以及一連接該導電圖形ι6〇之第二接觸孔2〇3。 如圖4h所顯示’在形成該第一接觸孔2〇5與該第二接觸孔 203之第一中間層絕緣薄膜176之整個表面上,形成一導電 材料208。最好以大厚度形成該導電材料2〇8,以使該第一 接觸孔205與該第二接觸孔2〇3能夠被完全埋藏。 然後,如圖4i所顯示,以照相蝕刻處理有選擇性地蝕刻 該導電材料,以形成一連接部分源極/汲極19〇之接觸點 210,以及一連接該導電圖形16〇之電極墊。此時,該電 極塾220作為能夠施加—外部電壓之節點,以使該導電圖形 160聚集該等遷移離子。 爲了、、邑緣(參考圖4j),在形成該接觸點2 j 〇與該電極塾 之第二中間層絕緣薄膜176之整個表面上,形成一第三中間 層絕緣薄膜230。 雖然爲了更容易瞭解本發明,已經揭露其最佳實施例, 應瞭解’能夠以各種方式具體化本發明,不會違背本發明 之原理。因而,應瞭解本發明包括所有可能之實施例,盥 該等顯示,能夠被具體化,+需違背本發明之精神之實施 例之修改,如所提出之㈣附加^專利範圍。' 使用該導電材料,聚集該 因而改善該浮閘之資料儲 如上面所描述,根據本發明, 等擴散進入該浮閘之遷移離子, 97136.doc 200529454 存能力,並增加該裝置之可靠性。 【圖式簡單說明】 從上面w亥等實施例與該等相關之附加圖示之描述,本發 明之其他目的與觀點變得顯而易見,其中·· 圖1概要顯示用於說明聚集遷移離子之方法,根據先前技 藝之一範例之非揮發性記憶裝置結構之剖面圖。 圖2概要顯示用於說明聚集遷移離子之方法,根據先前技 藝之另一範例之非揮發性記憶裝置結構之剖面圖。 圖3顯示根據本發明之一最佳實施例之非揮發性記憶裝 置結構之剖面圖;以及 圖4a到4j連續顯示說明用於根據本發明之最佳實施例, 製造非揮發性記憶裝置之方法之製程剖面圖。 【主要元件符號說明】 100 半導體基板 110 裝置絕緣薄膜 120 浮閘 125 控制閘 130 閘極 140 氮化物薄膜 170 中間層絕緣薄膜 180 金屬線 190 源極/沒極 150 PSG薄膜 160 接觸點 97136.doc -14 200529454 220 電極塾 230 第三中間層絕緣薄膜 173 第一中間層絕緣薄膜 163 溝痕 PR 光感應薄膜圖形 164, 208 導電材料 176 第二中間層絕緣薄膜 203 第二接觸孔 205 第一接觸孔 210 接點 97136.doc - 15-

Claims (1)

  1. 200529454 十、申請專利範圍: 1 · 一非揮發性記憶裝置,包括: 幵y成於半‘體基板之主動區上的一堆疊式結構問 極; -形成於該基板且在該堆疊式結構問極之兩側的源極/ 汲極; 形成於形成該源極/汲極之基板並覆蓋該堆疊式結構 閘極的中間層絕緣薄膜; 一通過該中間層絕緣薄膜以連接該源極/汲極的接點; 複數個形成於未毗連該接點之區域之中間層絕緣薄膜 的導電圖形;及 一形成於該等導電圖形的電極墊。 2·如請求W之非揮發性記憶裝置,其中該堆疊式結構問極 具有一浮閘與一控制閘係連續堆疊之結構。 3.如請求項1之非揮發性記憶裝置,其中該中間層絕緣薄膜 由一氧化物薄膜所形成。 4·如請求項1之非揮發性記憶裝置,其中該導電圖形包含p 離子。 5. 一種用於製造一非揮發性記憶裝置之方法,包括步驟: 在一半導體基板之一主動區上形成一堆疊式結構閘 極; 在該基板於該堆疊式結構閘極之兩側形成_源極/汲 極; 在形成有該源極/汲極的基板之整個表面上,形成一第 97136.doc , 200529454 一中間層絕緣薄臈; 肤本毗連一接觸形成區域 域令,形成複數個具有一預定深度之溝渠; 在形成有該等溝渠之基板的整 1 ’ 汉J正调表面上沉積一導電材 料; ' 藉由有選擇性地>|虫刻該導雷奸斗1 J π等電材枓,以形成一導電圖形; 在形成有該導電圖形的号r筮 ._ ^ 固办的°亥弟一中間層絕緣薄膜上,形 成一第二中間層絕緣薄膜; 藉由選擇性钱刻該第二中間層絕緣薄膜以形成一連接 該源極/沒極部分之第一接觸孔,及一連接該導電圖形之 第一接觸孔;及 藉由使用一導電材料埋藏該第一接觸孔與該第二接觸 孔’以形成一電極墊與一接點。 6.如明求項5之方法,其中該堆疊式結構閘極具有一浮閘與 一控制閘係連續堆疊之結構。 7·如明求項5之方法,其中使用一 BpS(^^膜以形 間層絕緣薄膜。 中 8·如μ求項5之方法,其中該導電圖形係形成於對應至該等 溝渠之區域。 97136.doc -2 -
TW093133934A 2003-11-05 2004-11-05 Nonvolatile memory device and method for manufacturing the same TWI362113B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030078099A KR100549591B1 (ko) 2003-11-05 2003-11-05 비휘발성 메모리 소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW200529454A true TW200529454A (en) 2005-09-01
TWI362113B TWI362113B (en) 2012-04-11

Family

ID=36385347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093133934A TWI362113B (en) 2003-11-05 2004-11-05 Nonvolatile memory device and method for manufacturing the same

Country Status (4)

Country Link
US (2) US7118962B2 (zh)
JP (1) JP4592389B2 (zh)
KR (1) KR100549591B1 (zh)
TW (1) TWI362113B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868096B1 (ko) * 2007-04-25 2008-11-11 삼성전자주식회사 전도성 고분자 유기물내 나노크리스탈층이 장착된 비휘발성메모리 소자 및 이의 제조 방법
US20100127392A1 (en) * 2008-11-25 2010-05-27 Joe Yang Semiconductor die
JP6286292B2 (ja) 2014-06-20 2018-02-28 株式会社フローディア 不揮発性半導体記憶装置
US10090360B2 (en) 2015-02-13 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor structure including a plurality of trenches
US11532669B2 (en) * 2019-08-23 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088309B2 (ja) * 1986-12-25 1996-01-29 株式会社東芝 半導体記憶装置
JPH088319B2 (ja) * 1990-05-11 1996-01-29 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP2817500B2 (ja) * 1992-02-07 1998-10-30 日本電気株式会社 不揮発性半導体記憶装置
JP3522836B2 (ja) * 1993-06-29 2004-04-26 株式会社東芝 半導体装置
JPH09172098A (ja) * 1995-12-19 1997-06-30 Sony Corp 不揮発性メモリ素子
JPH09298247A (ja) * 1996-05-09 1997-11-18 Toshiba Corp 半導体装置及びその製造方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
JP3665426B2 (ja) 1996-07-17 2005-06-29 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
US6018476A (en) 1996-09-16 2000-01-25 Altera Corporation Nonvolatile configuration cells and cell arrays
JP3583579B2 (ja) * 1997-06-06 2004-11-04 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
US6121655A (en) 1997-12-30 2000-09-19 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
JP4427108B2 (ja) * 1998-03-27 2010-03-03 株式会社東芝 半導体装置及びその製造方法
KR100316060B1 (ko) * 1998-06-16 2002-02-19 박종섭 플래시메모리의레이아웃및그형성방법
JP2000311992A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP4041675B2 (ja) * 2000-04-20 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6420749B1 (en) * 2000-06-23 2002-07-16 International Business Machines Corporation Trench field shield in trench isolation
KR20030025315A (ko) 2001-09-20 2003-03-29 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그 제조방법
US6696349B2 (en) * 2001-11-13 2004-02-24 Infineon Technologies Richmond Lp STI leakage reduction
JP2003188287A (ja) * 2001-12-18 2003-07-04 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP4225728B2 (ja) * 2002-01-08 2009-02-18 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
JP3951837B2 (ja) * 2002-07-11 2007-08-01 株式会社デンソー 不揮発性半導体記憶装置の製造方法
US7436703B2 (en) * 2005-12-27 2008-10-14 Sandisk Corporation Active boosting to minimize capacitive coupling effect between adjacent gates of flash memory devices

Also Published As

Publication number Publication date
TWI362113B (en) 2012-04-11
US7118962B2 (en) 2006-10-10
KR20050043264A (ko) 2005-05-11
KR100549591B1 (ko) 2006-02-08
JP4592389B2 (ja) 2010-12-01
US7989874B2 (en) 2011-08-02
US20060102951A1 (en) 2006-05-18
JP2005142571A (ja) 2005-06-02
US20050093056A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
KR100621628B1 (ko) 비휘발성 기억 셀 및 그 형성 방법
JP5590353B2 (ja) 半導体装置
TWI683439B (zh) 半導體基板中的半導體元件及其製備方法
CN100502036C (zh) 纵型栅极半导体装置及其制造方法
TW201340326A (zh) 用於在溝槽功率mosfets中優化端接設計的不對稱多晶矽柵極的製備方法
TWI259585B (en) Split gate flash memory and manufacturing method thereof
CN101211973A (zh) 半导体存储器件及其制造方法
JP5376123B2 (ja) 半導体装置
TW200929445A (en) Semiconductor device for reducing interference between adjoining gates and method for manufacturing the same
TW200529454A (en) Nonvolatile memory device and method for manufacturing the same
CN101312196B (zh) 半导体器件及其制造方法
WO2014126214A1 (ja) 半導体装置
CN101388363B (zh) 非挥发性存储器及其制作方法
TW200419711A (en) Sidewall spacer structure for self-aligned contact and method for forming the same
CN116207160A (zh) 半导体结构及其制备方法
KR20060108974A (ko) 비휘발성 메모리 소자 및 그 제조방법
TW201242033A (en) Semiconductor device and method of fabricating the same
US7859041B2 (en) Gate structure of semiconductor device
JP5358121B2 (ja) 不揮発性半導体記憶装置及びその製造方法
CN117525117B (zh) 晶体管器件及其制备方法
CN115172376B (zh) 一种闪存器件及其制备方法
CN101901813B (zh) 一种垂直结构的半导体存储器及其制造方法
CN116133413B (zh) 存储器件及其制造方法、电子设备
CN111613673A (zh) Mosfet终端结构及其制备方法
TWI402983B (zh) 半導體裝置之閘極結構及字元線結構與記憶體之形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees