JP4592389B2 - 不揮発性メモリ素子及びその製造方法 - Google Patents

Description

本発明は不揮発性メモリ素子及びその製造方法に関するもので、より詳細には、素子の面積を増加させることなしにデータの貯蔵能力を向上させることができる不揮発性メモリ素子及びその製造方法に関するものである。

一般的に、不揮発性メモリ素子（ｎｏｎ−ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）は、電源の供給が中断されても記録状態を維持できるメモリ素子であり、半導体基板の上部にＦ−Ｎトンネルリング用酸化膜を介して形成したフローティングゲートと、このフローティングゲートの上部に層間絶縁膜を介して形成したコントロールゲートを有する積層型ゲート構造をなしている。このような不揮発性メモリ素子には、電気的に書き込み、紫外線を照射して消去できるＥＰＲＯＭと、電気的に書き込み及び消去が可能なＥＥＰＲＯＭなどがある。

また、前述した不揮発性メモリ素子の特性における最も重要な特性は、メモリ素子に書き込まれたデータを長時間保存できるデータの貯蔵特性である。

通常、従来技術による積層型ゲート構造を有する不揮発性メモリ素子は基板上にフローティングゲート及びコントロールゲートを形成した後、その上にこれらのゲートを他の素子と絶縁させるための酸化膜を形成する。

ここで、酸化膜はその内部にＮａ＋などの移動性イオン及びＨ₂Ｏを含有している。したがって、以後の蒸着及びエッチングなどの様々な工程の進行時、移動性イオン及びＨ₂Ｏが隣接したフローティングゲートに集積されて、データの漏洩経路を形成する問題がある。その結果、フローティングゲート内に書き込まれたデータが漏洩経路に沿って損失してデータの貯蔵能力を低下させる。

したがって、これを解決するために、最近では不揮発性メモリ素子の酸化膜内に含まれている移動性イオンがフローティングゲートに集積することを防止するための方法として、移動性イオンのゲッタリング方法に対する研究が集中している。

以下、添付した図面を参照して従来技術による移動性イオンのゲッタリング方法について説明する。

図１は従来技術による移動性イオンのゲッタリング方法に対する一例を説明するために不揮発性メモリ素子の構造を概略的に示す断面図である。

図１に示すように、従来技術による不揮発性メモリ素子において、半導体基板１００は素子分離膜１１０により活性領域と非活性領域に区分され、半導体基板１００の活性領域上にはフローティングゲート１２０及びコントロールゲート１２５が形成される。また、これらのゲート上には、上部金属配線１８０と絶縁するための酸化膜１７０が形成されている。また、フローティングゲート１２０及びコントロールゲート１２５と酸化膜１７０との間には、フローティングゲート１２０及びコントロールゲート１２５の外壁を取り囲んでいる窒化膜１４０が位置する。

窒化膜１４０は酸化膜１７０の形成以後に行なわれる蒸着またはエッチングなどの工程の進行時、フローティングゲートに集積される酸化膜１７０に含まれた移動性イオンをゲッタリングすると共に、フローティングゲートで酸化膜１７０に含まれたＨ₂Ｏが侵入することを遮断してフローティングゲートに書き込まれたデータの漏洩を防止する。すなわち、不揮発性メモリ素子のデータの貯蔵能力を向上させることができる。

ところが、窒化膜１４０は移動性イオンをゲッタリングしてＨ₂Ｏの侵入を防止する役割をする。しかし、Ｈ＋イオンが多く含まれた雰囲気内で形成されるので、Ｈ＋イオンにより保存したデータの損失が発生する問題がある。また、膜に対するストレスは、酸化膜に比べて窒化膜の方が大きいため、窒化膜のストレスによってより一層多くの保存したデータが損失する問題がある。

そのため、従来には移動性イオンをゲッタリングするための膜として、窒化膜の代わりにＰＳＧ膜を使用した。以下、図２を参照してＰＳＧ膜を使用した移動性イオンのゲッタリング方法について説明する。

図２は従来技術による移動性イオンのゲッタリング方法に対する他の例を説明するために不揮発性メモリ素子の構造を概略的に示す断面図である。

図２に示すように、従来技術の他の例による不揮発性メモリ素子において、素子分離膜１１０により活性領域と非活性領域に区分された半導体基板１００の活性領域上には、フローティングゲート１２０及びコントロールゲート１２５が形成される。これらのゲート上の膜間には、ＰＳＧ膜１５０を含む酸化膜１７０が位置してフローティングゲート１２０及びコントロールゲート１２５を上部金属配線１８０と絶縁する。

この時、酸化膜１７０の内部に位置するＰＳＧ膜１５０はリン（Ｐ）の濃度が高い。それによって、酸化膜１７０の形成以後、蒸着またはエッチングなどの後続工程の進行時、フローティングゲートに集積される酸化膜１７０内に含まれた移動性イオンのうち、Ｎａ＋イオンをゲッタリングすることによって、フローティングゲート１２０に書き込まれたデータの漏洩を防止する。

ところが、ＰＳＧ膜１５０は酸化膜内に含まれた移動性イオンのうち、Ｎａ＋イオンに対するゲッタリング率が高い反面、他の移動性イオンに対するゲッタリング率は低い。すなわち、吸湿能力に劣る問題がある。その結果、Ｎａ＋イオンを除外した残りの移動性イオンがフローティングゲート１２０に侵入してデータの漏洩経路を形成するため、フローティングゲート１２０に書き込まれたデータが、データの漏洩経路を通じて損失する問題がある。

米国特許第６，３８０，５８５号 米国特許第６，０７８，５２１号

前述した問題点に鑑みてなされた本発明は、フローティングゲート及びコントロールゲートを絶縁するための酸化膜に含まれている移動性イオンをゲッタリングして、移動性イオンによるデータ漏洩経路の発生を遮断できる不揮発性メモリ素子及びその製造方法を提供することにその目的がある。

本発明の不揮発性メモリ素子は、半導体基板に活性領域と不活性領域を形成する素子分離膜と、前記半導体基板の前記活性領域上に形成される積層型構造のゲートと、前記積層型構造のゲートの両側における半導体基板内に形成されるソース／ドレーンと、前記ソース／ドレーンが形成された基板上に形成され、前記積層型構造のゲートを覆う層間絶縁膜と、前記層間絶縁膜を貫通して前記ソース／ドレーンに連結するコンタクトと、前記コンタクトが形成された領域以外の前記層間絶縁膜内であって、前記コンタクトに接触しないように前記素子分離膜上に形成される複数の伝導性パターンと、前記伝導性パターン上に形成される電極パッドとを含み、前記伝導性パターンにマイナス電圧が印加され、前記層間絶縁膜の移動性イオンがゲッタリングされることを特徴とする。

ここで、前記積層型構造のゲートは、フローティングゲートとコントロールゲートとが順次積層される構造を有することが好ましい。

また、前記層間絶縁膜は、酸化膜からなり、前記伝導性パターンは、Ｐイオンを含有していることが好ましい。

また、本発明は不揮発性メモリ素子の製造方法は、半導体基板に活性領域と不活性領域を形成する素子分離膜を形成する段階と、前記半導体基板の前記活性領域上に積層型構造のゲートを形成する段階と、前記積層型構造のゲートの両側における半導体基板内にソース／ドレーンを形成する段階と、前記ソース／ドレーンが形成された基板の全面に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜を貫通して前記ソース／ドレーンに連結するコンタクトが形成された領域以外の前記第１層間絶縁膜内であって、前記コンタクトに接触しないように前記素子分離膜上に所定の深さを有する複数のトレンチを形成する段階と、前記トレンチが形成された基板の全面に伝導性物質を蒸着する段階と、前記伝導性物質を選択的にエッチングして伝導性パターンを形成する段階と、前記伝導性パターンが形成された前記第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜を選択的にエッチングして前記ソース／ドレーンの一部に連結する第１コンタクトホール及び前記伝導性パターンに連結する第２コンタクトホールを形成する段階と、前記第１コンタクトホール及び第２コンタクトホールに伝導性物質を埋め込んで電極パッド及びコンタクトを形成する段階とを含み、前記伝導性パターンにマイナス電圧が印加され、前記第１層間絶縁膜の移動性イオンがゲッタリングされることを特徴とする。

ここで、前記積層型構造のゲートは、フローティングゲートとコントロールゲートとが順次積層される構造で形成することが好ましい。

また、前記第２層間絶縁膜は、ＢＰＳＧ膜を利用して形成し、前記伝導性パターンは、前記トレンチに対応する領域に形成することが好ましい。

本発明によれば、フローティングゲートに侵入する移動性イオンを伝導性物質でゲッタリングすることによって、フローティングゲートのデータの貯蔵能力を向上させることができ、素子の信頼性が向上する。

以下、添付した図面を参照して本発明の実施形態に係る不揮発性メモリ素子及びその製造方法について詳細に説明する。

図面において、複数の層及び領域を明確に表現するために厚さを拡大して示す。明細書の全体を通じて類似の部分に対しては同一な符号で表記する。

まず、図３を参照にして本発明の実施形態に係る不揮発性メモリ素子の構造を説明する。図３は本発明の実施形態に係る不揮発性メモリ素子の構造を示す断面図である。

図３に示すように、半導体基板１００上には素子分離膜１１０により活性領域と非活性領域が定義され、活性領域上には複数の積層型構造のゲート１３０が形成される。この時、積層型構造のゲート１３０はフローティングゲート１２０とコントロールゲート１２５が順次積層される。

この積層型構造のゲート１３０両側の基板１００内には、ソース／ドレーン１９０接合領域が形成される。

そして、積層型構造のゲート１３０上には酸化膜からなった層間絶縁膜１７０が形成される。この層間絶縁膜１７０は積層型構造のゲート１３０を他の素子から絶縁する役割をする。ここで、層間絶縁膜１７０は酸化膜からなって、Ｎａ＋などの移動性イオンを含有している。

また、層間絶縁膜１７０はこれを貫通してソース／ドレーン１９０と上部電極（不図示）を電気的に連結するコンタクト２１０と層間絶縁膜１７０の内部に形成される伝導性パターン１６０を含む。伝導性パターン１６０上には外部から伝導性パターン１６０に電圧を印加できる電極パッド２２０が形成される。ここで、伝導性パターン１６０は伝導性物質で構成される。これは後続の工程における電極パッド２２０を通した電圧の印加時、酸化膜からなる層間絶縁膜１７０内に含まれた移動性イオンをゲッタリングする。

より詳細には、層間絶縁膜１７０内に位置する伝導性パターン１６０に２５０〜４５０の温度で約−１０Ｖ〜−２０Ｖのマイナス電圧を印加すれば、伝導性パターン１６０が周辺の移動性イオンをゲッタリングする。それによって、移動性イオンがフローティングゲート１２０に移動する現象が防止される。すなわち、移動性イオンによるフローティングゲート１２０のデータ漏洩経路の発生を遮断してフローティングゲートに書き込まれたデータの損失を最小化できる。また、後続のパッケージング工程以後における素子の駆動時、伝導性パターン１６０に連結した電極パッド２２０を通じてマイナス電圧（−３Ｖ〜−５Ｖ）を引き続き印加すれば、伝導性パターン１６０にゲッタリングした移動性イオンが引き続きゲッタリングするようになる。したがって、移動性イオンがフローティングゲートに移動する現象をより一層防止してフローティングゲートに書き込まれたデータの損失を完全に防止できる。

次に、図４ａないし図４ｊ及び図３を参照にして本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明する。

図４ａないし図４ｊは本発明に係る不揮発性メモリ素子の製造方法を説明するために順次に示す工程断面図である。

まず、図４ａに示すように半導体基板１００に活性領域及び非活性領域を定義する素子分離膜１１０を形成する。

次に、半導体基板１００の活性領域上にはフローティングゲート１２０及びコントロールゲート１２５を順次積層して、積層型構造の複数のゲート１３０を形成する。これらのゲートをイオン注入マスクとして活性領域に該当する基板１００上にソース／ドレーン用イオンを注入してソース／ドレーン１９０接合領域を形成する。

続いて、図４ｂに示すように、ソース／ドレーン１９０が形成された基板１００の全面に第１層間絶縁膜１７３を形成する。第１層間絶縁膜１７３は酸化膜を利用して積層型構造のゲート１３０が完全に埋め込まれるように厚く形成する。この時、酸化膜にＮａ＋などの移動性イオンが含まれているため、酸化膜からなる第１層間絶縁膜１７３にも移動性イオンが含まれている。

ところが、第１層間絶縁膜１７３に含まれた移動性イオンは後続の工程において、フローティングゲート１２０に集積してデータの漏洩経路を形成する問題がある。

このような問題を解決するために、本発明では移動性イオンをゲッタリングできる伝導性パターンを第１層間絶縁膜１７３内に形成する。

以下、図４ｃないし図４ｆを参照にして伝導性パターンを形成する方法を詳細に説明する。

まず、図４ｃに示すように、第１層間絶縁膜１７３上にトレンチ形成領域を定義するための感光膜パターンＰＲを形成する。この時、トレンチ形成領域はコンタクト形成領域に隣接しない領域で定義することが好ましい。なぜならば、トレンチは後続の伝導性パターンが形成される領域であり、コンタクト形成領域とトレンチ形成領域が隣接する場合、コンタクトと伝導性パターンが短絡する恐れがあるためである。

そして、トレンチ形成領域を定義する感光膜パターンをマスクとして第１層間絶縁膜１７３の一部をエッチングして複数のトレンチ１６３を形成する。ここで、トレンチ１６３は後続の工程により第１層間絶縁膜に接する伝導性パターンの接触表面積を増加させる役割をする。

次に、図４ｄに示すように、伝導性パターンの形成領域を定義する感光膜パターンを除去した基板１００の全面には、伝導性物質１６４を形成してトレンチ１６３が完全に埋め込まれるようにする。

続いて、図４ｅに示すように、写真エッチング工程では、積層型構造のゲート１３０とソース／ドレーン１９０との配線を連結するのに必要とする領域、すなわち、コンタクト形成領域に対応する領域の伝導性物質を除去して伝導性パターン１６０を形成する。ここで、伝導性パターン１６０はトレンチを伝導性物質で埋め込んで形成する。この時、第１層間絶縁膜１７３に接する表面積を増加させるために、コンタクト形成領域に隣接しない領域に該当する第１層間絶縁膜１７３の上部はそのまま残してゲッタリング効率を増加させることが好ましい。また、伝導性パターン１６０にＰＯＣＬ₃をドーピングするか、リンをドーピングすることによって、伝導性パターン１６０における移動性イオンの除去効率を増加させることができる。

次に、図４ｆに示すように、伝導性パターン１６０が形成された第１層間絶縁膜１７３上には、隣り合う伝導性パターン１６０及び後続の工程で形成するコンタクトとの短絡を防止するための第２層間絶縁膜１７６を形成する。この時、第２層間絶縁膜１７６はＢＰＳＧ膜を利用して形成する。

そして、図４ｇに示すように、第２層間絶縁膜１７６を選択的にエッチングして、ソース／ドレーン１９０の一部に連結する第１コンタクトホール２０５及び伝導性パターン１６０に連結する第２コンタクトホール２０３を形成する。

続いて、図４ｈに示すように、第１コンタクトホール２０５及び第２コンタクトホール２０３が形成された第２層間絶縁膜１７６の全面に導伝物２０８を形成する。この時、第１コンタクトホール２０５及び第２コンタクトホール２０３が完全に埋め込まれるように厚く形成することが好ましい。

その後、図４ｉに示すように、写真エッチング工程で導伝物を選択的にエッチングしてソース／ドレーン１９０の一部に連結するコンタクト２１０及び伝導性パターン１６０に連結する電極パッド２２０を形成する。この時、電極パッド２２０は伝導性パターン１６０により移動性イオンのゲッタリングができるようにするために、外部電圧を印加するノードとしての役割をする。

そして、コンタクト２１０及び電極パッド２２０が形成された第２層間絶縁膜１７６の全面には、第３層間絶縁膜２３０を形成してこれらの膜を互いに絶縁する（図４ｊ参照）。

以上で本発明の好ましい実施形態に対して詳細に説明したが、本発明はこの実施形態に限定するものではなく、請求範囲に記載した本発明の技術的思想と範疇内で当業者により様々な変形が可能である。

以上のように、本発明によれば、フローティングゲートに侵入する移動性イオンを伝導性物質でゲッタリングすることによって、フローティングゲートのデータの貯蔵能力を向上させることができ、素子の信頼性が向上する。

従来技術による移動性イオンのゲッタリング方法に対する一例を説明するために不揮発性メモリ素子の構造を概略的に示す断面図である。 従来技術による移動性イオンのゲッタリング方法に対する他の例 を説明するために不揮発性メモリ素子の構造を概略的に示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の構造を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。 本発明の実施形態に係る不揮発性メモリ素子の製造方法を説明するために製造工程を示す断面図である。

符号の説明

１００ 半導体基板、１１０ 素子分離膜、１２０ フローティングゲート、１２５ コントロールゲート、１３０ 積層型構造のゲート、１６０ 伝導性パターン、１７３ 第１層間絶縁膜、１７６ 第２層間絶縁膜、１９０ ソース／ドレーン、２１０ コンタクト、２２０ 電極パッド、２３０ 第３層間絶縁膜。

Claims (8)

1. 半導体基板に活性領域と不活性領域を形成する素子分離膜と、
   前記半導体基板の前記活性領域上に形成される積層型構造のゲートと、
   前記積層型構造のゲートの両側における半導体基板内に形成されるソース／ドレーンと、
   前記ソース／ドレーンが形成された基板上に形成され、前記積層型構造のゲートを覆う層間絶縁膜と、
   前記層間絶縁膜を貫通して前記ソース／ドレーンに連結するコンタクトと、
   前記コンタクトが形成された領域以外の前記層間絶縁膜内であって、前記コンタクトに接触しないように前記素子分離膜上に形成される複数の伝導性パターンと、
   前記伝導性パターン上に形成される電極パッドと、
   を含み、前記伝導性パターンにマイナス電圧が印加され、前記層間絶縁膜の移動性イオンがゲッタリングされることを特徴とする不揮発性メモリ素子。
2. 前記積層型構造のゲートは、フローティングゲートとコントロールゲートとが順次積層される構造を有する請求項１に記載の不揮発性メモリ素子。
3. 前記層間絶縁膜は、酸化膜からなる請求項１に記載の不揮発性メモリ素子。
4. 前記伝導性パターンは、Ｐイオンを含有している請求項１に記載の不揮発性メモリ素子。
5. 半導体基板に活性領域と不活性領域を形成する素子分離膜を形成する段階と、
   前記半導体基板の前記活性領域上に積層型構造のゲートを形成する段階と、
   前記積層型構造のゲートの両側における半導体基板内にソース／ドレーンを形成する段階と、
   前記ソース／ドレーンが形成された基板の全面に第１層間絶縁膜を形成する段階と、
   前記第１層間絶縁膜を貫通して前記ソース／ドレーンに連結するコンタクトが形成された領域以外の前記第１層間絶縁膜内であって、前記コンタクトに接触しないように前記素子分離膜上に所定の深さを有する複数のトレンチを形成する段階と、
   前記トレンチが形成された基板の全面に伝導性物質を蒸着する段階と、
   前記伝導性物質を選択的にエッチングして伝導性パターンを形成する段階と、
   前記伝導性パターンが形成された前記第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、
   前記第２層間絶縁膜を選択的にエッチングして前記ソース／ドレーンの一部に連結する第１コンタクトホール及び前記伝導性パターンに連結する第２コンタクトホールを形成する段階と、
   前記第１コンタクトホール及び第２コンタクトホールに伝導性物質を埋め込んで電極パッド及びコンタクトを形成する段階と、
   を含み、前記伝導性パターンにマイナス電圧が印加され、前記第１層間絶縁膜の移動性イオンがゲッタリングされることを特徴とする不揮発性メモリ素子の製造方法。
6. 前記積層型構造のゲートは、フローティングゲートとコントロールゲートとが順次積層される構造で形成する請求項５に記載の不揮発性メモリ素子の製造方法。
7. 前記第２層間絶縁膜は、ＢＰＳＧ膜を利用して形成する請求項５に記載の不揮発性メモリ素子の製造方法。
8. 前記伝導性パターンは、前記トレンチに対応する領域に形成する請求項５に記載の不揮発性メモリ素子の製造方法。

Images