TW200524039A - Selectivity control in a plasma processing system - Google Patents

Selectivity control in a plasma processing system Download PDF

Info

Publication number
TW200524039A
TW200524039A TW093140319A TW93140319A TW200524039A TW 200524039 A TW200524039 A TW 200524039A TW 093140319 A TW093140319 A TW 093140319A TW 93140319 A TW93140319 A TW 93140319A TW 200524039 A TW200524039 A TW 200524039A
Authority
TW
Taiwan
Prior art keywords
bias
patent application
mhz
plasma processing
frequency
Prior art date
Application number
TW093140319A
Other languages
English (en)
Other versions
TWI360175B (en
Inventor
Kenji Takeshita
Odette Turmel
Felix Kozakevich
Eric A Hudson
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/745,846 external-priority patent/US7521362B2/en
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200524039A publication Critical patent/TW200524039A/zh
Application granted granted Critical
Publication of TWI360175B publication Critical patent/TWI360175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200524039 (1) 九、發明說明 相關資料 本申請案係由申請案號1 0/74 5,846，代理人檔案編號 LMRX-P021/P1176，由發明人 Kenji Takeshita、Odette Turmel、Felix Kozakevich 及 E r i c H u d s ο n 在 2 0 0 3 年 1 2 月 2 3日提出申請之名爲「電漿處理系統的離子能控制最適化 方法」的准專利申請案的部分連續案（CIP )。 【發明所屬之技術領域】 本發明大體上係關於基材製造技術，特別是關於電漿 處理系統的離子能控制之最佳化方法與裝置。 【先前技術】
在處理基材，例如，半導體晶圓或用於平板顯示器製 造的玻璃板，時最常使用電漿。關於基材處理的部分（化 學氣相沈積、經電漿強化的化學氣相沈積、物理氣相沈積 等等），舉例來說，會將基材分成複數個晶粒或矩形部分 ，將各個都變成積體電路。然後以一連串的步驟處理基材 ，其中選擇性地移除（蝕刻）並沈積（沈積）材料以於基 材上形成電力元件。 在基材的介電層上形成連續圖案而連續地產生積體電 路。在例示性電漿處理中，在蝕刻之前先用硬化的乳化劑 (即，例如光阻劑遮罩）薄膜塗布基材。然後選擇性地移 除複數個硬化的乳化劑區域，使下層數個部分露出來。然 -5- 200524039 (2) 後將基材置於電漿加工室內含單極或雙極電極的基 結構，咸稱爲卡盤，上。藉調整一組RF頻率，控 的離子能用量，使飽刻處理最佳化。 在普通的基材製造法’習知稱爲雙重金屬鑲嵌 藉由塡充導孔的導電柱以電力連結介電層。大體而 介電層中形成開口，然後以能使二個導電圖案之間 力接觸的導電材料（例如鋁（A1 )、銅（C u )等等 。這樣可建立基材上兩活性部分，例如源極/汲極 的電力接觸。介電層表面上的過量導電材料通常都 學機械拋光（CMP )移除。 一般有兩種方法可製造雙重金屬鑲嵌基材：先 先溝槽。有一個先導孔的方法之實施例中，先利用 塗布基材，然後以微影的方式使導孔圖案化。接下 各向異性蝕刻切過表面頂蓋材料並向下蝕刻穿過基 K値層，停在氮化矽阻障層上，正好位於下方金屬 。接下來，洗滌導孔光阻層，且施塗溝槽光阻劑並 的方式圖案化。光阻劑有一些會留在導孔的底部並 孔下方部分在溝槽鈾刻處理時被過度蝕刻。然後以 各向異性蝕刻切過表面頂蓋材料並向下蝕刻穿過低 料至想要的深度。此蝕刻會形成溝槽。然後洗滌光 利用不會使下方的銅濺鍍於導孔內之極溫和的、低 刻劑打開導孔底部的氮化矽阻障層。如以上說明的 導電材料（例如，鋁（A1 )、銅（Cu )等等）塡充 導孔並藉由化學機械拋光（CMP )拋光。儘管先導 材支撐 制電漿 ^中都 言，在 形成電 )塡充 ，之間 藉由化 導孔及 光阻劑 來，以 材的低 層之上 以微影 防止導 第二次 K値材 阻劑並 能的蝕 ，利用 溝槽及 孔的方 200524039 (3) 法已廣泛地用於小幾何裝置，因爲其能避免 成溝槽時發生的光阻劑沈澱效應，但其同樣 阻劑毒化。 替代方法係先溝槽。有一實施例中，利 基材，然後施加溝槽微影圖案。然後以各向 過表面硬質遮罩（通常同樣是SiN、TiN或 洗滌光阻劑。在溝槽硬質遮罩上施塗另一種 使導孔以微影的方式圖案化。然後以第二次 切過頂蓋層並局部地向下蝕刻至低K値材料 形成不完全的導孔。接著洗滌光阻劑以便於 罩上方進行溝槽鈾刻。然後以溝槽蝕刻切過 地向下鈾刻穿過低K値材料至想要的深度。 潔導孔而停在位於導孔底部的最終阻障層上 殊蝕刻劑打開底部阻障層。不像先導孔的方 減少光阻劑毒化。 然而，使用次微米導孔接點與溝槽具高 的電漿處理技術可能難以滿足使基材上有高 漸提高需求。利用新穎的低k値膜和複合膜 於介電質蝕刻方法與裝置的新挑戰。 爲便於討論，第1 A圖說明在微影步驟 物1 0 0經理想化的截面圖，該層堆疊物1 0 0 導體1C的層。在後續討論中，如「上方」 可用以本文中討論層之間的空間關係的術語 一定，意味相關層之間直接接觸。要注意在 導孔之前先形 傾向於發生光 用光阻劑塗布 異性乾鈾刻切 TaN)，接著 光阻劑，接著 各向異性蝕刻 內。此蝕刻會 導孔與硬質遮 頂蓋層並局部 此蝕刻同時淸 。接著利用特 法，可實質上 縱寬比之現行 電路密度的逐 堆疊物代表關 之前，層堆疊 表示例示性半 及「下方」等 ，可以，但不 層上方、下方 200524039 C4) 或之間可能存在其他的附帶層。再者，所示的所有層不一 定必定存在，且可藉由其他的不同層取代部分或全部。 如所示在層堆疊物1 0 0的底部有含S i Ο 2的層1 〇 8。在 層108上方沈積阻障層104，該阻障層1〇4典型地包含氮 化物或碳化物（SiN或SiC )。雙重金屬鑲嵌進一步包含 金屬層組合，該金屬層組合包括典型地含鋁或銅的Μ 1 i 〇9a至b。在阻障層1 04上方配置中間介電（IMD )層 1 06，該IMD層1 06包含低K値材料（例如，SiOC等等 )。在IMD層106上方可設置頂蓋層103，該頂蓋層103 典型地包含Si02。在頂蓋層103上方，可配置溝槽遮罩層 102，該溝槽遮罩層102典型地包含TiN、SiN或TaN。 第1 B圖顯示第1 A圖的層堆疊物1 0 0某個經理想化的 截面圖，之後再進一步添加光阻層110及BARC層112。 第1C圖顯示光阻層110及B ARC層1 12經微影處理之後 ，第1 B圖的層堆疊物1 00某個經理想化的截面圖。在此 實施例中，利用溝槽1 1 4a至b組合建構光阻劑遮罩圖案 〇 第1D圖顯示溝槽遮罩層101在電漿系統中處理過， 再使溝槽114a至b延伸至頂蓋層103之後，第1C圖的層 堆疊物100的截面圖。第1E圖顯示，移除光阻層110及 BARC層112之後，第1D圖的層堆疊物100的截面圖。 第1F圖顯示配置第二光阻層116及B ARC層1 18以 建構第二金屬層及使其連至第一金屬層l〇9a至b的導孔 之後，第1 E圖的層堆疊物】0 0的截面圖。第]G圖顯示光 -8- 200524039 (5) 阻層經開孔且進行蝕刻以局部地蝕刻至IMD層】〇6內產 生導孔之後，第1F圖的層堆疊物100的截面圖。第iH圖 顯示經洗滌光阻層1 1 〇及B A R C層1 1 2，並進行附帶的蝕 刻處理使溝槽延伸至想要的深度且蝕刻穿過導孔而停在阻 障層104之後，第1G圖的層堆疊物1〇〇的截面圖。在第 II圖中，使用，例如CH2F2、CH3F等等蝕刻阻障層104。 在第 U圖中，進行化學機械拋光處理而向下拋光層堆疊 物100至頂蓋層103，並沈積導電材料（例如，鋁（A1) 、銅（Cu)等等）而觸及現有的Ml金屬材料。 在典型的電漿處理系統中，可使用第一 RF能源產生 用於處理基材的離子雲。大體而言，可稱此第一 RF能源 係爲了產生用於分離離子的來源RF訊號。此外，有另一 個利用電漿產生偏壓，並使電漿遠離電漿處理系統內的結 構且朝向基材的RF能源。大體而言，可稱此第二RF能 源係爲了產生用於控制離子能的偏壓RF訊號。 舉例來說，雙頻三極管結構在加工室頂部可具有來源 RF產生器，及連結以提供偏壓RF訊號予基材的偏壓RF 產生器。再對照第 2A圖，顯示雙頻三極管電漿處理系統 2 00的簡化圖式。典型的配置係使用實質上高頻的來源RF 產生器202(例如，27 MHz、60 MHz或100 MHz)以提 供對應的來源RF訊號予上電極，及實質上低頻的來源RF 產生器204 (例如，8 MHz、2 MHz或3 MHz )以提供對 應的偏壓RF訊號予連接基材的下電極。 雙頻二極管結構可同時含有連結以提供來源及偏壓 -9- 200524039 (6) RF訊號予基材的來源及偏壓RF產生器。再對照第2B圖 ，顯示雙頻二極管電漿處理系統2 5 0的簡化圖式。在基材 上方形成電漿206，並藉由電漿與帶負電的晶圓之間形成 的電場，向下往基材內加速，以物理的方式轟擊並自基材 蝕刻矽或其他材料。典型的配置係使用實質上高頻的來源 RF 產生器 252 (例如，27 MHz、60 MHz 或 100 MHz)及 實質上低頻的來源RF產生器2 5 4 (例如，8 MHz、2 MHz 或3 MHz )以提供來源RF訊號及偏壓RF訊號予連接基材 的下電極。 單頻二極管結構可同時含有連結以提供偏壓RF訊號 予基材的單一偏壓RF來源。再對照第2C圖，顯示單頻二 極管電漿處理系統2 7 0的簡化圖式。在基材上方形成電漿 2 06 ’並藉由電漿與帶負電的晶圓之間形成的電場，向下 往基材內加速，以物理的方式轟擊並自基材蝕刻矽或其他 材料。典型的配置係使用實質上高頻的來源RF產生器 2 5 2 (例如，13.56 MHz)以提供偏壓RF訊號予連接基材 的下電極。 儘管不欲爲理論所限制，但電漿內快速移動的電子傾 向被壁或其他邊界吸收。爲了維持電漿內的電荷平衡，可 在各壁或如鄰近基材的那些邊界附近形成薄的正離子鞘。 這樣可產生傾向於使離子以實質的能量向壁或邊界內加速 之電場。若電漿未經適當地最佳化，基材表面上會發生刻 面（faceting)或角潑蝕（corner sputtering)(或侵融） 。刻面係基材的非線性外廓造成，例如溝槽側壁。角濺蝕 -10- 200524039 (7) 係非所欲的附帶材料移除造成，特別是要蝕刻的 轉角的材料。 精確控制刻面及不欲的角濺蝕在雙重金屬鑲 變得重要’特別是在未使用柱或多重硬質遮罩的 屬鑲嵌蝕刻中（例如，在先溝槽的雙重金屬鑲嵌 刻中）。直到現在，仍未曾有使用 RF結構，特 RF產生器的RF結構，使刻面及不欲的角濺蝕減 使加工窗最大化及製得想要的垂直蝕刻外廓之嘗 【發明內容】 有一具體例中，本發明係關於用於電漿處理 少局部地穿過半導體基材上的指定層而蝕刻特徵 該方法包括將基材置於該電漿處理系統的電漿加 該方法也包括使蝕刻劑氣體混合物流入電漿加工 置蝕刻劑氣體混合物以蝕刻指定層。該方法附帶 蝕刻劑來源氣撞擊電漿。再者，該方法包括在對 加偏壓RF訊號之時，至少局部地穿過指定層而 徵，該偏壓RF訊號具有介於約45 MHz與約75 的偏壓RF頻率。該偏壓RF訊號進一步具有偏邏 部分，該RF有功部分係經配置以配合高於預定 的蝕刻選擇性使蝕刻特徵蝕刻至基材的第二層。 另一具體例中，本發明係關於用於電漿處理 過半導體基材上的指定層而蝕刻特徵的方法。該 將基材置於該電漿處理系統的電漿加工室中’並 特徵上方 嵌刻刻中 銅雙重金 介電質蝕 別是偏壓 至最少， 系統中至 的方法。 工室中。 室內，配 地包括以 該基材施 蝕刻該特 MHz之間 [RF有功 選擇性閾 系統中穿 方法包括 使蝕刻劑 -11 - 200524039 (8) 氣體混合物流入電漿加工室內，配置蝕刻劑氣體混合物以 蝕刻指定層。該方法進一步包括以蝕刻劑來源氣撞擊電漿 。該方法附帶地包括在對該基材施加偏壓RF訊號之時， 至少局部地穿過指定層而蝕刻該特徵，該偏壓RF訊號具 有介於約27 MHz與約75 MHz之間的偏壓RF頻率。該偏 壓RF訊號進一步具有偏壓RF有功部分，該RF有功部分 係經配置使根據在偏壓RF頻率下的預定蝕刻參數及蝕刻 外廓參數而蝕刻特徵。 本發明的這些及其他特徵將在以下發明的詳細說明中 並參照以下的圖式而說明。 【實施方式】 現在本發明將對照如附圖說明的一些較佳具體例詳細 說明。在以下的說明中，說明許多具體的細節以提供對於 本發明的通盤瞭解。然而，熟於此藝之士顯然知道本發明 可實施而無需這些具體細節其中之一部分或全部。在其他 的例子中，已經詳細說明眾所周知的處理步驟及/或結構 以免不必要地模糊本發明。 儘管不欲爲理論所限制，但在此發明者相信在電漿處 理系統中，刻面及/或角濺蝕（一般而言，蝕刻外廓）受 到離子能影響極大。反過來說，離子能受到偏壓RF訊號 的RF結構，特別是偏壓RF訊號的頻率分量，影響極大 。離子能也會受到偏壓RF訊號的有功部分影響。因此本 發明提出在電漿處理系統中運用偏壓RF訊號結構以便使 -12- 200524039 (9) 刻面及/或角濺蝕極小化，及/或改良介電質 刻外廓，特別是穿過低K値層的介電質蝕刻 咸相信電漿一般都包含經微弱離子化的 漿放電會被RF驅動並微弱地離子化，所以 與離子並非呈熱平衡。也就是說，當較重的 體（例如，氬等等）碰撞而有效地交換能量 吸熱能。因爲電子具有實質上比離子更低的 子熱速度遠大於離子熱速度。這傾向於使較 損失於電漿處理系統內的表面，接著引發電 帶正電的離子鞘。 然後進入鞘的離子會加速進入表面內 RF頻率傾向於使電漿離子在不到一個RF循 。大體而言，若RF偏壓訊號未經最佳化，I 頻率將傾向於產生較高的離子能，導致刻B 。同樣地，較高的偏壓RF頻率傾向於使電 個RF循環才橫越鞘。大體而言，若RF偏 佳化，較高的偏壓RF頻率將傾向於產生較 導致不當的蝕刻或非各向異性蝕刻。 咸相信若離子能未經適當地最佳化，蝕 蝕刻速率變得過慢而無法有效製造的程度。 第3圖顯示IMD溝槽蝕刻期間未使離 情況，使用該情況建構第二金屬層並蝕刻穿 到阻障層1 04，造成角濺蝕/刻面。與第1 Η I 1 8相比，蝕刻外廓4 1 6已經由於過量的離 蝕刻的垂直蝕 〇 電漿。因爲電 電漿中的電子 離子與背景氣 時，電子將會 質量，所以電 快的移動電子 漿與表面之間 。較低的偏壓 環之內橫越鞘 交低的偏壓RF ί及/或角濺蝕 漿離子耗費數 壓訊號未經最 低的離子能， 刻將會減緩至 子能最佳化的 過導孔而接觸 圖的蝕刻外廓 子能（例如， -13- 200524039 (10) 藉由使用過低頻率的偏壓RF訊號）而實質上敗壞，造成 嚴重的刻面及/或角濺蝕。此角濺蝕可由遮罩層1 02及 IMD層106的角部分移除的過量材料淸楚見到。 第4圖顯示IMD溝槽蝕刻期間未使離子能最佳化的 情況’使用該情況建構第二金屬層並蝕刻穿過導孔而接觸 到阻障層1 04，造成逐漸尖細的溝槽外廓及不完全的導孔 蝕刻。 再對照第5圖，比較以刻面（由虛線表示並沿著軸 5 02測量）、穿過低K値層的蝕刻速率（由實線表示並沿 著軸5 04測量）充當指定功率時的偏壓RF頻率（顯示於 軸5 06 )函數。刻面可使用習知的刻面測量方法測量。第 5圖試圖說明偏壓RF頻率提高，蝕刻速率將會提高且刻 面及/或角濺蝕的量將會減少（例如，在我們的實施例中 由約2 MHz至約60 MHz)。特別是蝕刻速率會迅速提高 直到約30 MHz，然後提高得不那麼快直到約60 MHz，從 約60 MHz直到約70 MHz蝕刻速率基本上水平推出。約 7 0 MHz之後，蝕刻速率開始驟降（例如，從約70 MHz至 約1 00 MHz )，表示現在的離子能低於有效蝕刻所需以下 〇 在偏壓RF頻率60 MHz之處512時，發明者看到蝕 刻速率在最大値且刻面接近最小量。然而’當偏壓R F訊 號介於約30 MHz與約80 MHz之間時存在有利的加工窗 ，更甚者當偏壓RF訊號介於約45 MHz與約75 MHz之間 時存在又更有利的加工窗’其中有高蝕刻速率及低刻面及 -14- 200524039 (11) /或角濺蝕。 大體而言，依指定的偏壓RF頻率設定提高偏壓RF 功率將造成蝕刻速率與刻面及/或角濺蝕的量同時增加。 太多偏壓RF功率將造成過量的刻面及/或角濺蝕，而太小 的偏壓RF功率將使蝕刻速率降低。因此，功率設定係控 制使該處理停留在想要的蝕刻速率對刻面及/或角濺蝕參 數之另一個環節。 根據本發明之一具體例，爲了使電漿蝕刻速率最佳化 同時又使電漿處理系統中的刻面減至最少，要穿過低K値 介電層而進行雙重金屬鑲嵌溝槽蝕刻時可使用頻率介於約 2 7 MHz與約90 MHz之間的偏壓RF訊號。偏壓頻率之所 以重要是因爲可控制離子能分布。在較高的偏壓頻率時， 離子能分布窄且致使角濺蝕/刻面問題減少。偏壓RF訊號 較佳地配合偏壓RF頻率/偏壓RF功率的最適組合而選用 ，如此才能使離子能最佳化，並可達到最小的及/或商業 可接受的刻面及角濺蝕，同時維持商業可接受的垂直外廓 。至於本文中使用的術語，商業可接受意味結果落在製造 中的最終半導體產品可適當操作的規格之範圍內。最適的 偏壓頻率/偏壓功率組合可以實驗的方式以試驗基材決定 ，並可於製造時使用得到的最佳參數。當然最適偏壓頻率 /偏壓功率組合會隨著所使用的化學及被蝕刻的層之組成 而變。 舉例來說，在約27 MHz的偏壓頻率時，RF功率設定 可介於約1 〇 〇 w與]5 〇 〇 W之間’更佳地介於約2 0 0 W與 -15 - 200524039 (12) 1，200W之間，較佳地約400W。舉例來說，在約90 MHz 的偏壓頻率時，RF功率設定可介於約200W與2,000W之 間，更佳地介於約 4 0 0 W與 1，5 0 0 W之間，較佳地約 1 9 0 0 0 W 〇 根據本發明之另一具體例，爲了使電漿蝕刻速率最佳 化，同時又使雙頻三極管電漿處理系統中的刻面量減至最 少，可使用介於約3 0 Μ Η z與約8 0 Μ Η Z之間的偏壓RF訊 號。偏壓RF訊號較佳地配合最適的偏壓頻率/偏壓功率組 合而選擇，如此才能使離子能最佳化，並可達到最小的及 /或商業可接受的刻面及角濺蝕，同時維持商業可接受的 垂直外廓。舉例來說，在約30 MHz的偏壓頻率時，RF功 率設定可介於約1 〇 〇 W與 1 5 0 0 W之間，更佳地介於約 200W與1，200W之間，較佳地約400W。舉例來說，在約 80 MHz的偏壓頻率時，RF功率設定可介於約200W與 1，8 00W之間，更佳地介於約400W與1，2 00W之間，較佳 地約8 0 0 W。 根據本發明之另一具體例，爲了使電漿蝕刻速率最佳 化，同時又使雙頻三極管電漿處理系統中的刻面量減至最 少，可使用介於約45 MHz與約75 MHz之間的偏壓RF訊 號。偏壓RF訊號較佳地配合最適的偏壓頻率/偏壓功率組 合而選擇，如此才能使離子能最佳化，並可達到最小的及 /或商業可接受的刻面及角濺蝕，同時維持商業可接受的 垂直外廓。舉例來說，在約45 MHz的偏壓頻率時，RF功 率設定可介於約100W與I 5 00W之間，更佳地介於約 -16- 200524039 (13) 2 〇 〇 W與1，2 0 0 W之間，較佳地約4 0 0 W。舉例來說，在約 75 MHz的偏壓頻率時，RF功率設定可介於約200W與 1，8 0 0 W之間，更佳地介於約4 0 0 W與1，2 0 0 W之間，較佳 地約8 0 0 W。 根據本發明之另一具體例，爲了使電漿蝕刻速率最佳 化，同時又使雙頻三極管電漿處理系統中的刻面量減至最 少，經發現約60 MHz的偏壓RF訊號特別適合。偏壓RF 訊號較佳地配合最適的偏壓頻率/偏壓功率組合而選擇， 如此才能使離子能最佳化，並可達到最小的及/或商業可 接受的刻面及角濺蝕，同時維持商業可接受的垂直外廓。 舉例來說，在約60 MHz的偏壓頻率時，RF功率設定可介 於約 2 0 0 W與 1，5 0 0 W之間，更佳地介於約 4 0 0 W與 1，0 0 0 W之間，較佳地約6 0 0 W。 關連到以上討論的指標，以類似於第5圖的圖形也可 提供微調特定介電質蝕刻方法以滿足特定電漿加工室結構 的方法給製程工程師。若針對有興趣的偏壓RF頻率範圍 及/或有興趣的RF功率設定範圍以實驗的方式獲得一組蝕 刻速率對刻面/角濺蝕的資料，製程工程師就可利用該偏 壓RF頻率環節及RF功率環節更正確地獲得關於特定介 電質触刻處理及/或特定的電漿處理系統所需的加工窗， 同時又達到與蝕刻速率及刻面/角濺蝕（一般而言，蝕刻 外廓）有關的所需參數（即，特定値或在可接受的數値範 圍內）。 關於以上的討論，要注意電漿加工室可爲雙頻設計， -17- 200524039 (14) 即，同時兼具獨立的來源RF訊號及獨立的偏壓RF訊號 之設計。來源RF訊號及偏壓RF訊號可以雙頻二極管結 構（其中在 CA，Fremont之 Lam Research有限公司的 Excelan™系統機械中，以來源RF訊號與偏壓RF訊號施 於基材）、雙頻三極管結構（其中僅RF偏壓訊號施於基 材）提供。 附帶地，電漿處理系統可爲單頻設計，即，僅RF偏 壓訊號而沒有獨立的來源RF訊號。因爲偏壓RF訊號控 制著離子能，適當控制偏壓RF訊號將可得到想要的刻面 及角濺蝕減至最少，同時維持商業可接受的垂直外廓。已 發現利用單頻設計，介於約45 MHz與約75 MHz之間的 偏壓RF頻率訊號特別適用於使刻面及/或角濺蝕減至最少 ，同時維持前述的商業可接受的垂直蝕刻外廓。具體而言 ，已經發現單頻設計，在約60 MHz的偏壓RF訊號時操 作特別適於使刻面及/或角濺蝕減至最少，同時維持前述 雙重金屬鑲嵌溝槽蝕刻之商業可接受的垂直蝕刻外廓。 再者，電漿加工室不一定要是電容耦合電漿設計。舉 例來說，頂部 RF來源可爲誘導線圈（例如可由在CA， Fremont之Lam Research有限公司購得的TCP™電漿蝕刻 機中的線圈），且在蝕刻期間可以偏壓RF訊號持續地供 予基材並加以控制。同樣地，頂部RF來源可爲ECR (電 子迴旋共振）來源，且在蝕刻期間可以偏壓RF訊號持續 地供予基材並加以控制。事實上，因爲本發明論及控制偏 壓RF訊號及/或偏壓RF功率以達到想要的蝕刻速率及低 -18 - 200524039 (15) 刻面及/或角濺蝕參數，所以預期可使用任何RF訊號產生 配置供給來源RF訊號。 本發明的優點包括電漿處理系統內的RF結構之最佳 化，其中使用最適頻率組合及最適功率組合設定以實質上 控制刻面。附帶的優點包括使雙重金屬鑲嵌電漿處理應用 中的RF結構最佳化以實質上控制刻面。
在此本發明進一步發現蝕刻選擇性可藉選擇RF頻率 與RF偏壓功率的適當組合而更微細地調整。更具體而言 ，藉選擇具窄離子能分布的RF頻率，可調整RF功率而 以遠高於另一層的速率選擇性地蝕刻某一層。 此形態可對照下表及以下的圖式而得到更佳的瞭解。 誠如所知，不同的材料在其組成原子與分子之間具有不同 的各自化學鍵結能。以下的表1顯示一些例示性材料的化 學鍵結能量値。
材料 D〇 29 8/KJmoT1 電子伏特（eV ) Si-Si 325 3.26 O-Si —一 79 9 8.28 F-Si 553 5.73 Cl-Si 406 4.2 1 C-Si 45 1 4.67 N-Si 470 4.8 7 表1 -19- 200524039 (16) 誠如所見，氧化物（S i - Ο )具有比s i _ C ( 4.6 7 特）更強的化學鍵（8 · 2 8電子伏特）。反過來說， (S i - C )具有比矽（S i - S i在3 · 2 6電子伏特）更強 鍵。 问樣地，需要離子能閾以餓刻這些不同的材料 圖分別地顯示假定的材料_ 1與材料_2的鈾刻閾。 料一2的離子能閾602實質上比材料_1的離子能閾 高。若離子能可量身訂做使大部分的離子能都對焦 與6 02之間的區域內，而在點602的右邊區域很少 ，就可達到材料_ 1的高度選擇性蝕刻。 本發明者進行的硏究暗示 RF頻率降低，將可 種現象：1 ) 離子能分布傾向於更加寬廣，以及 於RF功率設定的靈敏度傾向於提高。反過來，若 率提高，離子能分布傾向於更加窄小，且對於RF 定的靈敏度傾向於降低。 第 7 圖顯示 2 MHz、60 MHz 及 1 00 MHz RF 訊 些例示性離子能分布。誠如所見，2 MHz RF訊號^ 的離子能分布實質上比與60 MHz RF訊號（704 ) 與100 MHz RF訊號（706)有關的離子能分布都更 100 MHz RF訊號具有比60 MHz RF訊號邊界更窄 能分布。 由第7圖，預期RF訊號的頻率越高，離子能 窄，因此蝕刻可藉由選擇可獲得的最高RF頻率而 更具選擇性。預期若大部分的離子能可正好狹窄地 電子伏 碳化矽 的化學 。第6 注意材 604更 於 6 04 或沒有 看到兩 > ) 對 RF頻 功率設 號的某 :702 ) 有關或 寬廣。 的離子 分布越 進行的 聚焦於 -20- 200524039 (17) 材料—2的蝕刻閾左側（例如參考編號6 0 6所示的位置）， 結果將會是對S i C的蝕刻速率最高，且若蝕刻到S丨〇 2也 僅有少量，即，具高度選擇性及利益等等。 然而，發明者發現超越特定的RF頻率範圍時，響應 將變得飽和。爲說明這個現象，考量以下的簡化（且未經 放大以便於討論）的圖式。第8 A圖顯示在8 0 0 W偏壓RF 功率時充當基底訊號的60 MHz RF訊號的響應（802)。 另外分別地顯示2 MHz RF功率的25 W偏壓基底訊號的 響應（8 04 )、2 MHz RF功率的50 W偏壓基底訊號的響 應（806 ) 、2 MHz RF功率的100 W偏壓基底訊號的響應 (808) 、2 MHz RF功率的200 W偏壓基底訊號的響應（ 810)及2 MHz RF功率的400 W偏壓基底訊號的響應（ 8 12 )。提供在8 00 W偏壓功率時的60 MHz的基底訊號 以助於產生電漿。注意離子能分布的寬度（WIDTH )傾向 於變得更加寬廣且平均値偏移至右側，所以在偏壓RF功 率4 0 0 W時傾向具有更高的離子能（與，例如，偏壓RF 功率5 0 W相比）。 第8B圖分別地顯示在100 W偏壓RF功率（8 5 2 )、 200 W偏壓RF功率（854) 、400 W偏壓RF功率（856) 、8 0 0 W偏壓RF功率（8 5 8 )及1，1〇〇 W偏壓RF功率（ 8 60 )時的60 MHz RF訊號的響應。注意離子能分布的寬 度（W ID T Η )傾向於稍微地加寬（但還沒到與第8 Α圖的 2 MHz訊號相同的程度）。更重要的是平均値偏移至右側 ，所以在偏壓RF功率1，1 00 W時傾向具有更高的離子能 -21 - 200524039 (18) (與，例如，偏壓RF功率200 W相比）。 第8C圖分別地顯示在200 W偏壓RF功率（8 8 2 )、 400 W偏壓RF功率（884)及800 W偏壓RF功率（886 )時的1 00 MHz RF訊號的響應。注意離子能分布的寬度 保持實質上相同，但平均値隨著偏壓RF功率設定而稍微 地偏左及右。比較第8C、8B及8A圖發現時100 MHz時 ，響應變得飽和而使得離子能平均値相應於偏壓RF功率 變化偏移得更少。 因此，對於某些蝕刻而言，儘管可具有高度選擇性， 但使用1 0 0 MHz可能無法得到最高的蝕刻速度。這說明於 第9A圖中，其中偏壓RF功率分別地係設定於200 W ( 902) 、400 W(904)及800 W(906)，且產生的蝕刻穿 過材料—1時係較慢的蝕刻。在極端的例子中，無論偏壓 RF功率設定爲何，離子能分布都可停在點604的左側。 在此例中，可說是無法蝕刻材料_ 1。 弟9B圖顯不其他的極_ ’其中無論偏壓RfT功率設定 爲何’ 2 MHz RF訊號912都可引起材料—2的蝕刻。這是 因爲2 MHz RF訊號的離子能分布較寬，且無法將離子能 精確水焦於點6 0 2與6 0 4之間的區域。儘管改變偏壓R F 功率將會造成2 MHz RF訊號的離子能分布偏向左或右， 但重點是蝕刻無法適當地選擇於材料_2。 第9 C圖顯示選用適當RF頻率的情況。在此例中，離 子能聚焦並適當地響應偏壓RF功率設定，可得到寬廣的 加工窗。在第9 C圖中，例示性R F頻率係6 0 Μ Η z。藉著 -22- 200524039 (19) 在 200 W ( 914) 、3 00 W ( 912)及 400 W ( 91〇)之間改 變偏壓RF功率’可使大部分的離子能聚焦於材料—1的蝕 刻速率最高但實質上無材料-2蝕刻的區域。在第9 c圖的 實施例中’這可藉由選擇60 MHz的RF頻率及3〇〇 w的 偏壓RF功率而完成。 注意本發明的這個形態使用量身訂做的r ρ頻率及/或 偏壓RF功率設定處理特徵的蝕刻而達到高選擇性的目的 。誠如所知，蝕刻可能涉及多重頻率。蝕刻穿過阻障層時 ’例如’具特定RF頻率的rf訊號可負責蝕刻穿過阻障 層，而具另一特定RF頻率的另一 RF訊號可藉著在光阻 劑表面上或被蝕刻特徵的側壁上引發聚合物沈積而改善蝕 刻，藉以防止這些區域受到過度的攻擊。 本發明處理第一成分（即，選擇負責此蝕刻行動的適 當RF訊號）時並不排除使用具有不同RF頻率的附帶RF 訊號以改良蝕刻。再者，儘管選擇60 MHz以達例示的目 的’但適當的頻率視加工室設計，要蝕刻及/或要保護的 特定材料、使用的蝕刻劑及其他因素而定。藉由實施例的 方式，預期約30 MHz至約80 MHz之範圍內的頻率，更 佳地約45 MHz與75 MHz之間，較佳地約60 MHz可助益 於高選擇性低K値介電質蝕刻。 有一具體例中，預期本發明非常有用用於提供穿過 SiN及/或SiC層的阻障層蝕刻。藉著選擇適當的RF頻率 及/或RF偏壓功率，可達到對介電層的高選擇性。對照第 】Η圖，阻障層示爲層1 0 4，且可設計蝕刻以穿過阻障層 -23- 200524039 (20) 1〇4而蝕刻至下方金屬層109而不會過度地攻擊配置於溝 槽內的（介電層1 0 6之）介電肩部。對介電材料具高選擇 丨生的阻(5早層触刻確保結果將可保留導孔，而不會使既有的 溝槽向下錯誤地延伸至金屬層1 0 9。另一具體例中，本發 明非常有用於對基材上的另一層具選擇性之方法中蝕刻介 電層。 第1 〇圖根據本發明的具體例顯示對第二材料具高選 擇性且蝕刻穿過含第一種材料的第一層的蝕刻技術。在步 驟1 002中，確定RF頻率。這可能涉及，例如，以不同的 調製法在受控的環境（例如工廠環境）中進行多次實驗性 試驗蝕刻而選擇最適合的RF頻率。舉例來說，選用可造 成高蝕刻速率穿過第一層的第一種材料及對第二種材料具 高選擇性及適當地回應偏壓RF功率設定之RF頻率。在 步驟1 〇〇4中，選用在經選定的RF頻率時之偏壓RF功率 。此偏壓RF功率較佳爲可供以最高蝕刻速率穿過第一種 材料，同時造成小量或實質上不會蝕刻到第二層的第二種 材料。 有一具體例中，步驟1002與1004可以反過來。換句 話說，可提供RF功率範圍給製程工程師，且製程工程師 可進行實驗性試驗蝕刻以決定可提供穿過第一種材料的高 蝕刻速率與對第二種材料具高選擇性之最佳組合的RF頻 率。大體而言，製程工程師將選擇可使蝕刻選擇性超越預 定的選擇性閾之RF頻率與偏壓RF功率的組合。
在步驟1 006中，將包括經選用的RF頻率與偏壓rF - 24- 200524039 (21) 功率’也可包括氣體流速、蝕刻劑組成、加工室壓力、氦 冷卻壓力等其他參數之獲得的調製法供給製造環境。然後 可在該製造環境（例如，可蝕刻供商業、利潤導向目的用 之晶圓的設備）中使用經供給的調製法而製造經蝕刻的製 品（例如經蝕刻的晶圓）。之後接著將經蝕刻的製品製成 用於電子裝置，例如電腦或消費性電子裝置，的積體電路 晶片。 儘管本發明已經就數個較佳具體例的觀點加以說明， 但還有落於本發明範圍內的變化、置換及等效方案。舉例 來說，儘管本發明已經連合Lam Research電漿處理系統 (例如，Exelan™、Exelan HP™、Exelan HPT™、Exelan 2 3 0 0 ™等等）加以說明，但其他電漿處理系統也可使用。 另外要注意還有許多實施本發明的方法之替代方案。 已經揭示的例示性具體例及最佳模式、修飾及變化皆 可爲揭示的具體例，且涵括於以下申請專利範圍定義的發 明之目的與精神的範疇內。 【圖式簡單說明】 在附圖的圖形中，本發明係藉由實施例的方式，而非 加諸限制的方式說明，且其中類似的參考編號表示相似的 元件，其中： 第1 A至·〗圖說明例示性層堆疊物1 0 0進行雙重金屬 鑲嵌處理的截面圖； 第2A圖說明雙頻三極管電漿處理系統的簡化圖形； -25- 200524039 (22) 第2 B圖說明雙頻二極管電漿處理系統的簡化圖形； 第2 C圖說明單頻三極管電漿處理系統的簡化圖形； 第3圖說明經不當最佳化的電漿造成蝕刻外廓有刻面 之層堆疊物。 第4圖說明經不當最佳化的電漿造成蝕刻不完全之層 堆疊物。
第5圖說明根據本發明之一具體例，在指定的功率時 以刻面及鈾刻速率與RF頻率相比的簡化圖形。 第7圖顯示2 MHz、60 MHz及100 MHz RF訊號的某 些例示性離子能分布。 第8A圖顯示2 MHz RF訊號在不同偏壓RF功率時的 響應。 第8B圖顯示60 MHz RF訊號在不同偏壓RF功率時 的響應。
第8C圖顯示1〇〇 mhz RF訊號在不同偏壓RF功率時 的響應。 第9A圖說明蝕刻選擇性高但蝕刻速率慢的情況。 第9B圖顯示無論偏壓rf功率設定爲何，2 MHz RF 訊5虎都將不欲地造成材料_2的飽刻之情況。 第9 C圖顯示經選擇適當rf頻率的情況。 第】〇圖顯示’根據本發明之具體例，可提供對第二 種材料的高選擇性’同時蝕刻穿過含第一種材料的第一層 之鈾刻技術。 -26- 200524039 (23) 【主要元件符號說明】 1 0 0 :層堆疊物 1 0 1 :溝槽遮罩層 102 :溝槽遮罩層 103 :頂蓋層 1 0 4 :阻障層 1 0 6 :中間介電層 1 08 :層 1 09 :下方金屬層 109a :第一金屬層 109b :第一金屬層 1 1 〇 :光阻層 112： BARC 層 1 1 4 a :溝槽 114b :溝槽 1 1 6 :第二光阻層 118: B ARC 層 2 00 :雙頻三極管電漿處理系統 202 :高頻的偏壓RF產生器 204 :低頻的偏壓RF產生器 206 :電漿 2 5 0 :雙頻二極管電漿處理系統 2 5 2 :高頻的偏壓RF產生器 2 5 4 :低頻的偏壓RF產生器 -27- 200524039 (24) 2 70 :單頻二極管電漿處理系統 4 1 6 :蝕刻外廓 5 02 :軸 5 04 :軸 506 :軸 5 12 :偏壓RF頻率60 MHz 602 :材料_2的離子能閾 604 :材料_1的離子能閾 606 :材料_2的蝕刻閾左側 7Q2 : 2 MHz RF訊號的離子能分布 7(34 : 60 MHz RF訊號的離子能分布 7()6: lOOMHzRF訊號的離子能分布 802 : 60 MHz RF訊號在8 00 W偏壓RF功率時的響應 804 : 2 MHz RF功率的25 W偏壓基底訊號 8 Q6 : 2 MHz RF功率的50 W偏壓基底訊號 8 G8 : 2 MHz RF功率的100 W偏壓基底訊號 81〇: 2MHzRF功率的200 W偏壓基底訊號 m 2 MHz RF功率的400 W偏壓基底訊號 8 5 2 : 60 MHz RF訊號在100 W偏壓RF功率時的響應 8 54 : 60 MHz RF訊號在200 W偏壓RF功率時的響應 8 5 6 : 60 MHz RF訊號在400 W偏壓RF功率時的響應 8 5 8 : 60 MHz RF訊號在8 00 W偏壓RF功率時的響應 8 60 : 60 MHz RF訊號在1，100 W偏壓RF功率時的響 應 -28- 200524039 (25) 8 8 2 : 1 00 MHz RF訊號在200 W偏壓RF功率時的響 應 8 84 : 1 00 MHz RF訊號在400 W偏壓RF功率時的響 應 886: 100 MHz RF訊號在800 W偏壓RF功率時的響 應
902: RF 頻率 100 MHz，偏壓 RF 功率 200 W
904: RF 頻率 100 MHz，偏壓 RF 功率 400 W
906: RF 頻率 100 MHz，偏壓 RF 功率 800 W
910: RF頻率60 MHz，偏壓RF功率200 W 912: RF頻率60 MHz，偏壓RF功率300 W 914: RF頻率60 MHz，偏壓RF功率400 W
•29-

Claims (1)

  1. 200524039 (1) 十、申請專利範圍 1. 一種用於電漿處理系統中穿過半導體基材上的指 定層而蝕刻特徵之方法，其包含： 將該基材置於該電漿處理系統的電漿加工室中； 使蝕刻劑氣體混合物流入該電漿加工室內，配置該蝕 刻劑氣體混合物以蝕刻該指定層； 以該蝕刻劑來源氣撞擊電漿；以及 至少局部地穿過該指定層而蝕刻該特徵，同時對該基 材施加偏壓RF訊號，該偏壓RF訊號具有介於約45 MHz 與約75 MHz之間的偏壓RF頻率，該偏壓RF訊號進一步 具有經配置以配合比預定選擇性閾更高的蝕刻選擇性使該 蝕刻特徵被蝕刻至該基材的第二層之RF有功部分。 2. 如申請專利範圍第1項之方法，其中該偏壓RF頻 率係約60 MHz。 3. 如申請專利範圍第1項之方法，其中該電漿處理 系統表示具單頻二極管結構的電容耦合系統。 4. 如申請專利範圍第1項之方法，其中該電漿處理 系統表示具雙頻三極管結構的電容耦合系統。 5. 如申請專利範圍第1項之方法，其中該電漿處理 系統表示具雙頻二極管結構的電容耦合系統。 6 ·如申請專利範圍第1項之方法，其中該電漿處理 系統表示誘導耦合電漿系統。 7 ·如申請專利範圍第1項之方法，其中該電漿處理 系統表示ECR (電子迴旋共振）系統。 -30- 200524039 (2) 8 ·如申請專利範圍第1項之方法，其中該指定層表 示低K値層。 9.如申請專利範圍第1項之方法，其中該指定層係 雙重金屬鑲嵌層堆疊物的一部分，該雙重金屬鑲嵌堆疊物 包括含銅的層。 10·如申請專利範圍第1項之方法，其中該特徵表示 用於雙重金屬鑲嵌的溝槽。 11·如申請專利範圍第1項之方法，其中該指定層表 示包括SiN的阻障層。 12.如申請專利範圍第1項之方法，其中該指定層表 示包括SiC的阻障層。 1 3 · —種用於電漿處理系統中穿過半導體基材上的介 電層而蝕刻特徵之方法，其包含： 將該基材置於該電漿處理系統的電漿加工室中； 使蝕刻劑氣體混合物流入該電漿加工室內，配置該蝕 刻劑氣體混合物以蝕刻該介電層； 以該蝕刻劑來源氣撞擊電漿；以及 至少局部地穿過該介電層而蝕刻該特徵，同時對該基 材施加偏壓RF訊號，該偏壓RF訊號具有介於約27 MHz 與約90 MHz之間的偏壓RF頻率，該偏壓RF訊號進一步 具有經配置使根據在該偏壓RF頻率下的預定触刻速率參 數及蝕刻外廓參數而蝕刻該特徵之RF有功部分° 14.如申請專利範圍第1 3項之方法，其中該偏壓RF 有功部分係介於約200 W與約]，5〇〇 W之間。 -31 - 200524039 (3) 15.如申請專利範圍第1 3項之方法，其中該偏壓RF 頻率係介於約30 MHz與約80 MHz之間。 1 6.如申請專利範圍第1 5項之方法，其中該偏壓RF 有功部分係介於約200 W與約1,200 W之間。 1 7.如申請專利範圍第1 3項之方法，其中該偏壓RF 頻率係介於約45 MHz與約75 MHz之間。 18. 如申請專利範圍第1 7項之方法，其中該偏壓RF 有功部分係介於約200 W與約1，200 W之間。 19. 如申請專利範圍第13項之方法，其中該偏壓RF 頻率係約6 0 Μ Η z。 20. 如申請專利範圍第1 9項之方法，其中該電漿處 理系統表示具單頻二極管結構的電容耦合系統。 2 1 .如申請專利範圍第1 9項之方法，其中該有功部 分係介於約2 0 0 W與約1，5 0 0 W之間。 22.如申請專利範圍第1 9項之方法，其中該有功部 分係介於約4 0 0 W與約1，0 0 0 W之間。 2 3 .如申請專利範圍第1 9項之方法，其中該有功部 分係約4 0 0 W。 2 4.如申請專利範圍第1 3項之方法，其中該電漿處 理系統表示具單頻二極管結構的電容耦合系統。 25.如申請專利範圍第1 3項之方法，其中該電漿處 理系統表示具雙頻三極管結構的電容耦合系統。 2 6.如申請專利範圍第1 3項之方法，其中該電漿處 理系統表示具雙頻二極管結構的電容耦合系統。 -32- 200524039 (4) 27.如申請專利範圍第1 3項之方法，其中該電漿處 理系統表示誘導耦合電漿系統。 2 8.如申請專利範圍第1 3項之方法，其中該電漿處 理系統表示ECR (電子迴旋共振）系統。 2 9.如申請專利範圍第1 3項之方法，其中該介電層 表示低K値層。 3 0.如申請專利範圍第1 3項之方法，其中該介電層 係雙重金屬鑲嵌層堆疊物的一部分，該雙重金屬鑲嵌堆疊 物包括含銅的層。 3 1 .如申請專利範圍第1 3項之方法，其中該特徵表 示用於雙重金屬鑲嵌的溝槽。 -33-
TW093140319A 2003-12-23 2004-12-23 Method for etching features in a plasma processing TWI360175B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/745,846 US7521362B2 (en) 2003-12-23 2003-12-23 Methods for the optimization of ion energy control in a plasma processing system
US10/881,410 US7517801B1 (en) 2003-12-23 2004-06-29 Method for selectivity control in a plasma processing system

Publications (2)

Publication Number Publication Date
TW200524039A true TW200524039A (en) 2005-07-16
TWI360175B TWI360175B (en) 2012-03-11

Family

ID=34743165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093140319A TWI360175B (en) 2003-12-23 2004-12-23 Method for etching features in a plasma processing

Country Status (8)

Country Link
US (1) US7517801B1 (zh)
EP (1) EP1697970A4 (zh)
JP (1) JP5161461B2 (zh)
KR (1) KR101116588B1 (zh)
CN (1) CN102136420B (zh)
IL (1) IL176466A (zh)
TW (1) TWI360175B (zh)
WO (1) WO2005062885A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764940B1 (en) * 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US8222155B2 (en) * 2004-06-29 2012-07-17 Lam Research Corporation Selectivity control in a plasma processing system
JP4714166B2 (ja) * 2006-08-31 2011-06-29 株式会社東芝 基板のプラズマ処理装置及びプラズマ処理方法
JP5014166B2 (ja) * 2007-02-13 2012-08-29 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
KR100978886B1 (ko) 2007-02-13 2010-08-31 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리방법 및 플라즈마처리장치
JP6045646B2 (ja) * 2010-08-23 2016-12-14 東京エレクトロン株式会社 プラズマエッチング方法
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2012104382A (ja) * 2010-11-10 2012-05-31 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法並びにプラズマ処理のバイアス電圧決定方法
JP5894445B2 (ja) * 2012-01-23 2016-03-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP2017033982A (ja) * 2015-07-29 2017-02-09 東京エレクトロン株式会社 多層膜をエッチングする方法
US9728421B2 (en) 2015-12-31 2017-08-08 International Business Machines Corporation High aspect ratio patterning of hard mask materials by organic soft masks
US10622217B2 (en) * 2016-02-04 2020-04-14 Samsung Electronics Co., Ltd. Method of plasma etching and method of fabricating semiconductor device using the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656123A (en) 1995-06-07 1997-08-12 Varian Associates, Inc. Dual-frequency capacitively-coupled plasma reactor for materials processing
JPH08321495A (ja) 1996-06-19 1996-12-03 Hitachi Ltd プラズマ処理方法
US6090304A (en) 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
JP2001135630A (ja) * 1999-11-10 2001-05-18 Matsushita Electronics Industry Corp 半導体装置の製造方法
GB9930603D0 (en) 1999-12-24 2000-02-16 Surface Tech Sys Ltd Plasma process and apparatus
US20020082881A1 (en) * 2000-10-20 2002-06-27 Price Marc Steven System providing event pricing for on-line exchanges
US6841483B2 (en) 2001-02-12 2005-01-11 Lam Research Corporation Unique process chemistry for etching organic low-k materials
US6617257B2 (en) 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
KR100846761B1 (ko) * 2001-09-11 2008-07-16 삼성전자주식회사 포인터 표시방법, 그 포인팅 장치, 및 그 호스트 장치
JP3898612B2 (ja) * 2001-09-20 2007-03-28 株式会社日立ハイテクノロジーズ プラズマ処理装置及び処理方法
JP5038567B2 (ja) * 2001-09-26 2012-10-03 東京エレクトロン株式会社 エッチング方法
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
WO2003043072A1 (fr) * 2001-11-14 2003-05-22 Tokyo Electron Limited Procede de gravure et appareil de gravure par plasma
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US7256134B2 (en) 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
US20050101135A1 (en) * 2003-11-12 2005-05-12 Lam Research Corporation Minimizing the loss of barrier materials during photoresist stripping

Also Published As

Publication number Publication date
TWI360175B (en) 2012-03-11
JP2007516622A (ja) 2007-06-21
WO2005062885A3 (en) 2006-09-28
JP5161461B2 (ja) 2013-03-13
US7517801B1 (en) 2009-04-14
KR20060115905A (ko) 2006-11-10
CN102136420B (zh) 2013-03-20
CN102136420A (zh) 2011-07-27
IL176466A (en) 2010-05-31
EP1697970A2 (en) 2006-09-06
EP1697970A4 (en) 2008-08-06
KR101116588B1 (ko) 2012-03-15
WO2005062885A2 (en) 2005-07-14
IL176466A0 (en) 2007-07-04

Similar Documents

Publication Publication Date Title
US6187685B1 (en) Method and apparatus for etching a substrate
EP1131847B1 (en) A method for etching a substrate
TW440951B (en) Method for running a high density plasma etcher to achieve reduced transistor device damage
TWI323487B (en) Plasma etching method
KR102185347B1 (ko) 보이드-프리 금속화를 가능하게 하도록 인-시츄 금속 하드 마스크 형상 제어를 위한 펄싱 유전체 에칭 프로세스
US6821884B2 (en) Method of fabricating a semiconductor device
JP2002530845A (ja) プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
IL176466A (en) Selectivity control in a plasma processing system
WO2000079586A1 (fr) Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur
KR20140095031A (ko) 다중-층 필름 스택에서 자기-정렬 비아 및 트렌치를 에칭하는 방법
EP0596593B1 (en) Plasma etch process
JP4024636B2 (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
US8222155B2 (en) Selectivity control in a plasma processing system
EP1421611A2 (en) Method of cleaning an inter-level dielectric interconnect
US7521362B2 (en) Methods for the optimization of ion energy control in a plasma processing system
KR20160011163A (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
JP7038139B2 (ja) 超伝導体相互接続のための堆積方法
JPWO2002049089A1 (ja) 多孔質絶縁膜のエッチング方法、デュアルダマシンプロセスおよび半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees