200521457 九、發明說明： 【發明所屬技術領域】 本發明係除錯（debug)電路，特別是有關在LSI(大型積 體電路）之邏輯電路的動作異常時用以對LSI之邏輯電路的 時脈除錯之電路。 【先行技術】 因爲LSI通常爲極多數的電路作高密度聚集，所以不止 是在設計試作階段各電路之正常動作，在電路相互間之動作 也有保證之必要。特別是，對此等電路之信號線路上會伴隨 不可避免之傳播遲延等，所以有時係因信號的時脈（timing) 之不均而產生動作異常（不正常）。 在發生異常的場合時，係有執行除錯並究明其原因而加 以解決的必要。 在以往的LSI之動作異常時的除錯技法方面，係依據程 式之程序及LSI的外部端子由邏輯分析器（logic analyzer)等 之測定器的波形觀測所得之有限的資訊，而推定內部狀態以 判斷其狀態在邏輯上是否符合設計資料。 且，亦提案有將LSI的內部時脈信號事先對複數個選擇 電路輸入，再由LSI外部來將設定在暫存器之暫存器的値解 碼而對複數個選擇電路作輸入，依此而可將所期望的信號從 外部端子直接觀測之電路（例如，參照專利文獻1。）。 【專利文獻1】 日本專利特開2000-25 9441號公報（第1-4頁，第1圖） 【發明內容】 200521457 【發明所欲解決之課題】 然而，有關該以往的技術，在爲前者的場合時，因爲必 需依據很少的資訊來推定/假定LSI的內部狀態，所以具有 所謂的在LSI之動作異常原因的究明上要花費多的時間之問 題。又，在爲後者的場合時，因係將LSI內部的信號直接對 外部輸出，所以具有所謂的需要有多個用以解析原因之專用 外接腳的問題。再者，內部時脈信號大多爲高速動作的信 號，所以爲了在LSI外部作觀測，也有必需具備與其速度對 應的計測器之問題。又，以內部時脈信號單體而言，亦有 所謂的有時不能產生用以開始問題的解析之觸發（trigger)問 本發明係用以解決上述之以往的問題而成者，係提供一 種除錯電路爲目的者，其具備有選擇電路及可從LSI外部重 寫之暫存器，且將邏輯電路內部之平行信號有效地選擇，再 變換爲串列信號，依此作成能以少的外接腳來觀測LSI內部 之複數個狀態。 又，本發明係以提供一種除錯電路爲目的，其係依據被 選擇之邏輯電路的內部信號而執行演算處理並輸入資料，依 此而可把在設計階段未設想的時脈之觸發信號在解析時加 以生成。 又，本發明係以提供一種除錯電路爲目的，其係檢測被 選擇之邏輯電路之內部的高速信號之變化點而使該信號反 轉，或者是變更該信號之脈寬，依此可將高速變化的信號比 較容易地取入而作觀測。 200521457 再者，本發明係以提供一種除錯電路爲目的，其係將被 選擇之邏輯電路的內部信號與由暫存器所設定的値作比 較，再將其結果對LSI外部作輸出，依此係能以少的外接腳 來解析LSI內部的異常資料。 【解決課題之手段】 爲解決該以往的課題，本發明之申請專利範圍第1項所 記載之除錯電路爲，於用以將包含有實現所期望的邏輯機 能之邏輯電路的LSI之機能加以除錯的除錯電路中，該除錯 電路之特徵爲具備：選擇塊，由該邏輯電路所輸出之複數個 時脈信號，或複數個狀態信號，選擇預定的信號以作輸出； 時脈生成塊，由該邏輯電路所輸出之複數個基準信號，選擇 預定的基準信號；變換塊，將該選擇塊所選擇之預定的信號 以該時脈生成塊所輸出之基準信號的時脈作平行串列變 換，再將既變換的串列信號作輸出；及輸出塊，將該變換塊 所輸出的串列信號對外部輸出。 依此，因爲能將平行信號變換爲串列信號而作輸出，所 以成爲能爲能以少的外接腳來觀測非常多的LS I內部狀態， 於LSI內部未組裝複雜電路之下，可比較簡單且精確地執行 除錯。 又，本發明之申請專利範圍第2項所記載之除錯電路爲 如申請專利範圍第1項之除錯電路，其中該時脈生成塊係 具備可由LSI外部重寫的暫存器，而依據該暫存器的値以執 行由該邏輯電路所輸出之複數個基準信號的選擇。 依此，在LSI動作中也可自由地變更該時脈生成塊之輸 200521457 出信號，且於LSI內部未組裝複雜電路之下，可比較簡單且 精確地執行除錯。 本發明之申請專利範圍第3項所記載之除錯電路爲如申 請專利範圍第1項之除錯電路，其中該變換塊係與輸出該 串列信號的時脈同步地輸出選通（strobe )信號。 依此，係可容易地判斷串列資料之有效範圍，且於LSI 內部未組裝複雜電路之下，可比較簡單且精確地執行除錯。 本發明之申請專利範圍第4項所記載之除錯電路爲如申 請專利範圍第1項之除錯電路，其中該變換塊係在該串列信 號之前或之後，或者是前後將預定的基準信號附加而輸出。 依此，成爲可容易地判斷串列資料之有效範圍，且於 LSI內部未組裝複雜電路之下，可比較簡單且精確地執行除 錯。 本發明之申請專利範圍第5項所記載之除錯電路爲如申 請專利範圍第1項之除錯電路，其中該變換塊係具備由該選 擇塊所輸出的信號來選擇預定的信號之選擇電路，且僅將該 選擇電路所選擇之信號作平行串列變換再對該輸出塊作輸 出，而該被選擇之信號以外的信號按其原樣對該輸出塊作輸 出。 依此，例如，係成爲可把將詳細的時脈除錯的信號及用 以將狀態除錯的信號切開而作輸出，能以少的外接腳來觀測 LSI內部之複數狀態，且於LSI內部未組裝複雜電路之下， 可比較簡單且精確地執行除錯。 本發明之申請專利範圍第6項所記載之除錯電路爲如申 200521457 請專利範圍第5項之除錯電路，其中該變換塊係更具備可由 LSI外部重寫的暫存器，該選擇電路係依據該暫存器的値， 執行由該選擇塊所輸出之信號的選擇。 依此，即使LSI爲在動作中也可自由地變換該變換塊之 輸出信號，且於LSI內部未組裝複雜電路之下，可比較簡單 且精確地執行除錯。 本發明之申請專利範圍第7項所記載之除錯電路，係用 以將包含有實現所期望的邏輯機能之邏輯電路的LSI之機能 加以除錯的除錯電路，該除錯電路之特徵爲具備： 選擇塊，由該邏輯電路所輸出之複數個時脈信號，或複 數個狀態信號來選擇預定的信號而作輸出；觸發信號生成 塊，將該選擇塊所選擇之預定的信號作邏輯運算，將其結果 作爲觸發信號來輸出；以及輸出塊，將該選擇塊所選擇之預 定的信號、及該觸發信號對外部作輸出。 依此，係可生成在設計階段所未預想之時脈的觸發信 號，且於LSI內部未組裝複雜電路之下，可比較簡單且精確 地執行除錯。 本發明之申請專利範圍第8項所記載之除錯電路爲如申 請專利範圍第7項之除錯電路，其中該選擇塊係具備複數個 可由LSI外部重寫的暫存器，而依據該複數個暫存器的値， 把對該觸發信號生成塊輸出的信號與對該輸出塊輸出的信 號各自個別地選擇輸出。 依此，係可把觸發信號生成所使用的信號及其以外的信 號對LSI外部作輸出，且於LSI內部未組裝複雜電路之下， -9- 200521457 可比較簡單且精確地執行除錯。 本發明之申請專利範圍第9項所記載之除錯電路爲如申 請專利範圍第7項之除錯電路，其中該觸發信號生成塊係具 備可由LSI外部重寫的暫存器，而依據該暫存器的値，選擇 預先被決定之邏輯運算型樣當中的一個以執行邏輯運算。 依此，即使LSI爲動作中也可自由地變更該觸發信號生 成塊之邏輯運算方法，且於LSI內部未組裝複雜電路之下， 可比較簡單且精確地執行除錯。 本發明之申請專利範圍第1 0項所記載之除錯電路爲對 用以將包含有實現所期望的邏輯機能之邏輯電路的LSI之機 能加以除錯的除錯電路，該除錯電路之特徵爲具備：選擇 塊，由該邏輯電路所輸出之複數個時脈信號，或複數個狀態 信號來選擇預定的信號而作輸出；變化點反轉塊，對該選擇 塊所選擇之毎預定的信號檢測變化點，而在所檢測到的變化 點使該預定的信號反轉而作輸出·，以及輸出塊，把在該變化 點反轉塊變換之預定的信號對外部作輸出。 依此，係成爲可將高速變化的信號比較容易地取入，且 於LSI內部未組裝複雜電路之下，可比較簡單且精確地執行 除錯。 本發明之申請專利範圔第1 1項所記載之除錯電路爲如 申請專利範圍第10項之除錯電路，其中該變化點反轉塊係 具備可由LSI外部重寫的暫存器，而依據該暫存器的値，按 該選擇塊所選擇之各預定的信號，變更作爲變化點所檢測之 緣部的種類。 -10- 200521457 依此，係可自由地選擇欲執行解析的緣部，且於LSI內 部未組裝複雜電路之下，可比較簡單且精確地執行除錯。 本發明之申請專利範圍第12項所記載之除錯電路爲其 中該變化點反轉塊係具備可由LSI外部重寫的暫存器，而依 據該暫存器的値，開啓/關閉該變化點反轉塊之反轉機能的 執行。 依此，係可按各信號而選擇有無將變化點解析之必要， 且於LSI內部未組裝複雜電路之下，可比較簡單且精確地執 行除錯。 本發明之申請專利範圍第13項所記載之除錯電路爲用 以將包含有實現所期望的邏輯機能之邏輯電路的LSI之機能 加以除錯的除錯電路，該除錯電路之特徵爲具備：選擇塊， 由該邏輯電路所輸出之複數個時脈信號，或複數個狀態信號 來選擇預定的信號而作輸出；脈寬變更塊，對該選擇塊所選 擇之毎預定的信號檢測變化點，而在所檢測到的變化點變更 該預定的信號之脈寬；以及輸出塊，把該脈寬變更塊所變換 之預定的信號對外部作輸出。 依此，係可使高速變化的信號比較容易地取入，且於 LSI內部未組裝複雜電路之下，可比較簡單且精確地執行除 錯。 本發明之申請專利範圍第14項所記載之除錯電路爲如 申請專利範圍第13項之除錯電路，其中該脈寬變更塊係具 備可由LSI外部重寫的暫存器，而依據該暫存器的値，按該 選擇塊所選擇之各預定的信號，變更作爲變化點所檢測之 200521457 緣部的種類。 依此，係可自由地選擇欲執行解析的緣部，且於LSI內 部未組裝複雜電路之下，可比較簡單且精確地執行除錯。 本發明之申請專利範圍第15項所記載之除錯電路爲如 申請專利範圍第13項之除錯電路，其中該脈寬變更塊係具 備可由LSI外部重寫的暫存器，而依據該暫存器的値，變 更各該預定的信號之脈寬的變化量。 依此，係使得與解析所使用的計測器之分辨率配合的信 號處理係成爲可能，且於LSI內部未組裝複雜電路之下，可 比較簡單且精確地執行除錯。 本發明之申請專利範圍第16項所記載之除錯電路爲如 申請專利範圍第13項之除錯電路，其中該脈寬變更塊係具 備可由LSI外部重寫的暫存器，而依據該暫存器的値，開啓 /關閉該脈寬變更塊之脈寬變更機能的執行。 依此，係可按各信號以選擇有無將變化點解析之必要， 且於LSI內部未組裝複雜電路之下，可比較簡單且精確地執 行除錯。 本發明之申請專利範圍第17項所記載之除錯電路爲係 用以將包含有實現所期望的邏輯機能之邏輯電路的LSI之機 能加以除錯的除錯電路，該除錯電路之特徵爲具備：選擇 塊，由該邏輯電路所輸出之複數個時脈信號，或複數個狀態 信號來選擇預定的信號而作輸出；信號位準判別塊，判別由 該選擇塊所選擇之預定的信號之位準，將其結果作輸出；及 輸出塊，把該選擇塊所選擇之預定的信號，及該位準判別結 200521457 果對外部作輸出。 依此，係可檢測像內部資料匯流排及位址匯流排之複數 個信號之異常狀態，且於LSI內部未組裝複雜電路之下，可 比較簡單且精確地執行除錯。 本發明之申請專利範圍第1 8項所記載之除錯電路爲如 申請專利範圍第17項之除錯電路，其中該選擇塊係具備複 數個可由LSI外部重寫的暫存器，而依據該複數個暫存器的 値，把對該信號位準判別塊輸出的信號與對外部輸出的信 號，予以各自個別地選擇作輸出。 依此，係可把信號位準判別用的信號及其他的信號雙方 對LSI外部作輸出，且於LSI內部未組裝複雜電路之下，可 比較簡單且精確地執行除錯。 本發明之申請專利範圍第19項所記載之除錯電路爲如 申請專利範圍第1 7項之除錯電路，其中該信號位準判別塊 係具備可由LSI外部重寫的暫存器，而依據該暫存器的値， 以變更該信號位準判別塊之判別之位準的値。 依此，係成爲可自由地變更用以判別該信號位準判別塊 之位準値，且於LSI內部未組裝複雜電路之下，可比較簡單 且精確地執行除錯。 . 本發明之申請專利範圍第20項所記載之除錯電路爲如 申請專利範圍第1、7、10、13、17項中任一項之除錯電路， 其中該選擇塊係具備可由LSI外部重寫的暫存器，而依據該 暫存器的値以執行由該邏輯電路所輸出之複數個時脈信 號、或複數個狀態信號之選擇。 -13- 200521457 依此，即使LSI在動作中也可自由地變更該選擇塊之輸 出信號，且於LSI內部未組裝複雜電路之下，可比較簡單且 精確地執行除錯。 本發明之申請專利範圍第21項所記載之除錯電路爲如 如申請專利範圍第1、7、10、13、17項中任一項之除錯電 路，其中該邏輯電路係具備：可由LSI外部重寫的暫存器； 及選擇電路，因應該暫存器的値以執行複數個時脈信號、複 數個狀態信號、或複數個基準信號之選擇。 依此，即使LSI在動作中也可自由地變更該邏輯電路之 輸出信號，且於LSI內部未組裝複雜電路之下，可比較簡單 且精確地執行除錯。 本發明之申請專利範圍第22項所記載之除錯電路爲如 申請專利範圍第1、7、10、13、17項中任一項之除錯電路， 其中該輸出塊係使用除錯專用端子來執行輸出。 依此，即使是在實裝有LSI的基板上，也可在未下任何 工夫之下執行除錯。 本發明之申請專利範圍第23項所記載之除錯電路爲， 如申請專利範圍第1、7、1 0、1 3、1 7項中任一項之除錯電 路，其中該輸出塊係具備可由LSI外部重寫的暫存器，該輸 出塊係藉由將該暫存器的値解碼而使用LSI之既存的輸出端 子來執行輸出。 依此，係可免除除錯專用的外接腳，且於LSI內部未組 裝複雜電路之下，可比較簡單且精確地執行除錯。 【發明之效果】 -14- 200521457 依本發明相關之除錯電路，係用以將包含有實現所期望 的邏輯機能之邏輯電路的LSI之機能加以除錯的除錯電路， 該除錯電路之特徵爲具備：選擇塊，由該邏輯電路所輸出之 複數個時脈信號，或複數個狀態信號，選擇預定的信號以作 輸出·，時脈生成塊，由該邏輯電路所輸出之複數個基準信 號，選擇預定的基準信號；變換塊，將該選擇塊所選擇之預 定的信號以該時脈生成塊所輸出之基準信號的時脈作平行 串列變換，再將既變換的串列信號作輸出；及輸出塊，將該 變換塊所輸出的串列信號對外部輸出。所以有效率地選擇邏 輯電路之複數個內部時脈信號、狀態信號、或基準信號而使 除錯時的效率，且經由平行串列變換，而可獲得能以少的外 接腳來觀測非常多的邏輯電路之內部信號的效果。 又，依本發明相關之除錯電路，因爲係作成具備有以邏 輯運算電路將選擇塊所輸出之複數個信號作邏輯運算而輸 出觸發信號之觸發信號生成塊，所以可獲得在除錯上有必要 時，能簡單的產生在設計階段所未預先設想到之時脈的觸發 信號之效果。 又，依本發明相關之除錯電路，因爲係作成具備有以對 應的信號處理電路來對選擇塊所選擇之複數個信號，檢測該 信號的變化點而使信號反轉之變化點反轉塊，所以能獲得比 較容易取入高速變化的信號，而成爲也可觀測高速信號進而 大幅地改善除錯效率之效果。 又，依本發明相關之除錯電路，因爲係作成具備有以對 應的信號處理電路來對選擇塊所選擇之複數個信號，檢測該 200521457 信號的變化點而使信號的脈寬拉長之脈寬變更塊，所以能獲 得比較容易取入高速變化的信號，而成爲也可觀測高速信號 進而大幅地改善除錯效率之效果。 又，依本發明相關之除錯電路，因爲係作成具備有用以 將可由LSI外部重寫的暫存器所保持的値與選擇塊所選擇之 複數個信號的位準作比較並將其結果對LSI外部作輸出之信 號位準判別塊，所以能以非常少的輸出端子來檢測像LSI內 部之資料匯流排及位址匯流排那樣的複數個信號之異常狀 態，即使是在LSI動作中，依該暫存器之値的變更，因爲可 將比較基準値自由地變更，所以可獲得除錯效率更加提升 之效果。 亦即，依本發明之除錯電路，係在成爲對象裝置所組裝 的LSI中，從LSI外部確認由其內部電路所輸出之內部時脈 及內部狀態，而可在裝置評估時迅速地發現在LSr設計驗證 時之邏輯模擬（logic simulation)中所遺漏之除錯。依此，用 以評估LSI之工時係削減，而成爲可縮短LSI開發之開發時 間。又，可提供一種在LSI評估時未被檢測而在實際的使用 _境中可能發生之潛在的錯誤加以解析之除錯電路。 【實施方式】 以下，茲一邊參照圖面一邊詳細的針對本發明之各實施 形態作說明。 (實施形態1) 以下，茲利用第1圖來說明本發明之實施形態1的除錯 電路。 -16- 200521457 第1圖係表示本發明之實施形態1的除錯電路之構成方 塊圖。 第1圖中，包含有本發明之除錯電路的LSII00係由實 現LSI的主機能之邏輯電路110、從邏輯電路110所輸出的 信號群來選擇預定的信號之選擇塊120、從邏輯電路11 0所 輸出的基準信號群來選擇預定的基準信號之時脈生成塊 130、將選擇塊120所輸入的平行資料以時脈生成塊130所 輸出的時脈變換成序列資料之變換塊140、以及將變換塊140 所輸出的信號對LSI外部輸出之輸出塊150所構成。 且，邏輯電路110係由可由LSI外部重寫的暫存器111、 從邏輯電路110內部之複數個時脈信號群或複數個狀態信號 群來選擇預定的信號群之選擇電路112〜117、以及從邏輯電 路110內部之複數個基準信號群來選擇預定的信號群之選擇 電路1 1 8等所構成。 又，選擇塊120係由可由LSI外部重寫的暫存器121、 及從邏輯電路110所輸出的信號群來選擇預定的信號之選擇 電路122〜127所構成。又，時脈生成塊130係由可由LSI 外部重寫的暫存器131、及從邏輯電路110所輸出的基準信 號群來選擇預定的基準信號之選擇電路132所構成。又，變 換塊140係由可由LSI外部重寫的暫存器141、從選擇塊120 所輸入的信號群來選擇預定的信號之選擇電路142、以及將 選擇電路142所輸出的平行資料以由時脈生成塊130所輸出 的時脈來變換成串列資料之平行串列變換電路143等所構 成0 -17- 200521457 如此，本實施形態1的除錯電路係由以下所構成：由設 置在LSI的邏輯電路內之邏輯電路110內部之複數個時脈信 號群、狀態信號群、及基準信號群來選擇預定的信號群之選 擇電路群112〜118及暫存器ill;具有選擇電路群122〜127 及暫存器121之選擇塊120;具有選擇電路132及暫存器131 之時脈生成塊130;具有暫存器141、選擇電路142、及平行 串列變換電路143之變換塊140;以及輸出塊150。 其次，茲參照第1圖來詳細地說明有關如同上述構成之 本實施形態1的除錯電路之動作。邏輯電路1 1 〇係用以實現 LSI100的主機能之電路。在發生異常之場合，LSI的設計者 係準備了於LSI設計時邏輯電路110未正常地動作時，將可 有效對其異常的解析、原因闡明之邏輯電路1 1 〇的內部時脈 信號或狀態信號預先複數選擇而接續到選擇塊120之選擇電 路群122〜1.27。又，將用以可有效作原因闡明之複數個內部 時脈信號或狀態信號取入之基準信號作預先複數選擇而接 續至時脈生成塊130的選擇電路132。 通常的邏輯電路爲，從複數個動作條件和複數個時脈信 號或複數個狀態信號以決定動作，所以動作條件和時脈信號 或狀態信號之組合係可存在無數個。然而，然而，LSI之 邏輯電路設計者因爲要在受限的時間當中將此種可存在無 數個動作條件之電路驗證以某動作的電路驗證來代表而執 行邏輯電路的驗證，所以當有LSI的邏輯電路設計者所未設 想到的動作條件時，有時係會出現異常。此乃係傾向於LSI 的電路規模若變越大則因爲其LSI的動作變複雜，所以這樣 200521457 的異常之出現係變得顯著。 爲解決此課題，在本實施形態1中，亦在邏輯電路110 的內部設置選擇電路群112〜118、及可由LSI外部重寫的暫 存器111，利用可由LSI外部重寫的暫存器111的値而使各 選擇電路的輸出信號群爲可選擇，而成爲可有效率地選擇更 多的信號。例如，藉由在邏輯電路110之各機能塊設置選擇 電路、按邏輯電路110之設計者而設置選擇電路，而在邏輯 電路110中按機能塊或按設計者以將接續至選擇塊120之複 數個時脈信號或複數個狀態信號，及接續至時脈生成塊130 之複數個基準信號設爲可選擇，而可使除錯時的效率提升。 此外，在本實施形態1中，在將選擇塊120所接續之複 數個時脈信號或複數個狀態信號接續到選擇電路群1 22〜 127之際，係將選擇電路112之輸出接續到選擇電路122之 輸入，而將選擇電路113〜117各自的輸出接續到選擇電路 123〜127之輸入，但是以那樣的接續形態接續到選擇塊120 的選擇電路群122〜127也可實現除錯電路。 其次，選擇塊120之選擇電路群122〜127係藉由可由 LSI外部重寫的暫存器121的値，而將各選擇電路所具有的 値解碼，以選擇各選擇電路之輸出信號而得以接續到變換塊 140 〇 又，接續在時脈生成塊130之選擇電路118的複數個基 準信號輸出係被接續在選擇電路132。選擇電路132係依可 由LSI外部重寫的暫存器131的値而將其値解碼以選擇選擇 電路的輸出信號而與變換塊140接續。 200521457 變換塊140係在平行串列變換電路143中，將選擇塊120 之選擇電路群122〜127的輸出信號當中，把由選擇電路142 所選擇的信號以時脈生成塊130之選擇電路132的輸出信號 來鎖存，而將既鎖存的資料以特定的順序變換成串列資料後 再對輸出塊150輸出。此外，在除錯時爲了使解析容易，在 對輸出塊150送出資料之際，也可與送出資料同步地將選通 信號作輸出。又，在對輸出塊150送出資料之際，也可在送 出資料之前、或之後，或者是在其前後一起附加預先決定的 基準信號而將資料送出。依此，可容易判斷送出資料之有效 範圍。 又，於變換塊140，以選擇電路142選擇將選擇塊120 之選擇電路群122〜127之輸出信號當中以高速變化的信號 及以低速變化的信號，再將低速變化的信號對平行串列變換 電路143輸入而作平行串列變換，而將高速變化的信號按其 原樣對輸出塊150作輸出也可能。依此，可將詳細的時脈除 錯用的信號，和狀態除錯用的信號切開而以少的輸出信號來 觀測LSI內部之複數個狀態。再者依可由LSI外部重寫的暫 存器141的値將其値解碼，依此，也可將選擇塊12〇之選擇 電路群122〜127的輸出信號以選擇電路14選擇輸出作爲對 平行串列變換電路143輸出的信號，和按其原樣對輸出塊 150輸出的信號。 輸出塊150係把變換塊140所輸出的資料、或選通信號 對LSII 00的外部輸出。此外，輸出塊150具備除了把外部 輸出接腳作爲除錯專用接腳來使用以外且可由LSI外部重寫 200521457 的暫存器（未圖示），也可依其値在LS II 00之既存的接腳多 工（multiplex)而將資料或選通信號作輸出。 在其後，使用邏輯分析器等之測定器來觀測由輸出塊 150所輸出之資料、或選通信號，依此以執行除錯。直到有 問題、亦即是在成爲異常原因的內部時脈信號、或者狀態信 號弄清楚爲止，係依序改變要對可由LSI外部重寫的暫存器 111、121、13 1、141寫入的値以執行除錯。依此，係可簡單 地實現LSI 100之內部時脈信號、或狀態信號之動作異常的 除錯。 如此，在本實施形態1的除錯電路中因爲作成具備有： 將配置在LSI之邏輯電路內的邏輯電路之內部信號作選擇輸 出之選擇電路群112〜118，及可由LSI外部重寫的暫存器 111;具有將源自該選擇電路群112〜117之輸出信號選擇輸 出之選擇電路群122〜127，及可由LSI外部重寫的暫存器 121之選擇塊120;具有將源自該選擇電路118之輸出信號 作選擇輸出之選擇電路132，及可由LSI外部重寫的暫存器 131之時脈生成塊130;將源自該選擇電路群122〜127之輸 出信號作選擇輸出之選擇電路142;具有將源自該選擇電路 142之輸出信號作變換之平行串列變換電路143,及可由.LSI 外部重寫的暫存器141之變換塊140;以及將該變換塊140 之輸出信號對LSI外部輸出之輸出塊150，所以可有效率的 選擇邏輯電路之複數個內部時脈信號、狀態信號，或者基準 信號而使除錯時的效率提升，同時藉由平行串列變換，而能 以少的外接腳來觀測非常多的邏輯電路之內部信號。 -21- 200521457 又，經由在輸出信號附加基準信號作輸出、或者同步將 選通信號輸出，係可容易判斷送出資料的有效範菌。 又，變換塊140中，因爲具備有例如把低速變化的信號 作爲平行串列變換信號，而其他的信號照其原樣作爲對LSI 外部輸出的信號而作選擇之選擇電路142,所以成爲可將用 在詳細的時脈除錯的信號和用在狀態除錯的信號切開，而以 少的輸出信號來觀測LSI內部之複數個狀態。 又，因爲作成在邏輯電路110、選擇塊120、時脈生成 塊130、及變換塊140設置有可由LSI外部重寫的暫存器 111、121、131、141，所以藉由將該暫存器 111、121、131、 141所保持的値予以解碼，則即使是LSI在動作中也可自由 地變更該電路或塊之輸出信號。 再者，經由把本實施形態1之輸出塊150的外部輸出接 腳以LSI的專用輸出接腳來實現，則即使是在組裝有LSI的 基板上也可在不花任何工夫下執行除錯。又，若在輸出塊150 設置有可由LSI外部重寫的暫存器，則經由將該暫存器所保 持的値予以解碼，也可使用LSI既存的輸出端子來輸出。依 此，係成爲即使未設置除錯專用端子也可除錯，而可削減除 錯專用的外接腳。 (實施形態2) 以下’有關本發明之實施形態2的除錯電路係使用第2 圖作說明。 第2圖係表示本實施形態2的除錯電路之構成方塊圖。 第2圖中，包含有本發明的除錯電路之Ls II 〇〇係由實 200521457 現LSI的主機能之邏輯電路110、從邏輯電路110所輸出的 信號群來選擇預定的信號之選擇塊120、和將選擇塊120所 輸入的資料邏輯運算以生成觸發信號之觸發信號生成塊 160、 以及將選擇塊120所輸出的信號對LSI外部作輸出的 輸出塊150所構成。此外，在本實施形態2的除錯電路中， 有關觸發信號生成塊160以外的構成要素，因爲與前述之實 施形態1的除錯電路之構成要素相同，所以在此係賦予同一 符號並省略其說明。 觸發信號生成塊160係由可由LSI外部重寫的暫存器 161、 以及將選擇塊120所輸入的資料作邏輯運算之邏輯運 算電路162所構成。 其次，針對具有上述那樣構成的本實施形態2之除錯電 路的動作，茲一邊參照第2圖一邊詳細地說明。邏輯電路110 係用以實現LSI 100的主機能之電路。在發生異常的場合， 係準備了於LSI設計時邏輯電路110未正常地動作時，將可 有效對其異常的解析、原因究明之邏輯電路110的內部時脈 信號或狀態信號預先複數選擇，而接續至選擇塊120之選擇 電路群122〜127。 通常的邏輯電路爲，從複數個動作條件與複數個時脈信 號或複數個狀態信號以決定動作，所以動作條件與時脈信號 或狀態信號之組合係可存在無數個。然而，LSI之邏輯電路 設計者因爲要在受限的時間當中將此種可存在無數個動作 條件之電路驗證以某動作的電路驗證來代表而執行邏輯電 路的驗證，所以在具有LSI的邏輯電路設計者未設想的動作 200521457 條件時，有時會出現異常。此傾向乃係因爲LSI的電路規模 變越大，則其LSI之動作變複雜，所以這樣異常的出現係變 顯著。 爲解決此課題，在本實施形態2中，於邏輯電路110 的內部也設置有選擇電路群112〜117、及可由LSI外部重寫 的暫存器111，且依暫存器111的値而將其値解碼，使各選 擇電路的輸出信號群成爲可選擇，而成爲可有效率地選擇更 多的信號。例如，在邏輯電路110之各機能塊設置選擇電路， 按邏輯電路110之各設計者而設置選擇電路，而在邏輯電路 110中按機能塊或設計者而將接續至選擇塊120之複數個時 脈信號或複數個狀態信號設爲可選擇以使除錯時的效率提 升。 又，在本實施形態2中，在將選擇塊120所接續的複數 個時脈信號或複數個狀態信號接續到選擇電路群1 22〜1 27 之際，係將選擇電路112之輸出接續到選擇電路122的輸 入，而將選擇電路1 13〜117各自的輸出接續到選擇電路123 〜127的輸入，但是不管以何種接續形態接續至選擇塊120 的選擇電路群122〜127也可實現除錯電路。 選擇電路群122〜127係依可由LSI外部重寫的暫存器 121的値來將其値解碼以選擇各選擇電路的輸出信號，而與 觸發信號生成塊160或輸出塊150接續。此外，爲使除錯容 易，係作成在選擇塊120設置複數個可由LSI外部重寫的暫 存器，且選擇塊120之選擇電路群122〜127係可輸出複數 個輸出信號，且經由將上述複數個暫存器所保持的値予以解 200521457 碼，而將與輸入到觸發信號生成塊160之複數個信號不同的 其他信號對輸出塊150作輸出也可以。 於觸發信號生成塊160中，由選擇塊120所輸出之複數 個時脈信號或複數個狀態信號係被輸入邏輯運算電路162。 邏輯運算電路162係藉由依可由LSI外部重寫之暫存器161 的値將其値解碼，而依據既預先決定了被輸入之複數個時脈 信號或複數個狀態信號的邏輯式以執行邏輯運算。例如，在 輸入到邏輯運算電路162之信號可設定成使A，B，C，D， E，暫存器161的値爲0至7的範圍時，則在暫存器161之 値爲〇時係“A&B”，暫存器161之値爲1時係“A&B&C”，暫 存器161之値爲2時係“A&B&C&D”，暫存器161之値爲3 時係“A&B&C&D&E”，暫存器161之値爲4時係“A or B”， 暫存器161之値爲5時係“A or B or C”，暫存器161之値爲 6時係“A or B or C or D”，以及在暫存器161之値爲7時係 “A or B or C or D or E”那樣的藉由將邏輯式預先設計成邏 輯運算電路162,以變更選擇電路之暫存器111、121的値而 將所期望的信號對邏輯運算電路162輸入，可容易地產生在 除錯上所必要的觸發信號。此外，被邏輯運算後的觸發信號 係被輸入輸出塊150、且被輸出至LSI外部。 輸出塊150係將觸發信號生成塊160所輸出之觸發信 號、及選擇塊120所輸出之複數個時脈信號或複數個狀態信 號對LSII 00的外部輸出。此外，輸出塊150具備有除了將 外部輸出接腳作爲除錯專用接腳使用以外且可由LSI外部重 寫的暫存器（未圖示），也可依其値在LS II 00之既存的接腳 200521457 多工而將觸發信號或複數個時脈信號或複數個狀態信號作 輸出。 在其後，使用邏輯分析器等之測定器來觀測由輸出塊 150輸出之觸發信號、或複數個時脈信號、或者複數個狀態 信號，依此以執行除錯。直到有問題，亦即在成爲異常原因 之內部時脈信號或狀態信號弄清楚爲止，係依序改變要對可 由LSI外部重寫的暫存器111，121，161寫入的値以執行除 錯。依此，係可簡單地實現LSI 100之內部時脈信號或狀態 信號的動作異常之除錯。 如此，依本實施形態2之除錯電路，因爲係作成具備有 以邏輯運算電路162將選擇電路122〜127所輸出之複數個 信號作邏輯運算而輸出觸發信號之觸發信號生成塊160,所 以可獲得在除錯上有必要時，能簡單的產生在設計階段所未 預先設想到之時脈的觸發信號。 且，因爲在觸發信號生成塊160設置有可由LSI外部重 寫的暫存器16 1，所以經由將其暫存器1 6 1所保持的値予以 解碼，則即使是在LSI動作中，也可自由地選擇預先被設定 之邏輯運算的型樣當中的一個來執行演算，可生成除錯上所 必要的觸發信號。 又，在邏輯電路110、及選擇塊120也設置有可由LSI 外部重寫的暫存器111、121，經由將該暫存器111，121所 保持的値予以解碼，則即使是在LSI動作中也可自由地變更 該電路或塊之輸出信號。 再者，經由將本實施形態2之輸出塊150的外部輸出接 200521457 腳以LSI的專用輸出接腳來實現，使得即使是在組裝有LSI 的基板上也可在不花任何工夫下執行除錯。又，若在輸出塊 150設置可由LSI外部重寫的暫存器，則經由將該暫存器所 保持的値予以解碼，也可使用LSI既存之輸出端子作輸出。 依此，係成爲即使未設置除錯專用端子也可除錯，而可削減 除錯專用的外接腳。 (實施形態3) 以下針對本發明之實施形態3的除錯電路，使用第3圖 作說明。 第3圖係表示本發明之實施形態3的除錯電路之構成方 塊圖。 第3圖中，包含有本發明的除錯電路之LSII00係由用 以實現LSI的主機能之邏輯電路110、從邏輯電路110所輸 出的信號群來選擇預定的信號之選擇塊120、檢測由選擇塊 120所輸出之複數個時脈信號或複數個狀態信號之變化點而 執行信號處理之變化點反轉塊170、以及把變化點反轉塊170 所輸出之信號對LSI外部輸出之輸出塊150等所構成。此本 實施形態3的除錯電路中，針對變化點反轉塊170以外的構 成要素，因爲與前述之實施形態1的除錯電路之構成要素相 同，所以在此係賦予同一符號並省略其說明。 變化點反轉塊170係由可從LSI外部重寫的暫存器 171 ;以及從選擇塊120之選擇電路群122〜127所輸出的信 號來檢測變化點以執行信號處理的信號處理電路172〜177 所構成。 -27- 200521457 其次，針對具有上述那樣構成的本實施形態3之除錯電 路的動作，茲一邊參照第3圖一邊詳細地說明。 邏輯電路1 10係用以實現LSI 100的主機能之電路。在 發生異常的場合，LSI的設計者係準備了於LSI設計時邏輯 電路110未正常地動作時，將可對其異常的解析、原因究明 之邏輯電路110的內部時脈信號或狀態信號預先作複數選 擇，而接續於選擇塊120之選擇電路群122〜127。 通常的邏輯電路爲，從複數個動作條件與複數個時脈信 號或複數個狀態信號以決定動作，所以動作條件與時脈信號 或狀態信號之組合係可存在無數個。然而，LSI之邏輯電路 設計者因爲要在受限的時間當中將此種可存在無數個動作 條件之電路驗證以某動作的電路驗證來代表而執行邏輯電 路的驗證，所以在具有LSI的邏輯電路設計者未設想的動 作條件時，有時會出現異常。此傾向爲，LSI的電路規模越 大其LSI的動作變越複雜，所以此種異常的出現成爲顯著。 爲解決此問題，在本實施形態3中，係也在邏輯電路1 1 0 的內部設置選擇電路群112〜117及可由LSI外部重寫的暫 存器111，且依暫存器111的値將其値解碼而使各選擇電路 的輸出信號群可選擇，而成爲可有效率地選擇更多的信號。 例如，按邏輯電路110之各機能塊設置選擇電路，按邏輯電 路110之各設計者設置選擇電路，依此在邏輯電路110之 中，按各機能塊或按各設計者將接續在選擇塊120之複數個 時脈信號或複數個狀態信號設定成可選擇，而可使除錯時的 效率提升。 -28- 200521457 又，在本實施形態3中，在將接續於選擇塊120之複數 個時脈信號或複數個狀態信號接續至選擇電路群122〜127 之際，係將選擇電路112之輸出接續到選擇電路122的輸 入，而將選擇電路113〜117各自的輸出接續到選擇電路123 〜127之輸入，但是不管是以何種接續形態對選擇塊120之 選擇電路群122〜127接續也可實現除錯電路。 選擇電路群122〜127係依可由LSI外部重寫的暫存器 121的値來將其値解碼以選擇各選擇電路的輸出信號，而與 變化點反轉塊170接續。 變化點反轉塊170係把由選擇塊120之選擇電路群122 〜127所輸出的信號對信號處理電路群172〜177之對應的 信號處理電路作輸入。而被輸入有信號的信號處理電路群 172〜177係依可由LSI外部重寫的暫存器171的値而將其値 解碼，依此係在上升緣或下降緣、或者是在兩緣檢測輸出信 號之變化點並使反轉而對輸出塊150作輸出。此等之設定係 依可由LSI外部重寫的暫存器171而可按各信號處理電路作 設定，且也可個別地使機能作開啓/關閉。 輸出塊150係將變化點反轉塊170所輸出之信號對 LS II 00的外部作輸出。此外，輸出塊150具備除了可將外部 輸出接腳作爲除錯專用接腳來使用以外也可由LSI外部重寫 的暫存器（未圖示），依此，依其値在LS II 00之既存的接腳 多工也可將信號輸出。 在其後，係使用邏輯分析器等之測定器來觀測由輸出塊 1 50所輸出的信號，依此以執行除錯。直到有問題，亦即在 200521457 成爲異常原因的內部時脈信號或狀態信號弄清楚爲止，係依 序改變要對可由LSI外部重寫的暫存器111，12 1，171寫入 的値以執行除錯。依此係可簡單地實現LSI1 00之內部時脈 信號或狀態信號的動作異常之除錯。 如此，在本實施形態3的除錯電路中，因爲係作成具備 有以對應的信號處理電路群172〜177來對選擇塊120所選 擇之複數個信號，檢測該信號的變化點而使信號反轉之變化 點反轉塊1 70，所以能獲得比較容易取入高速變化的信號， 而成爲也可觀測高速信號進而大幅地改善除錯效率之效果。 又，在變化點反轉塊170設置可由LSI外部重寫的暫存 器171，經由將該暫存器171所保持的値予以解碼，即使 是在LSI動作中，也可將上升緣或下降緣，或雙方任一作爲 欲執行解析的緣部自由地選擇而檢測信號的變化點。或經由 將該暫存器171所保持的値予以解碼，將反轉機能的執行作 開啓/關閉，按信號也可選擇有無解析變化點之必要。 又，藉由在邏輯電路110，及選擇塊120也設置有可由 LSI外部重寫的暫存器111，121，而經由將該暫存器ill, 121所保持的値予以解碼，則即使是在LSI動作中也可自由 地變更該電路或塊之輸出信號。 再者，經由將本實施形態3之輸出塊150的外部輸出接 腳以LSI的專用輸出接腳來實現，使得即使是在組裝有LSI 的基板上也可在不花任何工夫下執行除錯。又，若作成在輸 出塊150設置有可由LSI外部重寫的暫存器，則經由將該暫 存器所保持的値予以解碼，也可使用LSI既存之輸出端子作 200521457 輸出。依此，係成爲即使未設置除錯專用端子也可除錯，而 可削減除錯專用的外接腳。 (實施形態4) 以下使用第4圖來說明本發明之實施形態4的除錯電 第4圖係表示本發明之實施形態4的除錯電路之構成方 塊圖。 第4圖中，包含有本發明之除錯電路的LSII 00係由實 現LSI的主機能之邏輯電路110;從邏輯電路110所輸出的 信號群來選擇預定的信號之選擇塊120;檢測從選擇塊120 所輸出之複數個時脈信號或複數個狀態信號的變化點而執 行信號處理之脈寬變更塊180 ;以及把脈寬變更塊180所輸 出的信號對LSI外部作輸出之輸出塊150所構成。此外，在 本實施形態4之除錯電路中，有關脈寬變更塊180以外的構 成要素，因爲係與前述之實施形態1的除錯電路之構成要素 相同，所以在此係賦予同一符號並省略其說明。 脈寬變更塊180係由可由LSI外部重寫的暫存器181， 以及由選擇塊120之選擇電路群122〜127所輸出的信號來 檢測變化點以執行信號處理的信號處理電路1 82〜1 87所構 成。 其次，針對具有上述那樣構成的本實施形態4之除錯電 路的動作，茲一邊參照第4圖一邊詳細地說明。 邏輯電路110係用以實現LS II 00的主機能之電路。在 異常發生的場合，LSI之設計者係準備了於LSI設計時邏輯 200521457 電路110未正常地動作時，將可有效對其異常的解析、原因 究明之邏輯電路1 1 0的內部時脈信號或狀態信號預先作複數 選擇，而接續到選擇塊120的選擇電路群122〜127。 通常的邏輯電路爲，從複數個動作條件與複數個時脈信 號或複數個狀態信號以決定動作，所以動作條件和時脈信號 或狀態信號之組合係可存在無數個。然而，LSI之邏輯電路 設計者因爲要在受限的時間當中將此種可存在無數個動作 條件之電路驗證以某動作的電路驗證來代表而執行邏輯電 路的驗證，所以在具有LSI的邏輯電路設計者未設想的動 作條件時，有時會出現異常。此傾向爲，LSI的電路規模越 大其LSI的動作變越複雜，所以此種異常的出現成爲顯著。 爲解決此問題，在本實施形態4中，邏輯電路1 1 0的內 部也設置有選擇電路群112〜117,及可由LSI外部重寫的暫 存器111，藉由利用將暫存器111的値解碼而使各選擇電路 之輸出信號群成爲可選擇，而成爲可有效率地選擇更多的信 號。例如，按邏輯電路110之各機能塊而設置選擇電路，依 邏輯電路110之各設計者而設置選擇電路，依此將邏輯電路 110中之各機能塊，或依設計者將接續到選擇塊120之複數 個時脈信號或複數個狀態信號設爲可選擇，而可使除錯時的 效率提升。 又，在本實施形態4中，在把選擇塊120所接續之複數 個時脈信號或複數個狀態信號接續到選擇電路群122〜127 之際，將選擇電路112之輸出接續到選擇電路122之輸入， 而將選擇電路II3〜117各自的輸出接續到選擇電路123〜 200521457 127之輸入，但是以那樣的接續形態接續到選擇塊120之選 擇電路群122〜127也可實現除錯電路。 選擇電路群122〜127係依可由LSI外部重寫的暫存器 121的値來將其値解碼以選擇各選擇電路的輸出信號，而與 脈寬變更塊180接續。 脈寬變更塊180係將從選擇塊120的選擇電路群122〜 127所輸出的信號輸入於信號處理電路群182〜187之對應 的信號處理電路。被輸入信號之信號處理電路群182〜187 係依可由LSI外部重寫的暫存器181的値來將其値解碼，而 在上升緣、或下降緣、或者在兩緣檢測信號的變化點並變換 脈寬且對輸出塊150作輸出。此等之設定係依可由LSI外部 重寫的暫存器181而可按各信號處理電路作設定，也可個別 地將機能作開啓/關閉。又，也可設定要變更之脈寬的變化 量。 輸出塊150係將脈寬變更塊180所輸出之信號對LSI 100 的外部輸出。此外，輸出塊150係具備除了將外部輸出接腳 作爲除錯專用接腳使用以外且可由LSI外部重寫的暫存器 (未圖示），依其値在LSI 100之既存的接腳多工也可將信號 輸出。 在其後，係利用邏輯分析器等之測定器來觀測由輸出塊 150所輸出的信號，依此以執行除錯。直到有問題，亦即在 成爲異常原因的內部時脈信號或者狀態信號弄清楚爲止，係 依序改變要對可由LSI外部重寫的暫存器111、121、181寫 入的値以執行除錯。依此，係可簡單地實現LSI 100之內部 200521457 時脈信號或者狀態信號的動作異常之除錯。 如此，在本實施形態4的除錯電路中，因爲係作成具備 有以對應的信號處理電路群182〜187來對選擇塊120所選 擇之複數個信號，檢測該信號的變化點而使信號的脈寬拉長 之脈寬變更塊180，因爲可將高速變化的信號比較地容易取 入，即使是高速信號也成爲可觀測，可大幅地改善除錯效率。 又，在脈寬變更塊180設置可由LSI外部重寫的暫存器 181，經由將該暫存器181所保持的値予以解碼，即使是在 LSI動作中，也可將上升緣或下降緣，或雙方任一作爲欲執 行解析的緣部自由地選擇而檢測信號的變化點。又，經由將 該暫存器181所保持的値予以解碼，自由地選擇脈寬之變更 量，與解析所使用的計測器之分辨率配合的信號處理係成爲 可能。再者，經由將該暫存器所保持的値予以解碼，將脈寬 變更機能之執行作開啓/關閉，按信號也可選擇有無解析變 化點之必要。 又，邏輯電路110及選擇塊120也設置有可由LSI外部 重寫的暫存器111、12丨，經由將該暫存器1 1 1，121所保持 的値予以解碼，則即使是在LSI動作中也可自由地變更該電 路或塊之輸出信號。 再者，藉由以LSI的專用輸出接腳來實現本實施形態 4之輸出塊150的外部輸出接腳’使得即使是在組裝有LSI 的基板上也可在不花任何工夫下執行除錯。又，若在輸出塊 150設置可由LSI外部重寫的暫存器，則經由將該暫存器所 保持的値予以解碼’也可使用LSI既存之輸出端子作輸出。 -34- 200521457 依此，係成爲即使未設置除錯專用端子也可除錯，而可削減 除錯專用的外接腳。 (實施形態5) 以下使用第5圖來說明本發明之實施形態5的除錯電 路。 第5圖係表示本發明之實施形態5的除錯電路之構成方 塊圖。 第5圖中，包含有本發明之除錯電路的LSI 100，其係由 實現LSI的主機能之邏輯電路110、從邏輯電路110所輸出 的信號群來選擇預定的信號之選擇塊120、和將從選擇塊120 輸入的信號位準與設定的値作比較判別的信號位準判別塊 190、以及將選擇塊120所輸出的信號對LSI外部輸出的輸 出塊150所構成。此外，在本實施形態5的除錯電路中，有 關信號位準判別塊1 90以外的構成要素，因爲係與前述之實 施形態1的除錯電路之構成要素相同，所以在此係賦予同 一符號並省略其說明。 信號位準判別塊190，其係由可由LSI外部重寫的暫存 器191，以及用以將從選擇塊120輸入的信號位準與在暫存 器191設定的値作比較判別之位準判別電路192所構成。 其次，針對具有上述那樣構成的本實施形態5之除錯電 路的動作，茲一邊參照第5圖一邊詳細地說明。 邏輯電路110係實現LSII 00的主機能之電路。在有異 常發生的場合，LSI的設計者係準備了於LSI設計時邏輯電 路110未正常地動作時，將可有效對其異常的解析、原因究 200521457 明之邏輯電路110的內部時脈信號或狀態信號預先作複數選 擇，而接續到選擇塊120的選擇電路群i 2227。 通常的邏輯電路爲，由複數個動作條件和複數個時脈信 號或複數個狀態信號來決定動作，所以動作條件和時脈信號 或狀態信號之組合係可存在無數個。然而，LSI之邏輯電 路設計者因爲要在受限的時間當中將此種可存在無數個動 作條件之電路驗證以某動作的電路驗證來代表而執行邏輯 電路的驗證，所以在具有LSI的邏輯電路設計者未設想的 動作條件時，有時會出現異常。此傾向爲，LSI的電路規模 越大其LSI的動作變越複雜，所以此種異常的出現成爲顯著。 爲解決此問題，本實施形態5中，在邏輯電路110的內 部也設置有選擇電路群112〜117,及可由LSI外部重寫的暫 存器111，而依暫存器111的値將其値解碼而得以選擇各選 擇電路之輸出信號群，成爲可有效率地選擇更多的信號。例 如，於邏輯電路11〇之各機能塊設置選擇電路，依邏輯電 路110之各設計者設置選擇電路，在邏輯電路110中之各機 能塊，或依各設計者而將接續到選擇塊120之複數個時脈信 號，或複數個狀態信號設爲可選擇，而可使除錯時的效率提 升。 又，在本實施形態5中，在將選擇塊120所接續之複數 個時脈信號或複數個狀態信號接續到選擇電路群122〜127 之際，係將選擇電路112之輸出接續到選擇電路122的輸 入，而將選擇電路113〜117各自的輸出接續到選擇電路123 〜127的輸入，但是用那種的接續形態接續到選擇塊120的 -3 6 - 200521457 選擇電路群122〜127都可實現除錯電路。 選擇電路群122〜127係依可由LSI外部重寫的暫存器 121的値來將其値解碼以選擇各選擇電路的輸出信號，而與 信號位準判別塊190或輸出塊150接續。 此外，爲了容易除錯，係在選擇塊120設置複數個可由 LSI外部重寫的暫存器，設定選擇塊120之選擇電路群122 〜127可輸出複數條輸出信號，且經由將上述複數個暫存器 所保持的値予以解碼，將與輸入到信號位準判別塊1 90之複 數個信號不同之其他的信號對輸出塊150作輸出也可以。 於信號位準判別塊190，由選擇塊120所輸出的複數個 時脈信號或複數個狀態信號係被輸入於位準判別電路192。 位準判別電路1 92係比較判別被可由LSI外部重寫的暫存器 191設定的値、和被輸入之複數個時脈信號或複數個狀態信 號的位準，而將位準判別結果信號對輸出塊1 50作輸出。此 外，在此，在與來自選擇電路122〜127的輸出各自對應的 暫存器191之値以及來自選擇電路122〜127的輸出値爲全 部一致的場合時，係將“ 1”作爲位準判別結果信號，而在其 以外的場合時係將“0”作爲位準判別結果信號而對輸出塊 150作輸出。 具體言之，例如在暫存器的値爲“101 101”（從LSB側與 選擇電路122，123，124，125，126，127對應）的場合，在 選擇電路122之輸出爲“1”，選擇電路123之輸出爲“1”，選 擇電路124之輸出爲“0”，選擇電路125之輸出爲“1”，選擇 電路126之輸出爲“1”，選擇電路127之輸出爲“0”時，因爲 200521457 暫存器191的値與源自選擇電路122〜127的輸出値並不一 致’所以“〇”係作爲位準判別結果信號而被輸出到輸出塊 150 〇 依此，藉由變更暫存器111，121的値，將所期望的信 號對信號位準判定電路192輸入，再將暫存器191的値變更 成所期望的値，則可容易產生除錯上所必要的信號。位準被 判定之位準判別結果信號係被輸入到輸出塊150且被輸出 LSI外部。 輸出塊150係把信號位準判定塊190所輸出之位準判別 結果信號、以及選擇塊120所輸出之複數個時脈信號或複數 個狀態信號對LSI100的外部輸出。此外，輸出塊150除了 把外部輸出接腳作爲除錯專用接腳使用，也具備可由LSI外 部重寫的暫存器（未圖示），依其値在LSI 100之既存的接腳 多工而可將位準判別結果信號、或複數個時脈信號或複數個 狀態信號作輸出。 在其後，係使用邏輯分析器等之測定器來觀測由輸出塊 1 50所輸出之位準判別結果信號，或複數個時脈信號或複數 個狀態信號，依此而執行除錯。而在具有問題也就是在弄清 楚成爲異常原因的內部時脈信號或狀態信號之前，係依序改 變對可由LSI外部重寫的暫存器111、121、191寫入的値以 執行除錯。依此，可簡單地實現LS II 00之內部時脈信號或 狀態信號的動作異常之除錯。 如此，在本實施形態5的除錯電路中’因爲係作成具備 有將可由LSI外部重寫的暫存器191所保持的値與選擇塊 200521457 120所選擇之複數個信號的位準作比較並將其結果對LSi外 部作輸出之信號位準判別塊1 90，所以能以非常少的輸出端 子來檢測像內部資料匯流排及位址匯流排之複數個信號之 異常狀態，即使是在LSI動作中，依該暫存器之値的變更， 因爲可自由地變更比較基準値，所以除錯效率可更加提升。 又，因位在邏輯電路110及選擇塊120上也設置可由 LSI外部重寫的暫存器111、121，而藉由將該暫存器111、 121所保持的値予以解碼，則即使是在LSI動作中也可自由 地變更該電路或塊之輸出信號。 · 再者，藉由以LSI的專用輸出接腳來實現本實施形態 5的輸出塊150中之外部輸出接腳，使得即使是在組裝有LSI 的基板上也可在不花任何工夫下執行除錯。又，.若在輸出塊 150設置可由LSI外部重寫的暫存器，則經由將該暫存器所 保持的値予以解碼，也可使用LSI既存的輸出端子作輸出。 依此，係成爲即使未設置除錯專用端子也可除錯，而可削減 除錯專用的外接腳。 【產業上可利用性】 g 有關本發明的除錯電路爲在安裝於成爲對象裝置之LSI 中，從LSI外部確認由其內部電路輸出之內部時脈及內部狀 態，具有可在裝置評估時迅速地發現在LSI設計之驗證時的 邏輯模擬所遺漏之除錯的效果，可削減用以評估LSI的工時 以縮短有關LSI開發之開發時間，且在LSI評估時不被檢 測，在實際的使用環境中可能發生的潛在錯誤也可解析的除 錯電路方面係有用，特別是在LSI(大型積體電路）之邏輯電 路動作異常時之LSI的邏輯電路之時脈的解析手法而言係有 用。 -39- 200521457 【圖面簡單說明】 【第1圖】係表示本發明之實施形態1的除錯電路之構 成方塊圖。 【第2圖】係表示本發明之實施形態2的除錯電路之構 成方塊圖。 【第3圖】係表示本發明之實施形態3的除錯電路之構 成方塊圖。 【第4圖】係表示本發明之實施形態4的除錯電路之構 成方塊圖。 【第5圖】係表示本發明之實施形態5的除錯電路之構 · 成方塊圖。 【元件符號說明】
100.. .LSI 110…邏輯電路 111、121、131、141、151、161、171、181、191···暫存器 112〜118，122〜127，132，142…選擇電路 120…選擇塊 130…時脈生成塊 140…變換塊 _ 143···平行串列變換電路 150…輸出塊 160···觸發信號生成塊 162…邏輯運算電路 170.. .變化點反轉塊 172〜177、182〜187…信號處理電路 180.. .脈寬變更塊 190…信號位準判別塊 192 ...位準判別電路 -40-