TW200420887A - Semiconductor device - Google Patents

Description

2〇〇42〇887 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） 【發明所屬之技術领域2 發明領域 本發明’係關於半導體裝置，詳言之，關於半導體拿 5 置中之墊片之配置及構造。

t Jiif -iiL 發明背景 依據第6圖說明習知半導體裝置之構成。 第6圖，係顯示半導體裝置構成例之模式圖。於第^圖 1〇中，顯示用來形成半導體裝置之半導體晶片n外周部分之 一部分。 於第6圖中，12為輸入輸出電路，係用來對於形成在 半導體晶片11中央部分之内部電路（未圖示），輸入輪出電 h號，13為塾片，係用以藉由例如絲焊來電接半導體穿置 15 及外部機器等。 如第6圖所示，在習知半導體裝置方面，輸入輸出電 路12係配置排列在半導體晶片u之外周部；而墊片13即配 置形成在輸入輸出電路12與半導體晶片u之邊緣14間。這 是，為了因後述之探測檢查而在墊片13產生裂縫等時，能 2〇防止水分透過裂縫浸入輸入輸出電路而產生之不妥當事故 。又，輸入輸出電路12與墊片13，係藉由一用來連接下層 之配線及相異層間之配線的通道（Via)部，來電連接。 又’半導體裝置’俟完成了製程後，即進行用來檢查 所形成之半導體裝置之電特性的探測檢查。使探針接觸於 6 200420887 玖、發明說明 塾片13以便輸入輸出電信號，藉此進行探測檢查。探測檢 查’有利用懸臂桁（cantilever)及利用照相平版印刷術之二 方法。 特開平8-29451號公報（專利文獻丨）揭露有習知之半導 5體裝置及其探針檢查方法之一例。 若在探測檢查時利用照相平版印刷術，則可在墊片縮 小使探針接觸之區域的面積，但製造成本及運轉成本卻非 常高。 一方面，探測檢查時利用懸臂桁的話，製造成本及運 10轉成本，較之利用照相平版印刷術之情形，便宜的多。然 而，若利用懸臂桁時，因製程技術之進展等而墊片間距（ 墊片間隔）縮小的話，探針在墊片接觸之區域面積即變為 增大。 第7A〜7D圖為一說明圖，係用以說明探針隨著墊片間 15距之縮小而增大其接觸之區域面積的有關情事。於第7A〜7D 圖中，13為墊片，14為備有懸臂探針15之探測基板。 如第7A圖所示，墊片間距（墊片丨3之間隔）廣寬時，可 充份確保探針15之間隔；而如第7B圖所示，在墊片13探針 15所接觸之區域之長度LP即短小。第7B圖為第7A圖之c箭 20 頭視圖。 對此，如第7C圖所示，墊片間距窄時，因為探針之粗度 有一定，所以為了確保探針15之間隔而有必要將進入探測基 板14内之量增大。為此，如第7C圖之D箭頭視圖即第7D圖所 示，在墊片13探針15所接觸之區域之長度Lp即變長。 7 200420887 玖、發明說明 如上所述，若在墊片13使探針15接觸之區域的長度LP 變長時，墊片13即變長，導致在半導體裝置使徒勞無益之 晶片面積變大。因此，半導體裝置之製造成本和運轉成本 便增大。又’墊片13因探針15之接觸而在表面產生凹凸， 5 導致在此種部位降低絲焊之強度。因此，在墊片13可用於 絲焊（wire bonding)之區域，隨著探針15在墊片13所接觸之 區域變廣，而變窄，探測絲焊之位置變成非常困難。 專利文獻1 特開平8-29451號公報 10 【發明内容】 發明概要 本發明，有鑑於此種情事而行者，其目的係在於，即 使在半導體裝置使墊片間距縮小，也可抑制晶片面積之增 大。 15 本發明之半導體裝置，係將一由電連接同時配線層數 互異之第一區域及第二區域所成之墊片，配置於輸入輸出 電路之上方。若依本發明，則縱使在半導體裝置墊片間距 被縮小且墊片之長度變大，也因墊片不同於以往而配置在 輸入輸出電路之上方，所以可抑制晶片面積之增大。因此 2〇 ’可進行利用懸臂街之探測檢查，較之以往，更可減低製 造成本。又，由於第一區域及第二區域之至少一方線層數 成為多數’而可藉著探測檢查時使用配線層數為多數之一 方的區域’並絲焊時使用另一方的區域，來防止因探測檢 查而引起之不妥當，同時可防止絲焊之強度降低。 8 200420887 玖、發明說明 圖式簡單說明 第1A圖、第1B圖，係顯示依據本發明第一實施形態 之半導體裝置之構成例。 第2圖，係顯示依據第一實施形態之半導體裝置之其 5 他構成例。 第3B圖，係顯示覆蓋獏開口區域。 第4A圖、第4B圖，係顯示本發明第二實施形態之半 導體裝置之構成例。 第5圖，係顯示依據第二實施形態之半導體裝置之其 10 他構成例。 第6圖，係顯示習知半導體裝置之構成。 第7A圖〜第7D圖，係用以說明習知技術中之缺點。 C實施方式3 較佳實施例之詳細說明 15 依據圖式說明本發明之實施形態如下。 (第一實施形態） 第1A圖、第1B圖，係顯示依據本發明第一實施形態 之半導體裝置之構成例，且顯示用來形成半導體裝置之半 導體晶片1之外周部分之一部分(以下，關於第二實施形態 20 也同）。 第1A圖，係模式地顯示依據第一實施形態之半導體裝 置之上面。於第1A圖巾，2為輸入輸出電路，用以輸入輸 出電信號於未圖示之内部電路，此内部電路係形成在半導 體晶片1之中央部分；4為探測區域，係在墊片探測檢查時 9 200420887 玖、發明說明 使探針接觸者；5為接合區域，係為了在墊片電接半導體 裝置與外部機器等而用於絲焊（wire bonding)者。就是，依 fc、第一實施形態，墊片，係由電接之探測區域4及接合區 域5所構成。又，6為半導體晶片邊緣。 5 如第1 A圖所示，輸入輸出電路2係排列著配置在半導 體晶片1之外周部；而由探測區域4及接合區域5所成之墊 片即配置在輸入輸出電路2與半導體晶片丨之邊緣6間，使 得從基板法線方向看時接合區域5重疊於輸入輸出電路2之 上方° 10 第1B圖’係模式地顯示第1 a圖中又I - I斷面。 如第1B圖所示，墊片之探測區域4與接合區域5間，具 有不同之墊片層合數（配線層數）。探測區域4 ,係由形成在 最上層即第一配線層L1之第一墊片、及形成在其一個下層 即第二配線層L2之第二墊片所成；其令該第一墊片及第二 15 塾片即藉通道部7來電連接。 又，接合區域5，係由形成在第一配線層幻之第一墊

2〇層之弟一配線層L2的輸入輸出電路2。 又，探測區域4之第一墊片與接合區域5之第一墊片 係電連接，例如由一個金屬膜所構成 線層L2之棟測區域4之第二塾片，與才 形成在同一配線層L2)之金屬配線層， 。又’形成在第二配 與構成輸入輸出電路2( 醫，係透過絕緣膜而成 10 坎、發明說明 ‘ 電：緣。在此’探測區域4之第一及第二墊片、接合區域5 '墊片仏例如由鋁層所構成，而通道部7即例如由 嫣所構成。 如上所說明，將由電連接著且塾片層合數互異之探測 5 1域4及接合區域5所成之塾片，配置成從基板法線 方向看 4接合區域5重叠於輸人輸出電路2 ,並在接合區域$之下 層而且形成有探測區域4之第二墊片之第二配線層U ,形 成輸入輸出電路2之一部分。 藉此，不論墊片之間距是否縮小，由於將接合區域5 配置成重疊於輸入輸出電路2之上方，而可藉塾片間距之 縮小來抑制晶片面積之增大。又，將塾片分區成探測區域 4及接合區域5，以不同層之多數墊片來形成探測區域4， 藉此可使對於機械應力之耐性提高，抑制裂縫之產生，同 時即使因探測檢查等而產生裂縫等，也可防止其影響及於 15輸入輸出電路2等。又，個別地設置接合區域5 ,藉此可防 止絲焊強度之降低，用充份之強度來接合。因此，墊片之 間距儘|、细小，也可抑制晶片規模之增大，進行利用懸臂 衍之探測檢查，使得較之以往可減低製造成本等。 又，按A?、上述之說明，由探測區域4及接合區域$所成 20之塾片，雖配置在輸入輸出電路2與半導體晶片1之邊緣6 間，但一如第2圖所示，將由探測區域4及接合區域5所示 之墊片，設成配置在輸入輸出電路2之半導體晶片，中央 側也可。 第2圖，係從上面模式地顯示依據第一實施形態之其 11 200420887 玖、發明說明 他構成例。將由棟測區域4及接合區域5所成之墊片，配置 成接合區域5位置於輸入輸出電路2之上方。又，輸入輪出 電路2 ’係形成在比探測區域4更靠半導體晶片1外周部。 若配置成這樣時，可進一步將晶片面積縮小。 5 又，於上述第1A圖、第1B圖及第2圖方面，雖將由探 測區域4及接合區域5所成之墊片，配置成接合區域5位置 於輸入輸出電路2之上方，但並不限定於此，配置成接合 區域5之一部分位置於輸入輸出電路之上方也可。 在此，說明有關覆蓋膜之開口區域，其中該覆蓋膜係 10 設在由探測區域4及接合區域5所成之墊片之上部。 第3 A圖、第3B圖，係顯示覆蓋膜之開口區域之一例 :第3A圖，係顯示將覆蓋膜8設在由探測區域4及接合區域 5所成之墊片外周之一例。 又，第3B圖，係顯示分別設置覆蓋膜8於探測區域4及 15 接合區域5外周之一例；其從上面看時，藉由覆蓋膜8來隔 開探測區域4與接合區域5間。如第3B圖所示，若設置兩個 覆蓋膜開口區域，則因探針對於探測區域4之接觸而造成 之衝擊等之探測檢查之影響，完全不及於接合區域5 ,所 以接合時可用十分之強度來進行接合。 20 (第二實施形態） 其次，說明本發明第二實施形態。 依照上述第一實施形態，由探測區域4及接合區域5所成 之墊片，係只將接合區域5配置在輸入輸出電路2上方。反觀 ，正要說明之第二實施形態，其由探測區域4及接合區域5所 12 200420887 玖、發明說明 成之墊片’卻將其全體配置在輸入輸出電路2之上方。 第4 A圖、第4B圖，係顯示依據本發明第二實施形態 之半導體裝置之構成例；其係顯示用來形成半導體裝置之 半導體晶片1之外周部分之一部分。又，於此第4A圖、第 5 4B圖中，對於具有與第1A圖、第1B圖所示之構成要素同 一機能之構成要素，附同一符號，而省略其重覆之說明。 第4 A圖，係模式地顯示依據第二實施形態之半導體裝 置之上面。如第4A圖所示，輸入輸出電路2係配置在半導 體晶片1之外周部；而由探測區域4及接合區域5所成之墊 片貝丨配置在輸入輸出電路2上方之邊緣6側，以使墊片全 體及輸入輸出電路2從基板方向看時兩者重疊起來。 第4B圖，係模式地顯示第‘a圖之π·π斷面。 如第4Β圖所示，墊片之探測區域4與接合區域5具有不 同之塾片層合數；其中，探測區域4，係由形成在最上層 即第配線層L1之第一墊片、及形成在其下層即第二配線 層L2之第_墊片所成；第—塾片與第二墊片，即經由通道 部7電連接。 又，接合區域5，係由形成在第一配線層以之第一墊 片所成。探測區域4之第一墊片及接合區域5之第一墊片， 2〇係電連接著，例如由一個金屬膜所構成。探測區域4之第 及第一塾片、接合區域之第一墊片，係例如由銘層所構 成，通道部7則例如由鎢所構成。 輸入輸出電路2’包含有形成在第二配線層L2之金屬 配線層、及形成在其下層即第三配線層L3之金屬配線層； 13 200420887 玖、發明說明 ’ 這些金屬配線層，係由通道部7所電連接。 於是，在用來構成輪入輸出電路2之金屬配線層之上 方，形成有探測區域4之第一及第二墊片及接合區域5之第 一墊片。又，探測區域4之第二墊片，係藉由通道部？而與 5形成在第二配線層L3(用來構成輸入輸出電路2)電連接。 又，形成在第二配線層L2之探測區域4之第二墊片、與形 成在同一配線層L2之金屬配線層（用來構成輸入輸出電路 2) ’係透過絕緣膜來電絕緣。 如上所說明，若依第二實施形態，則除了上述第一實 1〇施形態所獲得之效果以外，更可藉著在輪入輪出電路2之 上方配置由探測區域4及接合區域5所成之墊片，而使晶片 面積更加縮小。 在此，依照第二實施形態，雖包含形成在墊片下方之 電路在内之墊片部分的總配線層數，較之第一實施形態多 15 一層，但只要隨形成在墊片下方之電路層數和成本，而適 當地靈活運用第一實施形態及第二實施形態即可。 又，依照上述之說明，雖說由探測區域4及接合區域5 所成之墊片係位置於輸入輸出電路2之上方，同時將探測 區域4作成配置在邊緣6側，但如第5圖所示將接合區域作 2 〇 成配置在邊緣6側也可。 又，依照上述第一及第二實施形態，雖例示了探測區 域4之配線層數為一層，接合區域5之配線層數為二層，但 本發明並不限定於此，只要接合區域5之配線層數少於探 測區域4之配線層數即可，探測區域4及接合區域5之配線 14 200420887 玖、發明說明 層數各為任意數。又，由探測區域4及接合區域5所成之墊 片之形狀，也只是一例而已，例如隨接合之方法而適宜變 更也可。 又，上述實施形態均為只用來實施本發明之一具體例 · 5而已，因此自不得據此來限定本發明之技術範圍。即，本 ’ 叙明可在不运離其技術思想、或主要特徵下，以各種之形 態加以實施之。 產業上之可利用枓 以上，如上所述，若依本發明，則將由電連接且配線 · ίο層互異之第一區域及第二區域所成之墊片，作成配置在輸 入輸出電路之上方，藉此即使墊片間距被縮小，也可抑制 晶片面積之增大。因此，墊片間距即使被縮小，也可抑制 晶片規模之增大’可進行利用懸臂桁之探測檢查，較之習 知技術，可減低製造成本。 15 【圖式4簡專^胡^明|】 第1A圖、第1B圖，係顯示依據本發明第一實施形態 之半導體裝置之構成例。 第2圖’係顯示依據第—實施形態之半導體裝置之其 他構成例。 20 第3B圖，係顯示覆蓋膜開口區域。 第4 A圖、第4B圖，係顯示本發明第二實施形態之半 ’ 導體裝置之構成例。 第5圖，係顯示依據第二實施形態之半導體裝置之其 他構成例。 15 200420887 玖、發明說明 第6圖，係顯示習知半導體裝置之構成。 第7A圖〜第7D圖，係用以說明習知技術中之缺點。 【圖式之主要元件代表符號表】 1、 11···半導體晶片 2、 12…輸入輸出電路 4…探測區域 5…接合區域 6…邊緣 7…通道部 8…覆蓋膜 13…墊片 14…邊緣，探測基板 15…探針 L1···第一配線層 L2···第=西己 L 3…第三配線層

16

Claims (1)

1. 200420887 拾、申請專利範圍 1 · 一種備有輸入輸出電路之半導體裝置，其特徵在於： 備有墊片，其係由電連接同時配線層互異之第一 區域及第二區域所成； 將上述墊片配置在上述輸入輸出電路之上方。 5 2.如申請專利範圍第1項所述之半導體裝置，其特徵在於 :將上述墊片之一部分配置在上述輸入輸出電路之上 方。 3.如申請專利範圍第2項所述之半導體裝置，其特徵在於 :上述墊片，係配置在比上述輸入輸出電路更靠用來 10 形成上述半導體裝置之半導體晶片之邊緣側。 4·如申請專利範圍第2項所述之半導體裝置，其特徵在於 •上述輸入輸出電路，係配置在比上述塾片更靠用來 形成上述半導體裝置之半導體晶片的邊緣側。 5.如申請專利範圍第丨項所述之半導體裝置，其特徵在於 15 •將上述墊片之第一區域配置在上述輸入輸出電路之 上方。 6·如申請專利範圍第5項所述之半導體裝置，其特徵在於 •上述塾片之第一區域之配線層數少於上述第二區域 之配線層數。 2 0 入如申請專利範圍第6項所述之半導體裝置，其特徵在於 •上述墊片之第一區域係形成一個層，而上述墊片之 第二區域，係形成在形成有上述第一區域之層及其一 個下層之層。 8·如申請專利範圍第5項所述之半導體裝置，其特徵在於 17 200420887 ί5、申請專利範圍 :上述塾片之第-區域’係用以進行接合之區域，而 上述第二區域，係用以進行檢查之區域。 士申"月專利|巳圍第5項所述之半導體裝置，其特徵在於 在刀別形成上述墊片之第二區域及上述輸入輸出電 路的層中，至少一層為同一。 ， 士申Μ專利範圍第1項所述之半導體裝置，其特徵在於 ， ••上述墊片之覆蓋膜之開口區域，係對於第一及第二 區域具有共同性。 11.如申請專利範圍第i項所述之半導體裝置，其特徵在於 · •上述墊片之覆蓋膜之開口區域，係針對上述第一及 第二區域分別設置。 12·如申請專利範圍第1項所述之半導體裝置，其特徵在於 :將上述墊片全體配置在上述輸入輸出電路之上方。 18