TW200419720A - Semiconductor integrated circuit and IC card - Google Patents

Semiconductor integrated circuit and IC card Download PDF

Info

Publication number
TW200419720A
TW200419720A TW092134024A TW92134024A TW200419720A TW 200419720 A TW200419720 A TW 200419720A TW 092134024 A TW092134024 A TW 092134024A TW 92134024 A TW92134024 A TW 92134024A TW 200419720 A TW200419720 A TW 200419720A
Authority
TW
Taiwan
Prior art keywords
circuit
aforementioned
photodetector
semiconductor
light
Prior art date
Application number
TW092134024A
Other languages
English (en)
Other versions
TWI341569B (zh
Inventor
Yuichi Okuda
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200419720A publication Critical patent/TW200419720A/zh
Application granted granted Critical
Publication of TWI341569B publication Critical patent/TWI341569B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

200419720 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體積體電路及1C卡，如關、人r 在防止ic卡用微兩腦菩车道蝴技 關万；應用 卞：導體積體電路擁有之密碼 反向犯工〈有效技術。 【先前技術】 隨半導體技術之發展，诵堂 奸冒心㈣· 於信用卡及有價證券等内 貞此电路）’藉由將資訊予以密碼化後通信，而
全、確實地進行結算。使用IC … 万凌舁先刖之使用磁性記 錄《万法比較，偽造及偽裝等困難，有利於終端用戶及提 供服務者雙方。 ^ 密碼十進制經過長年研究，在通信路徑上，欲自竊聽之 信號推測密碼鍵等非堂m ^ ^ _ 是守#吊困難，孩風險小到事實上可以忽略 的程f。問題在於藉由將1C開封，進行反向施工，來嘗試 直接謂取1C上之内部資訊及密碼鍵。所謂反向施工，係指 就硬體及軟體製品，分析其構造及規格，而瞭解其技術性 屬5凡用之技術或其行為。 先則汉计 < 方法係對IC卡供給不正確之頻率的時脈，使 ::電壓急遽士昇或下降，並照射強力之電磁波，使1C卡 ¥動作來，取内邵資訊及密碼鍵。針對此，似則可藉 由檢測此等異常狀態’防止讀取内部資訊及密碼鍵。 如專利又獻1中揭示有：在IC卡用IC晶片内設置開封感測 & ’於檢測出開封時，CPU對記憶體進行刪除動作，以提 高保密安全性之技術。
89779.DOC 200419720 專利文獻2中揭示有··在將電路構造密封及遮光之封裝體 又4分形成小窗口，僅允許光照射於光檢測之感測部， <在光檢測狀態下正常動作，於進行不正當分析時，係將 封裝開封，而為求避免光之不良影響，須在暗室内進行 分析，因此在光非檢測狀態下，係進行與正常不同之動作 ，由於孫不同動作而無法進行動作分析，因而亦無法不正 當讀取記憶資訊之技術。 專利文獻3中揭示有：分散於Ic而整合數個受光元件，數 個文光元件與連接於非揮發性記憶胞之連接線，連接於邏 輯％路之連接線或連接於邏輯單元之連接線之任何一條連 接、、泉連接，藉由將該連接線非導通、導通或連接於接地線 ’來阻礙連接線相關電路之正常動作，於IC開封時保護内 部資訊之技術。 專利文獻1 :特開平10-320293號公報 專利文獻2 :特開2000-216345號公報（0009〜0011段） 專利文獻3 :特開平1 1-102324號公報 【發明所欲解決之問題】 但是，此等文獻並未考慮到藉由光之照射，積極引起錯 誤動作，以統計方式嘗試分析之新型卡入侵方式。本發明 人就此進行檢討，亦即，近年來對1C卡反向施工之方法， 係採取將1C開封，藉由照射強力之光，引起半導體元件錯 誤動作之方法。因此在1C卡上須設置檢測照射光之感測器。 一般而言，整合於1C内之半導體主動元件存在二極體、 雙極電晶體及MOSFET(金屬氧化膜半導體場效電晶體： 89779.DOC -6- 200419720
Metal Oxide Semiconductor Field Effect Transistor)等，不 過此等之電壓、電流特性主要取決於p型半導體與n型半導 體邊界之ρη接合之特性。 ρ型半導體之電荷移動係由具正電荷之電洞支配，η型半 導體則係由具負電荷之自由電子支配。電洞與自由電子統 稱為載子。pri接合部由於電洞與自由電子再結合’因此載 子之存在概率非常低，而出現稱為耗盡層之區域。 pn接合中，ρ型半導體之電位高，η型半導體之電位低時 (稱為正偏壓），ρ型半導體中之電洞藉由電場加速而流向耗 盡層。同樣地，η型半導體中之自由電子亦藉由電場加速 而流向耗盡層。電洞與自由電子在耗盡層中再結合。由於 該現象係連續發生，因此在正偏壓時電流流動。 反之，ρ型半導體之電位低，η型半導體之電位高時（稱為 反偏壓），由於電場之方向相反，因此ρ型半導體中之電洞 及η型半導體中之自由電子不流入耗盡層。此外，由於耗盡 層中幾乎不存在載子，因此，載子亦不會自耗盡層流出。 因而在反偏壓時幾乎無電流流動。 - 一般而言，半導體邏輯電路係使用雙極電晶體及 W MOSFET作為開關，反偏壓狀態之高電阻成為非導通狀態 (OFF)。此時考慮在反偏壓狀態之耗盡層上入射有光。能 量足夠大（波長短）之光子與半導體中之價電子撞擊時，價 電子被激勵而成為自由電子，除去電子而具正電荷之區域 成為電洞。亦即，藉由光入射而成對產生電洞及自由電子 。產生之電洞藉由電場加速而流向ρ型半導體，自由電子則
89779.DOC 200419720 流向η型半導體。只要光持續入射，即持續產生電洞及自由 電子，因而在光入射時，於ρη接合之反偏壓時電流流動。 施加於耗盡層之電場足夠大，產生之電洞及自由電子對 幾乎不致再結合地自耗盡層流出時，電流之大小與入射之 光子數成正比。亦即，藉由入射足夠強之光，可在非導通 狀態之半導體開關元件内，流入大於導通狀態之半導體開 關7L件之電流，而可引起電路之錯誤動作。如此，積極引 起錯誤動作’而有可能藉由錯誤動作輸出原本不該輸出之 貝汛，藉由統計方式嘗試分析，即可進行卡入侵。 本發明 < 目的，在提供一種可防禦藉由光照射積極引起 錯為動作，而T 當獲冑保密資訊之卡入侵之半導體積體 電路及1C卡。 容及附圖即可瞭解 【發明内容】 本專利所揭示之主要發明之概要簡單說明如下。 Π]通常設計成Ic正常動 直接輸出至㈣。但是，p m及密碼鍵等不致 不易士人俣、# 私路引起錯誤動作之狀態下， 不易几全保護内邵資訊及密 ，停止電路動作(如藉奸—舌寺。因而藉由檢測照射光 持續指示重設），而防止 W㈣㈣始化，並 方法有效。 ㈣U及“卿W至外部之 一般而言 件等之光 因此需要光檢測器。 如使用於半導體攝像元 ，檢測光之半導體元件， 二極體。但是，一般之邏
89779.DOC 200419720 輯處理時並未配置光二極體，因而採用光二極體將造成成 本增加。此外，使用光二極體等特殊之元件時，容易掌握 光檢測器之位置。只要判明光檢測器之位置，即可藉由fib (%離子束）之金屬堆積等，將光檢測器作為掩模，因此係 防禦性差之方法。 此外，考慮將1C卡搭載於移動式機器等上時，IC卡本身 <耗電宜愈少愈好。由於光檢測器在正常動作時並無特別 目的，因此，宜儘量使待用電力為零。 因此，係藉由對1C卡微電腦等之半導體積體電路，（i) 以標準邏輯處理構成，（2)與其他電路不易區別，（3)搭載待 用電力極小之光檢測器，有效防止光照射之反向施工。因 而講求以下之手段。 [2](靜悲閂鎖型）本發明之半導體積體電路於記憶胞陣列 内具有多數個光檢測器，其係在初始狀態於靜態閂鎖内保 持第一狀態，在構成第一狀態之靜態閂鎖之非導通狀態之 半導體元件上照射光，而反轉成第二狀態，並利用光檢測 器<光檢測信號來停止内部動作。藉由在記憶胞陣列内設 置靜態閂鎖型之光檢測器，可隱密配置光檢測器。 本發明之具體形態，係前述非導通狀態之光檢測用半導 體兀件為構成靜態閂鎖之MOS電晶體。此外，前述光檢測 用半導體元件係具備二極體元件，前述二極體元件並聯地 反偏壓連接於前述M〇s電晶體。 最佳形態係在記憶胞陣列内具有矩陣配置有靜態型記憶 胞之SRAM模組時，於前述SRAM模組之記憶胞陣列内分散
89779.DOC 200419720 配置多數個前述光檢測器，來取代一部分之靜態型記憶胞。 於光檢測器存在之部分雖無記憶胞，但是可利用冗長構 造，其係可彌補被前述光檢測器所取代之靜態型記憶胞之 缺損。或是只須利用可檢測及修正因被前述光檢測器所取 代之靜態型記憶胞之缺損而產生之資料錯誤之ECC電路即 可。 (推挽型）第二觀點之半導體積體電路具有多數個光檢測 器’其係_聯配置於電流路徑上，在可動作狀態下，具有 ••形成導通狀態之半導體元件與形成非導通狀態之光檢測 用半導體元件，因應在非導通狀態之光檢測用半導體元件 上照射光而改變之電流驅動力與導通狀態之半導體元件之 電流驅動力之比，導通狀態之半導體元件與非導通狀態之 光檢測用半導體元件之連接點之電位改變，並利用光檢測 咨之光檢測來停止内部動作。此種光檢測器適用於與時脈 信號同步動作之邏輯電路模組，可分散配置多數個。推挽 型光檢測器對邏輯電路不明顯，不容易察覺其存在位置。 本發明之具體形態，係前述非導通狀態之光檢測用半導 體元件如為MOS電晶體。此外，前述非導通狀態之光檢測 用半導體元件係反偏壓連接於前述電流路徑之二極體元件。 (靈敏度爰型)第三觀點之半導體積體電路具有多數個光 檢測器’其係具有··第—電路，其係在電流路徑上具有靈 敏度調整用半導體元件；第：電路，其係藉由前述第一電 路調整光檢測靈敏度’而在電流路徑上具有光檢測用半: 體7C件；及第三電路’其係檢測第二電路之輸出節
89779.DOC •10· 200419720 ;因應在前述光檢測用半導體元件上照射光而產生電流變 化之前述第二電路之輸出節點位準，改變前述第三電路之 輸出，並利用光檢測器之光檢測來停止内部動作。適切之 態樣宜為在電源電路及時脈產生電路上分散配置多數個前 述光檢測器。由於靈敏度差型之光檢測器係採取始終流入 貫通電流之電路形式，因此，即使配置於類比電路之内部 ，仍不易察覺其位置。適切之態樣宜為可調整前述靈敏度 調整用半導體元件之電流驅動力。檢測靈敏度之修正或最 佳化容易。 本發明之具體形態，如前述光檢測用半導體元件係構成 前述電流路徑之MOS電晶體。此外，前述光檢測用半導體 元件係並聯配置於前述第二電路之電流路徑之一部分之二 極體元件，前述二極體元件反偏壓連接。並聯配置多數個 前述二極體元件時，光檢測更加確實。亦即，前述多數個 二極體元件可廣泛配置於半導體積體電路之半導體晶片上。 (光檢測動作之確實化）為求藉由光照射主要可加強將光 檢測元件之電流驅動力或電流量與其他元件區別，只須於 -前述光檢測用半導體元件之pn接合部中，使反偏壓狀態之 1 pn接合部之面積大於其他接合部之面積，使對光之靈敏度 高於同種之其他半導體元件即可。或是採用遮蔽光檢測用 半導體元件以外之半導體元件上層部之金屬膜或多晶矽膜 即可。此外，如前述，前述光檢測用半導體元件藉由採用 於MOS電晶體上並聯反方向偏置之二極體之構造等，或是 經由限流器半導體元件，將前述靜態閂鎖連接於電源電位 89779.DOC -11 - 200419720 及電路之接地電位之椹浩，尤 化 人有助於光檢測動作之確實 (光檢測器之配置）於各電路模組中，前述光檢測器可配 土於以基本胞之佈局產生之間隙。因此，各電路模組中， 两述光檢測器係隨機配置。 /外’在各電路模組中佈局基本胞之前，預先於各電路. 挺=中’描緣規則性圖案，如描緣格柵狀來配置前述光檢< 測器。先規則性配置光檢測器後，即可調整光檢測器密度v 。但是，可能在基本胞間產生多餘之間隙，造成晶片佔用 面積增加。 胃 為求可輕易地高密度配置光檢測器，可利用成對具備邏 輯電路之基本元件與前述光檢測器之基本胞。 (光檢測器對電路模組之最佳化）本發明其他觀點之半導 體積體電路，在記憶胞陣列内具有多數個第一光檢測器， 其係在初始狀態，於靜態閂鎖内保持第一狀態，在構成第 一狀態之靜態閂鎖之非導通狀態之半導體元件上照射光， 而反轉成第二狀態，並利用第一光檢測器之光檢測信號來‘ _ 停止内部動作；此外，於邏輯電路模組内具有多數個第二 < 光檢測器，其係串聯配置於電流路徑上，於可動作狀態下 ’具有··形成導通狀態之半導體元件與形成非導通狀態之 半導體元件，因應在非導通狀態之半導體元件上照射光而 改變之電流驅動力與導通狀態之半導體元件之電流驅動力 之比，導通狀態之半導體元件與非導通狀態之半導體元件 之連接點之電位改變，並利用第二光檢測器之光檢測信號 89779.DOC -12- 200419720 來停止内部動作。 料’在類比電路上具有多數個第三光檢測器，其係具 邮路’其係在電流路徑上具有靈敏度調整用半導 =件；第二電路，其係'在電流路徑上具有光檢測用半導 體兀件；&第三電路’其係檢測第二電路之輸出節點位準 ，二應在前述光檢測用半導體元件上照射光而改變之電流 、’前述第二電路之輸出節點橫跨第三電路之邏輯臨限值， 並利用光檢測器之光檢測信號來停止内部動作。 ，並具有可將各個綠測器之光檢測信號之邏輯和信號作 為重設信號之重設電路。於每次光檢測時即實施重設，欲 積極引起錯誤動作，不正當獲得保密資訊困難。 、本發月之1C卡在卡基板上具有：外部介面部及連接於前 述外部介面部之上述半導體積體電路。 【發明效果】 精由本專利所揭示之主要發明所獲得之效果簡單說明如 下。 亦即，係在靜態閂鎖非導通狀態下穩定之半導體元件上 照射光，利用該靜態問鎖反轉，可構成光檢測器。在記憶 體陣列中設置靜㈣鎖型之光檢測器，可隱密配置光檢測 器。此時，光檢測器存在之部分雖無記憶胞，但是可使用 几長或ECC電路來保證正常之記憶體功能。 於光檢測器中採用在推挽型電路之非導通半導體元件上 照射光而可反轉輸出之構造時，可將其隱密配置於邏輯電 路上。
89779.DOC -13- 200419720 於光檢測器中採用對流入配置於電流路徑上之靈敏度 整用半導體元件之電流，因應在綠測用半導體元件二 射光而改變之電流，而改變輸出之構造時，可將其㈣配 置於電源電路等類比電路及時脈產生電路上。 “ * 藉由以金屬等覆蓋光檢測器之光檢測用半導體元件，可 使光檢測器之動作更加確實。光檢測器之靈敏度調整，可 藉由光檢測用之半導體元件之反㈣pn接合部之面致 、，增設二極體1制電流'及與光檢測刪電晶體比較= 流之MOS電晶體之W/L調整等來進行。 藉由將上述半導體積體電路用於IC卡等内，可防禦積極 引起半導體積體電路之錯誤動作，而^獲得保 之卡入侵。 【實施方式】 圖1顯示本發明第一種實施形態iSRAM型光檢測器1〇〇 。如圖1所示，SRAM型光檢測器100具有與6個電晶體型 SRAM記憶胞相同之構造。亦即，其構造係以包含p通道型 MOS電晶體113, 114與11通道型M〇s電晶體m，112之靜態 門鎖120為主體’其一方之輸入輸出節點，係經由〇通道型 轉換MOS電晶體!^08 115而連接於電源電位另一方 之輸入輸出節點係經由η通道型轉換M〇s電晶體MOS 116 而連接於電路之接地電位VSS，兩者之轉換M〇s電晶體 11 5，116係藉由重設信號1 〇丨來控制開關。 一般之IC卡係藉由將CPU(中央處理單元·· Central
Processing Unit)、SRAM(靜態隨機存取記憶體）、rom(唯
89779.DOC -14- 200419720 讀記憶體）、EEPROM(電子可抹除可程式化r〇m)等整合於 個曰曰片上之s 〇 C (系統晶片）而構成。因而可以I匸卡用之 製程構成SRAM，藉由在SRAM區域配置811八“型光檢測器 100可使光檢測器之存在不明顯。當然光檢測器1⑻之待 機時電力幾乎為零。 以下說明前述SRAM型光檢測器100之動作。首先，在Ic 卡上導通電源時，101連接於重設信號，藉由電力導通重設 之作用，重設信號101成為高位準（Hi)，轉換^1〇§電晶體 115, 116導通。轉換M〇s電晶體115之源極連接於電源電位 VDD，轉換M〇s電晶體116之源極連接於接地電位，因 此感測器輸出102之電位重設為低位準（L〇)，節點1〇3之電 位重設為Hi。此時，MOS電晶體111，114形成導 :電晶體U2,⑴形成非導通狀態。非導通=〇s 電晶體112, 113藉由光入射，而使M〇s電日曰日體112，⑴導通 。入射之光子數充分多，且M〇s電晶體112，113之電阻低 於MOS電晶體1U，114之電阻時，前述靜態閂鎖12〇反轉， 節點103轉變成L〇，感測器輸出1〇2之電位轉變成Hi。藉由 該動作，可檢測光之照射。 圖1之例係顯示以6個電晶體型SRAM記憶胞為基礎之光 檢測器，不過SRAM記憶胞中，除此之外亦提出有使用電 阻負載之4個電晶體型等之各種形式。當然並不限定於 SRAM 1己憶胞之形式，即使藉由滿足光入射於非導通之 MOS電晶體，靜態閂鎖12〇反轉之條件之任何構造，仍可 構成光檢測器。
89779.DOC -15- 200419720 與入射於MOS電晶體1 12，1 13相同之光子數亦入射於 MOS電晶體111，114時，MOS電晶體111，114内亦流入電流 ，靜態閂鎖120不易反轉。為防止其發生可考慮數種方法。 其中一種係以金屬覆蓋MOS電晶體111，114之上層之方法 。圖2顯示SRAM型光檢測器100之佈局概略圖。一般而言 ，6個電晶體型SRAM記憶胞為求減少佈局面積，而形成如 圖2之配置。此時，藉由以金屬覆蓋陰影線顯示之部分之上 層，除MOS電晶體112, 11 3之外，無光子入射。 除直接遮光之外，亦可改變MOS電晶體對光之靈敏度。 圖3顯示非導通狀態之η通道型MOS電晶體300。其中301係 ρ型井擴散區域，302係汲極擴散區域，303係源極擴散區域 ，3 04係井供電擴散區域，311係汲極端子，312係閘極端子 ，3 13係源極端子，314係基板端子，320係入射之光子。各 端子中，閘極端子312、源極端子313及基板端子314為接地 電位VSS，汲極端子為電源電位VDD，本MOS電晶體300 非導通。 於半導體上入射具有充分能量之光子時，產生電洞及自 由電子對。於反偏壓狀態之ρη接合上產生電洞及自由電子 對時，藉由產生之載子，反偏壓内亦流入電流。圖3中，ρ 型井擴散區域301與汲極擴散區域302之ρη接合成為反偏壓 。因而，光子320入射於非導通狀態之η通道型MOS電晶體 300產生之漏電流，主要自汲極311流向基板314。圖3係η 通道型MOS電晶體，不過為ρ通道型MOS電晶體時亦同。 因而，擴大佈局前述MOS電晶體112，11 3之汲極擴散面 89779.DOC -16- 200419720 積。藉由擴大汲極擴散面積’ pn接合部之耗盡層區域擴大 ，光子同樣地入射時，汲極面積愈大，漏電流愈大。因而 與MOS電晶體1 1 1，114比較，擴大佈局MOS電晶體112, 113 之汲極面積時，即使同樣之光入射於MOS電晶體1 11〜114 ，靜態閂鎖120更容易反轉。 當然，亦可併用以金屬遮光與增加沒極面積。 圖4顯示前述SRAM型光檢測器100之一種配置。如圖4所 示，1C卡上之SRAM區塊400包含··記憶胞陣列401、冗長 胞陣列402、冗長程式電路403、列解碼器404、行解碼器405 、行開關陣列406、ECC(錯誤修正碼）電路407、感測放大 器408、寫入放大器409及時間產生器410。記憶胞陣列401 具有矩陣配置之靜態記憶胞，靜態記憶胞之選擇端子於每 列連接於字元線WL，靜態記憶胞之資料輸入輸出端子於每 行連接於位元線BL。列解碼器404將列位址信號RADR予以 解碼，而形成字元線選擇信號。互補位元線BL經由行開關 陣列406之開關，可連接於共用資料線CD。行位址解碼器 將行位址信號CADR予以解碼，並使用行開關陣列406之開 關選擇須導通共用資料線CD之互補位元線BL。 感測放大器408感測自記憶胞讀取至共用資料線CD之記 憶資訊，並供給至ECC電路407。寫入放大器409按照對記 憶胞之寫入資訊來驅動共用資料線CD。 前述ECC電路407在來自外部之寫入資料上附加ECC碼 ，並將其作為寫入資訊而供給至寫入放大器409，此外，輸 入自感測放大器408讀取至共用資料線CD之讀取資訊，並 89779.DOC -17- 200419720 使用隨伴其之ECC碼，判定讀取資料上有無錯誤，有錯誤 時予以修正後輸出。 前述冗長胞陣列402具有彌補記憶胞陣列40 1之不良位元 用之冗長記憶胞，且可以字元線單位或互補位元線單位替 換不良位元。字元線單位或互補位元線單位之須替換之不 良位址設定於冗長程式電路403上，存取之位址與所設定之 不良位址一致時，可進行字元線或位元線之替換。另外， 就冗長構造本身已熟知，因此，此處省略其詳細說明。 圖4之記憶胞陣列40 1中，各個網眼表示SRAM之靜態記 憶胞（亦簡稱為SRAM胞）。並以SRAM型光檢測器100替換 其中斜線表示之SRAM胞。如圖4所示，藉由隨機配置SRAM 型光檢測器100，可使反向施工更加困難。 於記憶胞陣列401中，前述各個SRAM型光檢測器100不 與記憶胞之字元線及位元線連接，而使用與位元線不同之 信號配線，將前述光檢測信號102輸出至SRAM模組之外部 。只須數個SRAM型光檢測器100之各個前述光檢測信號 102經由線或（Wired OR)連接或是或閘（OR Gate)輸出至外 部即可。 藉由將SRAM胞替換成SRAM型光檢測器100，其SRAM 胞無法用作記憶胞，藉此不致因作為SRAM之功能而發生 問題。因此，利用前述冗常用之冗長胞陣列402與冗長程式 電路403。亦即，藉由以冗長胞陣列402之記憶胞代替SRAM 型光檢測器100,不損及作為SRAM之功能，而可配置SRAM 型光檢測器100。或是即使不利用冗常用之構造，藉由利用 89779.DOC -18- 200419720 前述ECC電路407，於讀取時，替換成SRAM型光檢測器100 之位元線不確定，不過，藉由自感測放大器4 0 8輸出H i位準 或Lo位準，仍可修正因記憶胞之缺損而產生之錯誤。亦可 不使用冗長來代替光檢測器元件。此外，對SRAM型光檢 測器1 00之替換並不影響彌補記憶胞之缺陷。為求可藉由 ECC修正錯誤，SRAM型光檢測器100須分散配置成在ECC 電路修正錯誤能力以下。 圖5顯示第二例之增設二極體之SRAM型光檢測器500。 增設二極體之SRAM型光檢測器500係於SRAM型光檢測器 100之MOS電晶體112，113上並聯增設二極體511，512者。 進行遮光時，光亦照射於二極體5 11，5 12上。另外，二極 體511係以η型井區域之p型擴散層構成，二極體512係以p 型井區域之η型擴散層構成，不過並無特別限制。 其基本動作與SRAM型光檢測器100相同，因此省略。增 設之二極體係並聯於MOS電晶體112，113之汲極•基板之 pn接合之pn接合。因此具有與增加MOS電晶體112，113之 沒極面積相同之效果。使二極體獨立，佈局之自由度增加 ，亦可保持汲極面積增加時無法對應之大的pn接合。此外 ，由於SRAM靜態閂鎖120與二極體無須臨近配置，因此藉 由分離二極體511，512來佈局，可進一步增加佈局之自由 度。 圖6顯示第三例之增設限流器之SRAM型光檢測器600。 增設限流器之SRAM型光檢測器600係於增設二極體之 SRAM型光檢測器500之SRAM閂鎖之電源電位VDD及接地 89779.DOC -19- 200419720 電位VSS上增設限流器M〇S電晶體611，612者。 以下說明增設限流器之SRAM型光檢測器600之動作。首 先，與SRAM型光檢測器10〇同樣地，藉由電力導通重設之 作用’重設信號101成為Hi，轉換MOS電晶體1 15, 116導通 。轉換MOS電晶體115之源極連接於電源電位VDD，轉換 MOS電晶體116之源極連接於接地電位vss，因此，感測器 輸出102之電位重設成l〇，節點1〇3之電位重設成Hi。此時 ’ MOS電晶體111，114形成導通狀態，MOS電晶體112, 113 形成非導通狀態。藉由光入射於形成非導通狀態之M〇S電 日日月豆112，113 ’而使MOS電晶體112，113導通。此時，由於 MOS電晶體111，114形成導通狀態，因此電流流入全部之 構成靜態閂鎖120之MOS電晶體ill〜114，而在靜態閂鎖 120上產生直流電流。藉由直流電流流動，限流器m〇s電 晶體611之汲極電位上昇，限流器MOS電晶體612之汲極電 位下降。藉由該效果，靜態閂鎖12〇之電源電壓降低，閂鎖 容易反轉。亦即，光檢測器對光子數之靈敏度增加。SRAM 型光檢測咨1 00及增$又-》^極體之SRAM型光檢測器5 00之光 靈敏度基本上係以pn接合面積來調整，不過本增設限流器 之SRAM型光檢測器600之靈敏度可藉由限流器m〇S電晶 體6 11，612之電流驅動力來調整，設計容易。 以上，係說明以SRAM胞為基礎之光檢測器之構造。 SRAM在1C卡中亦用作工作區域，多作為反向施工之標的 。因而須於SRAM陣列内埋入光檢測器，使進行反向施工 困難。除此之外，亦考慮在CPU部之正反器等上引起錯誤 89779.DOC -20 - 200419720 動作，而進行反向施工之方法。為求防止此種方法，只須 採用按照標準邏輯胞規格（胞高度、寬度等）之光檢測器即 可。當然按照標準邏輯胞規格來佈局SRAM型光檢測器即 可，不過更苴採用適合標準邏輯胞之電路形式。以下，說 明以符合標準邏輯胞規格進行佈局為前提之光檢測器之構 造。 1 圖7顯示第四例之反向器型光檢測器7 〇 〇。其中7 〇丨為負 、 邏輯賦能仏唬，702為檢測器輸出信號，7〇3為感測器信號 ,711為莖敏度碉整]^〇8電晶體，712為光檢測器m〇s電晶 魯 體，713為輸出反向器，VDD為電源電位，vss為接地電位。 反向益型光檢測器700藉由負邏輯賦能信號7〇1降至L〇 ，靈敏度調整MOS電晶體711導通而啟動。《子未入射時 ，光檢測MOS電晶體712之閘極•源極短路，因此光檢測 MOS電晶體712非導通。因而光子未入射時，感測信號州 為電源電位，檢測器輸出702為接地電位vss。光子入射於 光檢測MOS電晶體712時電流流動，感測器信號7〇3藉由電 流驅動力之比而降低。光子數達到一定數以上，感測器信、φ 號703之電位低於輸出反向器713之邏輯臨限值（邏輯臨限· 值電壓）時，檢測器輸出702&Hi，而進行光檢測。 圖8顯示第五例之偏壓反向器型光檢測器8〇〇。其中 為負邏輯賦能信號，802為正邏輯賦能信號，8〇3為偏壓節 點，804為感測器信號，8〇5為檢測器輸出信號。8ιι，815 8i9為p通道型限流M0S電晶體。814,818,822為11通道型限 流MOS電晶體。813,82ign通道型靈敏度控制m〇s電晶體
89779.DOC -21 - 200419720 ，8 1 7為η通道型光檢測M〇S電晶體。此等元件中，照射光 者僅為光檢測Μ O S電晶體8 1 7，其他元件則以金屬膜覆蓋 。此時MOS電晶體之W，L之值係設計成81 1=815 = 819， 812=816=820 ， 813=821 ， 814=818=822 。 負邏輯賦能信號801為Hi，正邏輯賦能信號8〇2為Lo時， 偏壓反向器型光檢測器800非導通。藉由M〇s電晶體811， 814, 815, 818 ’電流不流動，感測器信號8〇4藉由m〇s電晶 體823而提升，檢測器輸出信號8〇5固定在接地電位¥“。 負邏輯賦能信號801切換成l〇，正邏輯賦能信號8〇2切換 成Hi時，偏壓反向器型光檢測器8〇〇啟動，偏壓節點8〇3之 電位藉由MOS電晶體811〜8 14構成之時脈反向器型偏壓電 路之負反饋來決定。此時，M0S電晶體之w，L之值設計成 811 = 819、812 = 820、813 = 82卜 814==822，因此偏壓節點 8〇3 之電位與藉由MOS電晶體8丨9〜822構成之反向器之邏輯臨 限值相等。此時亦設計成M〇s電晶體813 = 817時，感測器 信號804之電位亦應與偏壓節點8〇3之電位相等。而實際之 W/L之值預先設計成M〇s電晶體813>817。為求避免受到 短通道效應之影響，宜設計成使L㈣，而W之值為813> 8Π。藉由如此設計，由於M〇s電晶體813與817之電流驅 動力不同’因此感測器信號8()4之電位高於偏壓節點8〇3之 電位，檢測器輸出信號805則固定於接地電位附近。 曰光子入射於光檢測M〇s電晶體817時，在光檢測购^電 曰曰把8 17之及極•基板間產生漏電流。由於電流增加，因此 感測器信號8 0 4之電位隆供。决工私 降低先子數增加，感測器信號804
89779.DOC -22- 200419720 之卷位低於藉由MOS電晶體819〜822構成之反向器之邏輯 臨限值時，檢測器輸出信號805轉變成Hi。 本偏壓反向器型光檢測器800之特徵為：可藉由η通道型 M〇S電晶體813(=821)與817之W/L之差輕易地調整光檢測 之靈敏度。本偏壓反向器型光檢測器8〇〇動作時，雖電流持 績流動’但是藉由設定較小之p通道型限流M〇s電晶體8工^， 815，818及η通道型限流M0S電晶體814，818，822之界几之 值，與1C卡整個耗電比較，可予以低耗電化至不致產生問 題之程度。 圖9顯不第六例之電流鏡型光檢測器9〇〇。其中9〇1為負 遴輯賦能信號，902為正邏輯賦能信號，9〇3為偏壓節點， 904為感測器信號，905為檢測器輸出信號，911為p通道型 電流源MOS電晶體，913為η通道型偏壓MOS電晶體。915, 917為構成電流鏡之M〇s電晶體，916*η通道型靈敏度調 整MOS電晶體，919為η通道型光檢測“〇3電晶體，92〇〜923 為限流反向器，912為η通道型降低M〇s電晶體。914，918 為P通道型提升MOS電晶體。此等元件中，照射光者僅光 檢測MOS電晶體9 1 9，其他元件則以金屬膜覆蓋。 負邏輯賦能信號9〇1為出，正邏輯賦能信號9〇2為1^〇時， 電流鏡型光檢測器900非導通。藉由pmM0S電晶體912， 電流不流入MOS電晶體913, 916, 919,感測器信號904藉由 提升MOS電晶體91 8而提升，檢測器輸出信號9〇5固定在接 地電位VSS。 負邏輯賦能信號901切換成Lo，正邏輯賦能信號9〇2切換 89779.DOC -23- 200419720 成m時，電流鏡型光檢測器900啟動。流入電流源M<^電 晶體9 11之電流流入偏壓MOS電晶體9 1 3，決定偏壓節點 903之電位。此時，靈敏度調整M0S電晶體916與光檢測 MOS電晶體9 1 9之W，L相同時，兩個ΜOS電晶體中流入相 同電流。實際上係設計成增加靈敏度調整MOS電晶體之w ，而大於靈敏度調整MOS電晶體916之電流流動。兩個MOS 電晶體之電流差以MOS電晶體9 15，917構成之電流鏡主動 負載放大。MOS電晶體915，917之通道長調制係數充分小 時，感測器輸出904固定在電源電位VDD附近，檢測器輸 出信號905固定在接地電位VSS附近。 光子入射於光檢測MOS電晶體919時，在光檢測MOS電 晶體919之汲極•基板間產生漏電流。此時電流增加。流入 光檢測MOS電晶體919之電流大於流入靈敏度調整MOS電 晶體916之電流時，藉由電流鏡主動負載之作用，感測器信 號904之電位下降至接地電位VSS附近。因而檢測器輸出信 號905轉變成Hi位準，來檢測光之照射。 本電流鏡型光檢測器900亦可藉由靈敏度調整MOS電晶 體916與光檢測MOS電晶體919之W/L之差輕易地調整光靈 敏度。該電路於動作中雖電流亦持續流動，不過藉由適切 调整以MOS電晶體911與913構成之偏壓電路，與在輸出反 向器内限制電流之MOS電晶體920，923之W，L值，對1C卡 之整個耗電，可予以低耗電化至不致產生問題之程度。 圖10顯示第七例之差動AMP型光檢測器1000。其中1〇〇i 為負邏輯賦能信號，1002為正邏輯賦能信號，1003為偏壓 89779.DOC -24- 200419720 節點’ 1004為感測器信號，1005為檢測器輸出信號，丨〇11 為P通道型電>見源MOS電晶體’ 1013為η通道型偏壓m〇s電 晶體’ 1024為η通道型電流源MOS電晶體。1〇15, 1〇17為構 成電流鏡負載之MOS電晶體，1〇 16為^通道型靈敏度調整 MOS電晶體，1019為η通道型光檢測m〇S電晶體， 1020〜1023為限流反向器，1〇12為η通道型降低m〇s電晶體 。1014, 1018為ρ通道型提升MOS電晶體。此等元件中，照 射光者僅光檢測MOS電晶體1〇19，其他元件則以金屬膜覆 蓋。 負邏輯賦能信號1001為Hi，正邏輯賦能信號1002為Lo時 ’差動AMP型光檢測器1 〇〇〇非導通。藉由降低μ〇S電晶體 1012 ’電流不流入電流源M〇s電晶體丨〇24，感測器信號 1004藉由提升MOS電晶體1018而提升，檢測器輸出信號 1005固定在接地電位vSS。
負邏輯賦能信號1001切換成Lo，正邏輯賦能信號1〇〇2切 換成Hi時，差動AMP型光檢測器1 〇〇〇啟動。流入電流源 M0S電晶體1011之電流流入偏壓MOS電晶體1013，電流源 MOS電晶體1〇24之電流藉由電流鏡來決定。此時，靈敏度 調整“03電晶體1〇16與光檢測“03電晶體1〇19之\¥，1^目 同時，兩個MOS電晶體流入相同之電流。實際上係設計成 增加靈敏度調整MOS電晶體之W，而大於靈敏度調整M0S 電晶體1016之電流流動。兩個MOS電晶體之電流差以MOS 電晶體1015，1〇 17構成之電流鏡主動負載放大。MOS電晶 體1015，1017之通道長調制係數充分小時，感測器輸出
89779.DOC -25- 200419720 1004固定在電源電位VDD附近，檢測器輸出信號1〇〇5固定 在接地電位VSS附近。 光子入射於光檢測MOS電晶體1019時，在光檢測“〇8電 晶體1019之汲極•基板間產生漏電流。此時電流增加。流 入光檢測MOS電晶體1 〇 1 9之電流大於流入靈敏度調整 MOS電晶體1016之電流時，藉由電流鏡主動負載之作用， 感測器信號1004之電位下降至接地附近。因而檢測器輸出 信號1005轉變成Hi位準，來檢測光之照射。 本差動AMP型光檢測器1000之特徵亦與電流鏡AMp型 光檢測器900等相同，可藉由靈敏度調整m〇s電晶體1016 與光檢測Μ Ο S電晶體1 〇 1 9之W之差輕易地調整光靈敏度。 再者，其優點為··與電流鏡AMP型光檢測器900等比較， 光檢測MOS電晶體1019之汲極電位提高。各光檢測器係藉 由檢測產生於光檢測MOS電晶體之汲極•基板間之pn反偏 壓之漏電流，來檢測光之入射。汲極電位低時，耗盡層中 之電場弱’藉由入射光子而產生之電洞•自由電子對在除 去耗盡層之前再結合之概率提高。差動AMP型光檢測器 1000藉由提高光檢測MOS電晶體1〇19之汲極電位，來強化 汲極·基板間之電場，使光靈敏度進一步提高。差動amp 型光檢測器1000於動作中雖電流亦持續流動，不過藉由適 切調整以MOS電晶體1011與1013構成之偏壓電路，與在輸 出反向器内限制電流之MOS電晶體1020，1023之W，L值， 對1C卡之整個耗電，可予以低耗電化至不致產生問題之程 度。 89779.DOC -26- 200419720 圖11顯示圖8之偏壓反向器型光檢測器800之變形例。圖 11所示之偏壓反向器型光檢測器8〇〇a係可調整靈敏度控 制用元件之電流驅動能力者。亦即，與圖8之構造不同之處 在於並聯配置靈敏度控制MOS電晶體813a與限流MOS電 晶體814a之串聯電路；靈敏度控制m〇S電晶體813b與限流 MOS電晶體814b之串聯電路；及靈敏度控制m〇S電晶體 813c與限流MOS電晶體814c之串聯電路。MOS電晶體之W， L 之值為 814a=814b=814c = 814。MOS 電晶體 813a，813b， 813c之L與MOS電晶體817相同，MOS電晶體813a，813b， 813ciW8i3a，W8Ub，W813c，對 MOS 電晶體 817 之 W817，如形 成 W813a =3 · W817/4、W813b =1 · W817/8、W813c =1 · W817/16 。控制信號802為Hi，偏壓反向器型光檢測器goo可動作時 ’藉由選擇信號8〇4a，804b，804c之任何一個是否為Hi，靈 敏度控制用元件之電流驅動能力不同，可將感測器信號 804對偏壓節點8〇3之初始電位之差設定在所需值。選擇信 號804a，804b，804c可藉由省略圖式之光阻值來決定。藉此 ’檢測靈敏度之修正或最佳化容易。 ·
圖12舉例顯示1C卡用之微電腦（亦簡稱為1C卡微電腦）來4 作為1C卡用之半導體積體電路。此處係顯示將前述各種光 檢測器如何應用於ic卡微電腦。其中11〇〇為1(：卡之ICM(積 體電路模組），如為ic卡微電腦。1101為電源端子，11〇2 為接地端子，1103為時脈輸入端子，丨104與丨1〇5為〗/〇端子 ，1111為電源區塊，丨丨12為PLL(鎖相迴路）區塊，丨丨13為包 sCPU之邏輯電路區塊，1114為介面區塊，1115gSRAM
89779.DOC -27- 200419720 1116為11(^’1117為££1>11〇]^，1121為内部資料匯流排。 1116具有包含cpu之邏輯電路區塊Hi)中之cpu d工制私式’ EEPROM 1117具有可重寫之控制資料等。 RAM 11 1 5用於包含CPU之邏輯電路區塊11丨3中之之 工作區域等。PLL 1 1 12依據自時脈輸人端子i 1()3供給之外 部時脈而生成内部時脈。 一般而言，由於IC卡之各外部端子不要求快速性，因此 1C卡微電腦係採用傳統之5 v電源之介面。因而，在IC卡微 黾月自1100上黾源係供給5 V。但是，由於5 γ之電源對於 發展出比深次微米製程更微細化之1(：而言過高，因此，為 求在各電路上供給適切之電源電壓，而需要降壓電源。此 外’ EEPROM 1117為了刪除/寫入記憶體，而需要高於5 v 且低於接地之電壓，因此分別需要使用充電泵等之昇壓電 源/負電壓電源電路。集合此等電源電路之區塊則為電源區 塊1 Π 1。電源區塊丨丨丨丨主要由類比電路構成。因此，可隱 密配置前述偏壓反向器型光檢測器8〇〇、電流鏡型光檢測 器900及差動AMP型光檢測器1000等之電路。所謂隱密， 係指為求形成類比電路，即使插入流動穩流之電路構造之 光檢測器’對周圍之電路構造仍不易識別。 由於1C卡彳政電腦11 〇〇内藏包含cpu之邏輯電路區塊1113 ，因此需要PLL區塊1112。由於PLL區塊11 12係以類比電路 構成，因此可隱密配置前述偏壓反向器型光檢測器8〇〇、電 流鏡型光檢測器900及差動AMP型光檢測器1000等之電路。 由於包g C P U之邏輯電路區塊1113及介面區塊1114主要 89779.DOC -28- 200419720 係以數位電路構成，因此採用反向型光檢測器700適切。所 謂適切，係指為求形成數位電路，即使插入推挽構造之光 檢測器，對周圍之電路構造仍不易識別。 由於 SRAM 11 15、ROM 1116 及 EEPROM 11 17係記憶體 元件，因此，採用SRAM型光檢測器100、增設二極體SRAM 型光檢測器500、增設限流器SRAM型光檢測器600等適切 。所謂適切，係指由於光檢測器具備記憶胞等之電路構造 ，因此，對周圍之記憶胞不易識別。由於ROM 1116及 EEPROM 1117之記憶胞構造與SRAM不同，不適合混合於 記憶體陣列中，不過，若將暫時儲存須寫入記憶胞之資料 或自記憶胞讀取之資料之緩衝器形成SRAM記憶胞構造， 則可在其中混合SRAM型光檢測器。 各種光檢測器之光檢測信號如採用邏輯和，邏輯信號形 成一種1C卡微電腦之重設信號（主重設信號）。藉此，即使 照射光，而嘗試收集反向施工用之資料，此時，在1C卡微 電腦上施加主重設信號而恢復成初始狀態，則無法解除重 設。因而，即使欲藉由光照射進行不正當之資料收集，1C 卡之動作停止，可阻止統計性地分析密碼鍵等。 因此，藉由針對電路區塊之特性，適切配置各種光檢測 器，可更有效防止反向施工。 上述光檢測器之配置法，可考慮各種方法。如可考慮採 用第一，藉由配置元件，而在形成之間隙内配置之方法； 第二，以格棚狀圖案配置之方法等。 圖1 3舉例顯示在功能區塊之元件配置間隙配置光檢測器 -29-
89779.DOC 200419720 之狀態。如一個功能區塊1604配置成D型閂鎖電路等之第 一基本胞1601、NAND閘（NAND)等之第二基本胞16〇2及反 向器等之第三基本胞1603滿足所需之功能，並在藉此產生 之間隙配置光檢測器1301。一般而言，數位電路藉由並聯 基本胞1601，1602，1603等而構成功能區塊16〇4。基本胞 1601〜1603為求容易配置，胞之高度統一，而寬度則依各. 胞而不同。因此，構成功能區塊時，均可形成間隙。一般 而T，該間隙係不作任何配置或配置所謂間，隙胞，不過於 此配置光檢測器1301，可在不增加面積下，於多數功能區 塊内配置光檢測器1301。 圖14舉例顯示以格柵狀圖案配置光檢測器之狀態。特別 是在欲防止反向施工之功能區塊17〇4中預先配置光檢測器 1301。其配置於此處係格柵狀。其方法係在光檢測器13〇1 之間隙配置基本胞1601〜1603 ,因此產生許多胞之間隙 1701，不過由於可調整光檢測器13〇1之密度，因此具有防 止反向施工之優點。 圖15舉例顯示在1)型正反器中配置光檢測電路之基本胞·鲁 。著重於防止反向施工時，於邏輯電路之基本元件（正反器、 、NAND、N0R、反向器等）中預先配置光檢測器，藉由使 用此等’容易高密度配置光檢測器。 圖15所示之基本胞15〇1對應於〇型正反器之基本元件， 包含：D型正反器1502、光檢測電路13〇1及線或結合元件 U〇2。此時採用之光檢測器最宜為於動作時耗電幾乎為零 ，可抑制面積較小之反向器型光檢測器7〇〇，因此，於光檢
89779.DOC -30- 200419720 測電路1 30 1上採用反向器型光檢測器7〇〇。線或結合元 1 302之汲極可結合於設於其他基本胞之線或結合元件之、、及 圖16舉例顯示，除光檢測之外，附加電壓檢測、頰率檢 測、配線切斷檢測功能之1C卡微電腦。與圖12不同之處: 於附加有電壓檢測電路1 201、頻率檢測電路丨2〇2、配緩士 斷右X測電路12 〇 3及主動密封配線（框架圖案）12 〇 4。 電壓檢測電路1201檢測電源區塊丨丨丨丨生成之内部動作^ 源在規定以下之降壓。其係預期藉由以探針於内兩〜 u 、电源節 點上施加異常之降壓電壓，使其異常動作，來進行反向％ 工之分析，為求檢測此種情況而利用前述電壓檢測 1201 。 @ 各 頻率檢測電路丨2〇2係檢測PLL1112生成之内部時脈之啷 率達到規定之頻率以上。其係預期藉由以探針於内部時^ 供給節點上施加異常之高頻，使其異常動作，來進行反向 施工之分析，為求檢測此種情況而利用前述頻率•踗 m2。 n私峪 配線切斷檢測電路1203係檢測配置於1(:卡微電腦表面之 主動密封配線（框架圖案）丨綱被切斷。主動密封配線（ 圖案）1204如圖17所示，係在IC卡微電腦整個表面敷設成^ 緣緻密之圖案。欲使探針接觸於心微電腦之内部節點田 卡微電腦之表面保護膜等時，主動密封配線（框架 圖本）1204亦同時被切斷，而可檢測出。 圖18舉例顯示藉由光檢測器之 J 兒壓檢測、頻率
89779.DOC -31- 200419720 檢測及配線切斷檢測，而综合性生成重設信號之電路構造 。其中1 30 1係統稱各種形態之光檢測電路之光檢測電路， 1302係將光檢測電路1301之檢測信號輸入選擇端子之 MOS電晶體等線或元件，1308係將來自電壓檢測電路1201 之檢測信號輸入選擇端子之MOS電晶體等線或元件，1309 係將來自頻率檢測電路1202之檢測信號輸入選擇端子之 MOS電晶體等線或元件。1303係重設電路，1304係重設信 號，1305係降低電阻，1306係提升電阻，1204係主動密封 配線。前述線或元件1301，1308, 1309、提升電阻1306、降 低電阻1305及主動密封配線1204共用連接於配線1307。 因前述提升電阻1306之電阻值小於降低電阻1305，因此 ，配線1307之電位之在電源電壓VDD附近之任何光檢測電 路1301檢測光之入射時，線或元件1302即形成導通狀態， 電壓檢測電路1201檢測出内部電壓之異常時，線或元件 1308即形成導通狀態，頻率檢測電路1202檢測出頻率異常 時，線或元件1309即形成導通狀態。任何一個線或元件形 成導通狀態時，配線1307之電位下降至接地電位VSS附近 · 。重設電路1303檢測出電壓下降時，即確認重設信號1304〆 ，而將1C卡微電腦予以初始化。即使切斷配線1 307，或是 即使切斷主動密封配線1204，配線1307之電位仍藉由降低 電阻1305之效應而下降至接地電位VSS附近，同樣地，1C 卡微電腦被初始化。無法進行重設指示之解除，1C卡之動 作停止。 此外，在構成圖2所示之光檢測元件之MOS上層形成遮 89779.DOC -32- 200419720 光用之金屬箔時，亦可藉由主動密封配線及其他配線形成 。此時配線之寬度通常比MOS之大小為窄，因此，亦可藉 由緊密配置遮光之MOS上層之配線，並疏散配置未遮光之 MOS上層之配線來產生光強度差。 圖19舉例顯示接觸介面形式之IC*n 30之外觀。在包含 合成樹脂之卡基板1 1 3 1上，作為外部介面部之藉由電極圖 案所形成之外邵端子1132露出於表面，而埋入有前述圖12 及圖16所示之1C卡微電腦11〇〇，不過並無特別限制。前述 電極圖案上結合對應1C卡微電腦11〇〇之外部端子。 圖20舉例顯示非接觸介面形式之1(：:卡1134之外觀。在包 含合成樹脂之卡基板1135上，埋入天線1136作為外部介面 部’並埋入前述圖12及圖16所示之1C卡微電腦丨丨〇〇，不過 並無特別限制。本例中之ic卡微電腦1100在介面區塊1114 内具有高頻部，該高頻部上結合前述天線丨136。 如以電子錢幣系統利用前述1C卡1130，1134時，係將密 馬鍵及金額貝訊等予以密碼化後儲存於前述別 1117内，利用電子錢幣時，將密碼鍵及金額資訊予以解碼· ，並使用解碼後之資訊判定是否為正當利用，而後將必要♦ 之金額存入銀行，或是將所需金額轉撥到其他的Ic卡。 此外，將前述1C卡1 130, 1 134安裝於行動電話内來使用 時，係將使用人之電話號碼、ID號碼、扣款資訊等予以密 碼t後儲存於前述EEPR〇Mm7R，於利用電話時才將此 等資訊解碼，並使用解碼後之資訊判定是否為正當利用， 而後因應使用次數更新扣款資訊後再度予以密碼化。
89779.DOC -33- 200419720 上述1C卡113 0，11 34藉由前述1C卡微電腦1100光檢測之 強制重設作用，可防禦密碼键等之資料被入侵，避免發生 使用人之損失。 圖2 1顯示圖7之反向器型光檢測器700變形例之光檢測器 700A。圖7之電路之受光元件係利用光檢測MOS電晶體7 1 2 之汲極之PN接合。而光檢測器700 A則係將其替換成二極體 1812之PN接合。即使在反偏壓之二極體1812上照射光，仍 然產生與沒極相同之漏電流。 負邏輯賦能信號701下降至Hi時，輸出之電位703上昇至 電源電位VDD。此時檢測器輸出信號702之電位成為接地 電位VSS。於二極體1812上照射光時產生漏電流，光之強 度充分大，漏電流之大小大於靈敏度調整MOS電晶體711 之電流驅動力時，感測器輸出信號703下降，而低於輸出反 向器71 3之邏輯臨限值，檢測器輸出702上昇至Hi。 圖22顯示圖7之反向器型光檢測器700其他變形例之光檢 測器700B。其不同之處在於係以P通道型構成靈敏度調整 用MOS電晶體1911，以N通道型構成光檢測用MOS電晶體。- 正邏輯賦能信號1901上昇至Hi時，電位1903下降至接地 _ 電位VSS。此時檢測器輸出信號1902之電位成為接地電位 VSS。在非導通狀態之MOS電晶體1911之汲極上照射光時 ，產生漏電流，光之強度充分大，漏電流之大小大於MOS 電晶體1912之電流驅動力時，電位1903上昇，而高於緩衝 器1913之邏輯臨限值，檢測器輸出信號1902上昇至Hi。 圖23顯示圖22之變形例之光檢測器700C。係將圖22中使 89779.DOC -34- 200419720 用於受光元件之MOS電晶體1911替換成二極體2〇1ι。二極 體20H之基本動作形態與圖21中說明者相同，因此省：其 詳細之動作說明。 a 圖24顯π圖8之偏壓反向器型光檢測器8〇〇之變形例之光 檢測器_B。圖8之電路上，受光元件係利用光檢測齡$ 電晶體817之汲極之PN接合。圖24則係利用二極體21丨〇作 為文光兀件，來取代MOS電晶體817。二極體211〇係以反 偏壓狀態連接於輸出804與電路之接地電位vss之間。 由於MOS電晶體813與M〇s電晶體817之電流驅動力係 設足成MOS電晶體813>M〇s電晶體817，因此感測器作號 804之電位高於M0S電晶體819〜822構成之反向器二邏; 臨限值。此時，於二極體2UG上照射光時，產生漏電流， 光之強度充分大，且漏電流充分大時，感測器信號之電 位低於以MOS電晶體819〜822構成之反向器之邏輯臨限值 。藉此，檢測器輸出805自接地電位附近上昇至電源電位 VDD附近’而可照射光。 圖25顯示圖24變形例之光檢測器8〇〇c。其不同之處在於 將圖22增設之二極體2 i i 〇配置於M〇s電晶體8工7之源極與 電路之接地電位VSS之間。基本之動作形態與圖24中說明 者相同，因此省略其詳細之動作說明。 圖26顯π圖8之偏壓反向器型光檢測器8〇〇變形例之光檢 測益8〇〇£>。此時，係將藉由P通道型MOS電晶體2216與η通 道』％03思晶體2217構成之反向器之該1^〇3電晶體2216 作為光檢測用MOS電晶體，而採用降低感測器輸出8〇4之
89779.DOC •35- 200419720 MOS電晶體2223來取代提升用m〇s電晶體823。 圖8中，MOS電晶體之電流驅動力係設定成M〇s電晶體 812—MOS電晶體816，MOS電晶體813 > MOS電晶體8Π， 不過圖26<電路則係設定成MOS電晶體812 > M〇S電晶體 2216 ’ MOS電晶體8l3=M〇s電晶體2217。因而，感測器信 號804之電位低於&M0S電晶體819〜822構成之反向器之 邏輯臨限值。此時在用作受光元件之M〇s電晶體22 1 6上照 射光時，產生漏電流，於光之強度充分大，且漏電流充分 大時，感測态信號804之電位高於以MOS電晶體8 19〜822構 成I反向器之邏輯臨限值。藉此，檢測器輸出信號22〇 i自 接地電位VSS附近上昇至電源電位VDD附近，藉此檢測光 之照射。 圖27顯示圖26變形例之光檢測器800E。此時受光元件係 附加二極體23 10，來取代用於受光元件之M〇s電晶體6 。其動作省略。二極體2310之連接與圖25同樣地，可變更 成以反偏壓連接於]VIΟ S電晶體2 216之源極與電源電位 VDD之間之形態，不過圖上並未顯示。 圖28顯示圖9之電流鏡型光檢測器900變形例之光檢測器 900A。其不同之處在於增設二極體241〇作為受光元件，來 取代圖9之電路上用作受光元件之m〇S電晶體919。二極體 2410在反偏壓狀態（反方向連接狀態）下並聯於m〇s電晶體 916 〇 由於MOS電晶體916與M0S電晶體919之電流驅動力係 設定成MOS電晶體916>MOS電晶體919，因此感測器信號 89779.DOC -36- 904ι電位高於以M〇s電晶體92〇〜923構成之反向器之邏 輯臨限值。此時，在二極體2410上照射光時產生漏電流， 元光之強度充分大，且漏電流充分大時，感測器信號9〇4 之電位低於以MOS電晶體920〜923構成之反向器之邏輯臨 限值。藉此，檢測器輸出905自接地電位VSS附近上昇至電 源笔k VDD附近，來檢測光之照射。 圖29顯示圖9之電流鏡型光檢測器900變形例之光檢測哭 900B。其與圖9不同之處在於替換MOS電晶體之導電型（1) 型、n型）而構成。圖9之電路中，MOS電晶體916, 919之電 流驅動力上係設定MOS電晶體916> MOS電晶體919之關 係’而圖29之電路亦同樣地設定MOS電晶體2516>MOS電 晶體2519之關係。因而，感測器信號2504之電位低於以 M0S電晶體2520〜2523構成之反向器之邏輯臨限值。此時 在用作受光元件之MOS電晶體519上照射光時產生漏電流 ，於光之強度充分大，且漏電流充分大時，感測器信號25〇4 之電位高於與MOS電晶體2520〜2523構成之反向器之邏輯 臨限值。藉此，檢測器輸出2506自接地電位Vss附近上昇 至電源電位VDD附近，來檢測光之照射。 圖30顯示圖29之電流鏡型光檢測器900B變形例之光檢 測器900C。其不同之處在於增設二極體2610作為受光元件 ’來取代圖29之電路上用作受光元件之m〇S電晶體2519。 二極體2610係以反偏壓狀態（反方向連接狀態）並聯於m〇s 電晶體2516。其基本之動作形態與圖28中說明者相同，因 此省略其詳細之動作說明。 89779.DOC -37- 200419720 圖3 1顯示圖1 〇之差動AMP型光檢測器1 〇〇〇變形例之光 檢測器1000A。該圖所示之光檢測器1〇〇〇八上增設二極體 27 10作為受光元件，來取代圖1〇中用作受光元件之m〇s電 日曰m 1019。由於MOS電晶體1〇16與MOS電晶體1019之電流 驅動力係設定成MOS電晶體i〇i6> MOS電晶體1019，因此 感測器信號1004之電位高於以MOS電晶體1〇2〇〜1023構成 之反向器之邏輯臨限值。此時，在二極體271 0上照射光時 產生漏電流，於光之強度充分大，且漏電流充分大時，感 測器信號1004之電位低於以MOS電晶體1〇2〇〜1023構成之 反向器之邏輯臨限值。藉此，檢測器輸出1 〇〇5自接地電位 VSS附近上昇至電源電位VDD附近，來檢測光之照射。 圖32顯示圖10之差動AMP型光檢測器1000A變形例之光 檢測器1000B。其與圖31不同之處在於替換m〇S電晶體之 導電型（p型、η型）。圖10之電路上，電流供給能力係設定 成MOS電晶體1016 > MOS電晶體1〇19，而圖32之電路亦同 樣地設定成電流驅動能力係設定成MOS電晶體2816 > MOS電晶體2819。因而，感測器信號2804之電位低於以 MOS電晶體2820〜2823構成之反向器之邏輯臨限值。此時 在用作受光元件之Μ 0 S電晶體2 8 19上照射光時產生漏電 流，於光之強度充分大，且漏電流充分大時，感測器信號 2804之電位高於以MOS電晶體2820〜2823構成之反向器之 邏輯臨限值。藉此，檢測器輸出2806自接地電位VSS附近 上昇至電源電位VDD附近，來檢測光之照射。 圖33顯示圖32之檢測器1000Β變形例之光檢測器10〇〇c -38-
89779.DOC 200419720 。其不同之處在於增設二極體2910作為受光元件，來取代 圖29之電路上用作受光元件之％〇8電晶體2819。二極體 2910係以反偏壓狀態（反方向連接狀態）並聯於]^[〇3電晶體 2819。其基本之動作形態與圖29中說明者相同，因此省略 其詳細之動作說明。 圖34顯tf圖29之光檢測器變形例之光檢測器9〇〇D。如圖 29所示，受光元件獨立時，可使二極體與其他分離來配置 。此時如圖34所示，受光元件可具有數個二極體 2610一 1〜2610 一3。即使僅存在數個作為受光元件部分之二 極體，其他電路部分之光檢測器本體9〇〇c〇r只須單體即可 ，因此電路面積小，且耗電少。即使作為受光元件之二極 體2610—1〜2610—3中之一個照射光時，仍可與其反應來檢 測光。 此外，為求測試光檢測器本體900c〇r是否正確動作，最 好將測試電路3010如圖所示地連接。測試電路3〇1〇藉由排 出電流，可作出類似感測器反應之狀態，而可測試光檢測 器本體是否動作。另外，圖21、圖23、圖24、圖27、圖28 、圖31及圖33之各電路亦可以相同之構造，採用數個二極 體與一個光檢測器本體之構造。 圖35顯示用作受光元件之二極體之裝置剖面構造。二極 體件只要p型半導體與n型半導體接合，可在任何位置 構成如ρ型基板311〇與電源分離用擴散層η 2〇之ρΝ接 合可用作二極體。此外，（1)電源分離用nS擴散層312〇與口 型井區域（p— WELL)3130，（2) p- WELL 3130與一擴散層
89779.DOC -39- 200419720 3140，（3)n — WELL 31 50與P +擴散層3160等亦可用作二極 體。如此，與二極體pn接合，即使為其他元件之一部分， 其仍可以二極體之概念來掌握。再者，藉由利用電容器及 電阻等未形成於矽基板之元件正下方之擴散層來構成二極 體，可抑制因增設二極體造成之面積增加。 以上係依據實施形態來具體說明本發明人之發明，不過 本發明並不限定於此，只要在不脫離其要旨之範圍内，當 然可作各種變更。 如將靜態閂鎖作為主體之光檢測器亦可配置於SRAM以 外之記憶體之記憶體陣列内。設於1C卡微電腦之電路模組 並不限定於圖12等中說明之内容，亦可搭載計時器等其他 電路模組。本發明亦可廣泛應用於1C卡微電腦以外之系統 晶片之其他半導體積體電路上。另外，上述藉由金屬遮光 與汲極面積之增加等技術性手段亦可應用於本發明之光檢 測器以外之一般光檢測用之光檢測器上。 【圖式簡單說明】 圖1係舉例顯示本發明第一種實施形態之SRAM型光檢 測器之電路圖。 圖2係顯示以金屬皮膜將SRAM型光檢測器之光檢測元 件以外予以遮光之一種圖案說明圖。 圖3係顯示向非導通狀態之MOS電晶體入射光子時之動 作說明圖。 圖4係顯示SRAM型光檢測器對SRAM配置狀及SRAM模 組整體構造之區塊圖。 89779.DOC -40- 200419720 圖5係顯示增設二極體SRAM型光檢測器之電路圖。 圖6係顯示增設限流器SRAM型光檢測器之電路圖。 圖7係顯示反向器型光檢測器之電路圖。 圖8係顯示偏壓反向器型光檢測器之電路圖。 圖9係顯示電流鏡型光檢測器之電路圖。 圖10係顯示差動AMP型光檢測器之電路圖。 · 圖11係顯示圖8之偏壓反向器型光檢測器8〇〇之變形例之 1 電路圖。 圖12係顯示配置各種光檢測器狀態之1〇：卡微電腦之概略 隹 構造之區塊圖。 圖13係舉例顯示於功能區塊之元件配置間隙配置光檢測 器狀態之佈局說明圖。 圖14係舉例顯示在功能區塊内以格柵狀圖案配置光檢測 器狀態之佈局說明圖。 圖15係舉例顯示在D型正反器内配置光檢測器之基本胞 之電路圖。 圖16係整體顯示光檢測器之光檢測之外，附加電壓檢測· · 、頻率檢測、配線切斷檢測功能之1(：卡微電腦之區塊圖。· 圖17係顯示在IC卡微電腦之整個表面敷設主動密封配線 作為緻密圖案狀態之說明圖。 圖18係舉例顯示藉由光檢測器之光檢測、電壓檢測、頻 率檢測及配線切斷檢測综合性生成重設信號之電路構造之 說明圖。 圖19係舉例顯示接觸介面形式之1C卡外觀之平面圖。
89779.DOC -41 - 200419720 圖2 0係舉例顯tf非接觸介面形式之i c卡外觀之平面圖。 圖2 1係’顯示圖7之反向器型光檢測器變形例之光檢測哭 之電路圖。 圖22係顯示圖7之反向器型光檢測器其他變形例之光檢 測器之電路圖。 圖23係顯示圖22之變形例之光檢測器之電路圖。 圖24係顯示圖8之偏壓反向器型光檢測器變形例之光檢 測器之電路圖。 圖2 5係顯示圖2 4之變形例之光檢測器之電路圖。 圖26係顯示圖8之偏壓反向器型光檢測器變形例之光檢 測器之電路圖。 圖27係顯示圖26之變形例之光檢測器之電路圖。 圖28係顯示圖9之電流鏡型光檢測器變形例之光檢測器 之電路圖。 圖29係顯示圖9之電流鏡型光檢測器其他變形例之光檢 測為之電路圖。 圖30係顯示圖29之電流鏡型光檢測器變形例之光檢測器 之電路圖。 圖3 1係顯示圖1 〇之差動AMP型光檢測器變形例之光檢 測器之電路圖。 圖32係顯示圖1〇之差動AMP型光檢測器其他變形例之 光檢測器之電路圖。 圖33係顯示圖32之檢測器變形例之光檢測器之電路圖。 圖34係顯示圖29之光檢測器變形例之光檢測器之電路圖。
89779.DOC -42- 200419720 圖3 5係說明用作受光元件之二極體之裝置構造用之剖面 圖。 【圖式代表符號說明】 100 111， 112, 113, 114 120 302 303 311 312 313 314 320 400 401 402 403 407 511, 512 611， 612
700, 700A，700B，700C 711 712 800, 800A，800B，800C， SRAM型光檢測器 構成靜態閂鎖之MOS電晶體 靜態閂鎖 汲極擴散區域 源極擴散區域 沒極端子 閘極端子 源極端子 接地端子 光子 SRAM區塊 記憶胞陣列 冗長胞陣列 冗長程式電路 ECC電路 二極體 限流器MOS電晶體 反向器型光檢測器 靈敏度調整MOS電晶體 光檢測MOS電晶體 偏壓反向器型光檢測器 89779.DOC -43- 200419720
800D, 800E 813, 821 靈敏度控制MOS電晶體 813a，813b，813c 靈敏度控制MOS電晶體 817 光檢測MOS電晶體靈敏度控 制MOS電晶體 900, 900A，900B，900C，900D電流鏡型光檢測器 916 1000, 1000A，1000B，1000C 1016 1019 1100 1111 1112 1113 1114 1115 1116 1117 1130 1131， 1135 1132 1136 1201 1202 靈敏度調整MOS電晶體 差動AMP型光檢測器 靈敏度調整MOS電晶體 光檢測MOS電晶體 1C卡微電腦 電源區塊 PLL區塊 包含CPU之邏輯電路區塊 介面區塊
SRAM
ROM
EEPROM 1C卡 卡基板 外邵端子 天線 電壓檢測電路 頻率檢測電路 -44-
89779.DOC 200419720 1203 1204 1301 1302 1303 1304 1305 1306 1307 1308, 1309 1501 配線切斷檢測電路 主動密封配線 光檢測元件 線或結合元件 重設電路 重設信號 降低電阻 提升電阻 配線 線或結合元件 基本胞 1502 D型正反器 1812, 2011，2110, 2310， 二極體 2410, 2610, 2610一1〜2610一3， 2710, 2910 45-
89779.DOC

Claims (1)

  1. 200419720 拾 申請專利範圍： :種半導體積體電路，其特徵為：於記憶胞陣列内 先檢測Ί係在初始狀態於靜糾鎖内保持第—狀態 本^構成第-狀態之靜鮮〗鎖之料通狀態之杨出用 :導體元件上照射光’而反轉成第二狀態，並將前述光 私測器之光檢測利用於停止内部動作。 2·如中請專利範圍第i項之半導體積體電路，其中前述非導 通狀態之光檢測用半導體元件為構成靜㈣鎖之M0S電 晶體。 3·如申請專利範圍第2項之半導體積體電路，其中具備二極 體元件作為前述光檢測用半導體元件，前述二極體元件 並聯地反偏壓連接於前述％〇3電晶體。 4·-種半導體積體電路，其特徵為具備光檢測器，其係串 聯配置於電流路徑上，在可動作狀態下，具有：形成導 通狀態之半導體元件與形成非導通狀態之光檢測用半導 體元件，按照在非導通狀態之光檢測用半導體元件上照 射光而改變之電流驅動力與導通狀態之半導體元件之電 流驅動力之比，導通狀態之半導體元件與非導通狀態之 光檢測用半導體元件之連接點之電位改變，並將前述光 檢測器之光檢測利用於停止内部動作。 5.如申请專利範圍第4項之半導體積體電路，其中前述非導 通狀態之光檢測用半導體元件為M0S電晶體。 6·如申請專利範圍第4項之半導體積體電路，其中前述非導 通狀悲之光檢測用半導體元件係反偏壓連接於前述電流 89779.DOC 200419720 路徑上之二極體元件。 7. —種半導體積體電路，其特徵為：具備光檢測器，其係 具有：第一電路，其係在電流路徑上具有靈敏度調整用 半導體元件；第二電路，其係藉由前述第一電路調整光 檢測靈敏度，而在電流路徑上具有光檢測用半導體元件 ;及第三電路，其係檢測第二電路之輸出節點位準；按 照在前述光檢測用半導體元件上照射光而產生電流變化 之前述第二電路之輸出節點位準，改變前述第三電路之 輸出，並將前述光檢測器之光檢測利用於停止内部動作。 8. 如申請專利範圍第7項之半導體積體電路，其中前述光檢 測用半導體元件係構成前述電流路徑之MOS電晶體。 9. 如申請專利範圍第8項之半導體積體電路，其中前述光檢 測用半導體元件係並聯配置於前述第二電路之電流路徑 之一部分之二極體元件，前述二極體元件係反偏壓連接。 10. 如申請專利範圍第9項之半導體積體電路，其中前述二極 體元件係並聯配置多數個。 11. 如申請專利範圍第10項之半導體積體電路，其中前述多· 數個二極體元件廣泛配置於半導體積體電路之半導體晶 ， 片上。 12. 如申請專利範圍第1項之半導體積體電路，其中具有 SRAM模組，其係在記憶胞陣列内矩陣配置有靜態型記 憶胞，在前述SRAM模組之記憶胞陣列内配置前述光檢 測器來取代一部分之靜態型記憶胞。 13. 如申請專利範圍第12項之半導體積體電路，其中具有冗 89779.DOC 200419720 餘構造’其係可彌補被前述光檢測器所取代之前述靜態 型記憶胞之缺損。 14·如申請專利範圍第12項之半導體積體電路，其中具有 ECC電路，其係可檢測及修正因被前述光檢測器所取代 之前述靜態型記憶胞之缺損而產生之資料錯誤。 15·如申請專利範圍第1項之半導體積體電路，其中具有遮罩 式ROM ’其係在記憶胞陣列内矩陣配置有無法重寫之非 揮發性記憶胞，在前述遮罩式R〇M之記憶胞陣列内配置 有前述光檢測器來取代一部分之非揮發性記憶胞。 如申請專利範圍第丨項之半導體積體電路，其中具有快閃 记fe體，其係在記憶胞陣列内矩陣配置有可電性重寫之 非揮發性記憶胞，在前述快閃記憶體之記憶胞陣列内配 置有前述光檢測器來取代一部分之非揮發性記憶胞。 17.如申請專利範圍第4項之半導體積體電路，其中具有與時 脈信號同步動作之邏輯電路模組，並在前述邏輯電路模 組内配置前述光檢測器。 Τ7 μ專利範圍第7項之半導體 …瓜⑺吼％ w ,六r具有電 %路或時脈產生電路’並在前述電源電路或時脈產生^ 路上配置前述光檢測器。 兒 19·如申請專利範圍第7項之半導體積體電路，其中可調敕' 述靈敏度調整用半導體元件之電流驅動力。 ^ 2。·如：：專利範圍第丨至19项中任一項之半導體積 、中於前述光㈣料導體元件之叩接合 成反偏壓狀態之-接合部之面積比其他接合部之： 89779.DOC 200419720 對光之靈敏度比同種之其他半導體元件高。 21.如申請專利範圍第1至20項中任一項之半導體積體電路 ，其中具有金屬膜或多晶矽膜，其係遮蔽前述光檢測器 之光檢測用半導體元件以外之半導體元件之上層部。 22·如申請專利範圍第丨，12，13或14項之半導體積體電路， 其中在前述光檢測用半導體元件上並聯連接反方向連接 之一*極體。 23·如申請專利範圍第4或7項之半導體積體電路，其中具有 多數個電路模組，各電路模組中，前述光檢測器隨機配 置。 4·如申清專利範圍第4或7項之半導體積體電路，其中具有 夕數個私路模組，各電路模組中，前述光檢測器規則配 置。 如申叫專利範圍第4項之半導體積體電路，其中利用成對 具備邏輯電路之基本元件與前述光檢測器之基本胞。 如申請專利範圍第25項之半導體積體電路，其中分散配 置多數前述基本胞。 種铸體積體電路，其特徵為：在記憶胞陣列内具有 夕數個第_光檢測器，其係在初始化狀態，於靜態閂鎖 内保持第狀怨，在構成第一狀態之靜態閂鎖之非導通 :態之光檢測用半導體㈣上照射光，而反轉成第二狀 並將卜光檢測11之光檢測信號利用於停止内部動 於邏輯電路模組内具有多數個第二光檢測器，其係串 89779.DOC 200419720 聯配置於電流路徑上，於可動作狀態下，具有：形成導 通狀態之半導體元件與形成非導通狀態之光檢測用半導 體元件，按照在非導通狀態之光檢測用半導體元件上照 射光而改變之電流驅動力與導通狀態之半導體元件之電 流驅動力之比，導通狀態之半導體元件與非導通狀態之 光檢測用半導體元件之連接點之電位改變，並將第二光 檢測器之光檢測利用於停止内部動作。 28. 如申請專利範圍第27項之半導體積體電路，其中在類比 電路上具備多數個第三光檢測器，其係具有：第一電路 ，其係在電流路徑上具有靈敏度調整用半導體元件；第 二電路，其係藉由前述第一電路調整光檢測靈敏度，並 在電流路徑上具有光檢測用半導體元件；及第三電路， 其係檢測第二電路之輸出節點位準；按照在前述光檢測 用半導體元件上照射光產生電流變化之前述第二電路之 輸出節點位準，來改變前述第三電路之輸出，並將第三 光檢測器之光檢測利用於停止内部動作。 29. 如申請專利範圍第1至28項中任一項之半導體積體電路 ，其中具有重設電路，其係可將各個光檢測器之光檢測 信號之邏輯和信號作為重設信號，初始設定内部而停止 動作。 30. —種1C卡，其特徵為：在卡基板上具有：外部介面部及 連接於前述外部介面部之申請專利範圍第27或28項之半 導體積體電路。 3 1 ·如申請專利範圍第29項之半導體積體電路，其中在前述 89779.DOC 200419720 光檢測信號之邏輯和信號之傳送路徑上連接有主動密封 配線。 、 32·如申請專鄉圍第u28項中任—項之半導體積體μ ’其中進-步具有：電壓檢測電路，其係輸出回應動作 電壓非所望之降低而改變之電壓檢測信號；及重設電路 ’其係可將前述電壓檢測信號與前述各個光檢測器:光 檢測信號之邏輯和信號作為重設信號。 A如申請專利範圍第項中任一項^料體積體電路 ’其中進-步具有：頻率檢測電路，其係、輸出回應内部 時脈信號頻率非所望之變化而改變之頻率檢測信號；及 重設電路’其係可將前錢率檢翁號與前述各個光檢 測器之光檢測信號之邏輯和信號作為重設信號。 认如:請專利範圍第中任一項之半導體積體電路 ’其中進-步具有：配線切斷檢測電路，其係輸出回應 特定之内部配線切斷而改變之配線切斷檢測信號；及重 設電，、’其係可將前述配線切斷檢測信號與前述各個光 袄測备 < 光檢測信號之邏輯和信號作為重設信號。 35.Γ種半導體積體電路，其特徵為具備：光檢測用半導體 疋件；及光檢測11，其係具有遮蔽前述光檢測用半導體 1以外之半導體元件上層部之金屬膜或多晶梦膜；並 :則述光檢職之光檢測利用於停止内部動作，前述光 檢測，係前述光檢測用半導體元件在初始狀態保持非導 ^ 在非導通狀怨之前述光檢測用半導體元件上照 射光而反轉成導通狀態所得到。 89779.DOC 36200419720 •如申請專利範圍第12，丨5, 16或35項之半導體積體電路 ’其中分散配置多數前述光檢測器。 37. 一種半導體積體電路，其特徵為··具有光檢測器，其係 具備：第一電路’其係在電流路徑上具有光檢測用：導 體…及第二電路，其係檢剛前述第—電路之 點位準；按照在前述光檢測用半導 二 兀件上照射光而變 化m，W述第一電路之輸出 輯臨限值，並設有金屬膜或多晶乐—“4 檢測用半導體元件 、前述光 千導體元件夕 光檢測器之光檢測利用於 3邵，將前述 於知止内部動作。 89779.DOC
TW092134024A 2002-12-13 2003-12-03 Semiconductor integrated circuit and IC card TW200419720A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002362672 2002-12-13
JP2003323923A JP4497874B2 (ja) 2002-12-13 2003-09-17 半導体集積回路及びｉｃカード

Publications (2)

Publication Number Publication Date
TW200419720A true TW200419720A (en) 2004-10-01
TWI341569B TWI341569B (zh) 2011-05-01

Family

ID=32328400

Family Applications (2)

Application Number Title Priority Date Filing Date
TW092134024A TW200419720A (en) 2002-12-13 2003-12-03 Semiconductor integrated circuit and IC card
TW099145882A TWI475644B (zh) 2002-12-13 2003-12-03 Semiconductor integrated circuit and IC card

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099145882A TWI475644B (zh) 2002-12-13 2003-12-03 Semiconductor integrated circuit and IC card

Country Status (6)

Country Link
US (6) US7042752B2 (zh)
EP (1) EP1429227B1 (zh)
JP (1) JP4497874B2 (zh)
KR (1) KR20040053803A (zh)
DE (1) DE60319051T2 (zh)
TW (2) TW200419720A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733182B (zh) * 2018-09-27 2021-07-11 美商蘋果公司 具有電子介面之電子卡
US11299421B2 (en) 2019-05-13 2022-04-12 Apple Inc. Electronic device enclosure with a glass member having an internal encoded marking
US11571766B2 (en) 2018-12-10 2023-02-07 Apple Inc. Laser marking of an electronic device through a cover

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US7339822B2 (en) 2002-12-06 2008-03-04 Sandisk Corporation Current-limited latch
JPWO2005027403A1 (ja) * 2003-09-11 2006-11-24 株式会社ルネサステクノロジ 情報処理装置
AU2003288861A1 (en) * 2003-12-18 2005-07-05 Telefonaktiebolaget Lm Ericsson (Publ) Exchangeable module for additional functionality
JP4290568B2 (ja) * 2004-01-07 2009-07-08 アルゼ株式会社 携帯電話機及び携帯電話機の制御方法
TWI291237B (en) * 2005-10-07 2007-12-11 Integrated Digital Technologie Photo detector array
JP4805655B2 (ja) * 2005-10-28 2011-11-02 株式会社東芝 半導体記憶装置
DE102005058238B4 (de) * 2005-12-06 2008-08-14 Infineon Technologies Ag Detektorschaltung zur Erfassung einer externen Manipulation einer elektrischen Schaltung sowie Verfahren zum Betreiben einer Schaltungsanordnung, bei dem externe Manipulation erfasst werden
KR101285051B1 (ko) * 2006-05-04 2013-07-10 엘지디스플레이 주식회사 광검출 장치, 그를 이용한 액정표시장치 및 그의 구동방법
JP2007310640A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体集積回路およびそれを用いたｉｃカード
KR100884566B1 (ko) * 2006-11-16 2009-02-19 삼성전자주식회사 레이저 어택 검출기를 갖는 스마트 카드
KR100837275B1 (ko) * 2006-12-06 2008-06-11 삼성전자주식회사 빛을 감지하는 스마트 카드
JP4987584B2 (ja) * 2007-06-20 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路およびそれを用いたｉｃカード
KR100929348B1 (ko) 2007-06-22 2009-12-03 삼성전자주식회사 비정상 동작을 감시하기 위한 반도체 장치 및 방법
CN103095309A (zh) * 2007-08-16 2013-05-08 瑞萨电子株式会社 微型计算机系统
KR101477630B1 (ko) * 2007-10-09 2014-12-30 삼성전자주식회사 빛 공격을 검출할 수 있는 메모리 장치 및 그 방법
DE102007051788A1 (de) 2007-10-30 2009-05-14 Giesecke & Devrient Gmbh Halbleiterchip mit einer Schutzschicht und Verfahren zum Betrieb eines Halbleiterchip
US7547358B1 (en) * 2008-03-03 2009-06-16 Shapiro Zalman M System and method for diamond deposition using a liquid-solvent carbon-transfer mechanism
US8604521B2 (en) * 2008-08-21 2013-12-10 United Microelectronics Corp. Optically controlled read only memory
US20100059729A1 (en) * 2008-09-09 2010-03-11 Ovonyx, Inc. Apparatus and method for memory
EP2164053A1 (fr) * 2008-09-11 2010-03-17 Gemplus Procédé de contre-attaque autonome en réponse à une ou plusieurs agressions physiques, et dispositif associé
US8264899B2 (en) * 2008-11-19 2012-09-11 Stmicroelectronics International N.V. Assistance in reset of data storage array
US8423837B2 (en) * 2009-02-13 2013-04-16 Texas Instruments Incorporated High reliability and low power redundancy for memory
US9735781B2 (en) 2009-02-24 2017-08-15 Syphermedia International, Inc. Physically unclonable camouflage structure and methods for fabricating same
US10691860B2 (en) 2009-02-24 2020-06-23 Rambus Inc. Secure logic locking and configuration with camouflaged programmable micro netlists
US8151235B2 (en) * 2009-02-24 2012-04-03 Syphermedia International, Inc. Camouflaging a standard cell based integrated circuit
US8418091B2 (en) 2009-02-24 2013-04-09 Syphermedia International, Inc. Method and apparatus for camouflaging a standard cell based integrated circuit
US8510700B2 (en) * 2009-02-24 2013-08-13 Syphermedia International, Inc. Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing
US8111089B2 (en) * 2009-05-28 2012-02-07 Syphermedia International, Inc. Building block for a secure CMOS logic cell library
IL199272A0 (en) * 2009-06-10 2012-07-16 Nds Ltd Protection of secret value using hardware instability
DK2483845T3 (da) * 2009-09-29 2014-07-07 Nagraid Security S A Bærbart elektronisk apparat, som er forsynet med en optisk kontakt, især et elektronisk kort
JP5519308B2 (ja) * 2010-02-05 2014-06-11 ルネサスエレクトロニクス株式会社 半導体集積回路及びデータ処理システム
EP2564779B1 (en) * 2010-04-30 2017-08-30 Konica Minolta Medical & Graphic, Inc. Radiation image photography device
KR101665562B1 (ko) 2010-11-05 2016-10-25 삼성전자주식회사 검출 회로, 그 검출 방법, 및 이를 포함하는 메모리 시스템
US8816470B2 (en) 2011-04-21 2014-08-26 International Business Machines Corporation Independently voltage controlled volume of silicon on a silicon on insulator chip
US8525245B2 (en) 2011-04-21 2013-09-03 International Business Machines Corporation eDRAM having dynamic retention and performance tradeoff
US8492207B2 (en) 2011-04-21 2013-07-23 International Business Machines Corporation Implementing eFuse circuit with enhanced eFuse blow operation
US8456187B2 (en) * 2011-04-21 2013-06-04 International Business Machines Corporation Implementing temporary disable function of protected circuitry by modulating threshold voltage of timing sensitive circuit
US20120326260A1 (en) * 2011-06-21 2012-12-27 William French Photodiode that incorporates a charge balanced set of alternating n and p doped semiconductor regions
EP2541599A1 (en) * 2011-06-28 2013-01-02 Nxp B.V. Security semiconductor product
EP2780938B1 (en) * 2011-11-18 2015-09-30 Tubitak Active shield with electrically configurable interconnections
US9911470B2 (en) 2011-12-15 2018-03-06 Nvidia Corporation Fast-bypass memory circuit
FR2991083A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
CN103632712A (zh) 2012-08-27 2014-03-12 辉达公司 存储单元和存储器
JP5954872B2 (ja) * 2012-09-20 2016-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US9685207B2 (en) 2012-12-04 2017-06-20 Nvidia Corporation Sequential access memory with master-slave latch pairs and method of operating
US10141930B2 (en) 2013-06-04 2018-11-27 Nvidia Corporation Three state latch
WO2015008335A1 (ja) 2013-07-16 2015-01-22 三菱電機株式会社 半導体装置
DE102013112931A1 (de) * 2013-11-22 2015-05-28 Infineon Technologies Ag Chipanordnung und Verfahren zum Überprüfen, ob ein Chip in einem vorgesehenen Chipträger angeordnet ist
US9559066B2 (en) * 2014-06-12 2017-01-31 Broadcom Corporation Systems and methods for detecting and preventing optical attacks
KR102341264B1 (ko) * 2015-02-02 2021-12-20 삼성전자주식회사 래치를 이용한 레이저 검출기 및 이를 포함하는 반도체 장치
US9941004B2 (en) 2015-12-30 2018-04-10 International Business Machines Corporation Integrated arming switch and arming switch activation layer for secure memory
FR3063597A1 (fr) * 2017-03-06 2018-09-07 Stmicroelectronics (Rousset) Sas Architecture de puce electronique
US10923596B2 (en) 2019-03-08 2021-02-16 Rambus Inc. Camouflaged FinFET and method for producing same
US11139256B2 (en) 2019-08-21 2021-10-05 Micron Technology, Inc. Tamper-resistant integrated circuits, and related methods
US11171095B1 (en) 2020-04-22 2021-11-09 Globalfoundries U.S. Inc. Active attack prevention for secure integrated circuits using latchup sensitive diode circuit
US11121097B1 (en) 2020-05-22 2021-09-14 Globalfoundries U.S. Inc. Active x-ray attack prevention device
EP3979136A4 (en) 2020-08-07 2022-06-15 Shenzhen Goodix Technology Co., Ltd. LASER ERRORS INJECTION ATTACK DETECTION CIRCUIT FOR A CHIP AND SECURITY CHIP
US11437329B2 (en) 2020-10-14 2022-09-06 Globalfoundries U.S. Inc. Anti-tamper x-ray blocking package
US11815717B2 (en) 2021-11-12 2023-11-14 Globalfoundries U.S. Inc. Photonic chip security structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3746863A (en) * 1972-03-15 1973-07-17 Exotron Ind Ltd Light curtain control for a switch
US5117457A (en) * 1986-11-05 1992-05-26 International Business Machines Corp. Tamper resistant packaging for information protection in electronic circuitry
FR2619959B1 (fr) 1987-08-31 1991-06-14 Thomson Semiconducteurs Circuit de detection de lumiere
US4962484A (en) * 1988-01-25 1990-10-09 Hitachi, Ltd. Non-volatile memory device
US5157335A (en) * 1989-08-18 1992-10-20 Houston Theodore W On-chip error detection circuit
US5361033A (en) * 1991-07-25 1994-11-01 Texas Instruments Incorporated On chip bi-stable power-spike detection circuit
US5053992A (en) 1990-10-04 1991-10-01 General Instrument Corporation Prevention of inspection of secret data stored in encapsulated integrated circuit chip
CA2035697A1 (en) * 1991-02-05 1992-08-06 Brian James Smyth Encryption apparatus for computer device
US6782479B1 (en) * 1991-04-26 2004-08-24 Raytheon Company Apparatus and method for inhibiting analysis of a secure circuit
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
GB9514096D0 (en) * 1995-07-11 1995-09-13 Homewood Clive R Security device
JP3440763B2 (ja) * 1996-10-25 2003-08-25 富士ゼロックス株式会社 暗号化装置、復号装置、機密データ処理装置、及び情報処理装置
IL129767A0 (en) * 1996-12-12 2000-02-29 Prolume Ltd Apparatus and method for detecting and identifying infectious agents
JP3887826B2 (ja) * 1997-03-12 2007-02-28 セイコーエプソン株式会社 表示装置及び電子機器
JP4212068B2 (ja) * 1997-05-19 2009-01-21 ローム株式会社 Ｉｃカードおよびｉｃチップモジュール
JP3920973B2 (ja) * 1997-09-25 2007-05-30 ローム株式会社 内部情報保護回路付きｉｃ
JPH11272829A (ja) 1998-03-19 1999-10-08 Hitachi Ltd 電子マネーカード
DE19855209A1 (de) * 1998-11-30 2000-06-08 Digital Design Gmbh Verfahren und Vorrichtung zum Schutz von Gegenständen oder Informationen gegen unberechtigten Zugriff
JP3641149B2 (ja) 1998-12-18 2005-04-20 日本電信電話株式会社 自己破壊型半導体装置
JP3523102B2 (ja) * 1999-01-27 2004-04-26 シャープ株式会社 半導体集積回路装置
US6297984B1 (en) * 1999-12-29 2001-10-02 Tower Semiconductor Ltd. Structure and method for protecting integrated circuits during plasma processing
DE10101995A1 (de) 2001-01-18 2002-07-25 Philips Corp Intellectual Pty Schaltungsanordnung und Verfahren zum Schützen mindestens einer Chipanordnung vor Manipulation und/oder vor Mißbrauch
US7145914B2 (en) * 2001-12-31 2006-12-05 Maxxan Systems, Incorporated System and method for controlling data paths of a network processor subsystem

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733182B (zh) * 2018-09-27 2021-07-11 美商蘋果公司 具有電子介面之電子卡
US11200385B2 (en) 2018-09-27 2021-12-14 Apple Inc. Electronic card having an electronic interface
US11200386B2 (en) 2018-09-27 2021-12-14 Apple Inc. Electronic card having an electronic interface
US11571766B2 (en) 2018-12-10 2023-02-07 Apple Inc. Laser marking of an electronic device through a cover
US11299421B2 (en) 2019-05-13 2022-04-12 Apple Inc. Electronic device enclosure with a glass member having an internal encoded marking

Also Published As

Publication number Publication date
US7042752B2 (en) 2006-05-09
EP1429227A3 (en) 2006-01-25
US20110168875A1 (en) 2011-07-14
EP1429227B1 (en) 2008-02-13
DE60319051T2 (de) 2009-02-05
TWI475644B (zh) 2015-03-01
US8488360B2 (en) 2013-07-16
JP4497874B2 (ja) 2010-07-07
US20070189051A1 (en) 2007-08-16
TWI341569B (zh) 2011-05-01
US7535744B2 (en) 2009-05-19
TW201123354A (en) 2011-07-01
JP2004206680A (ja) 2004-07-22
US7295455B2 (en) 2007-11-13
US20090224143A1 (en) 2009-09-10
US20080031031A1 (en) 2008-02-07
EP1429227A2 (en) 2004-06-16
DE60319051D1 (de) 2008-03-27
KR20040053803A (ko) 2004-06-24
US20040120195A1 (en) 2004-06-24
US20070189055A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
TW200419720A (en) Semiconductor integrated circuit and IC card
JP5519308B2 (ja) 半導体集積回路及びデータ処理システム
JP7195311B2 (ja) フラッシュメモリデバイスのためのハッキング防止メカニズム
US7969763B2 (en) Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit
Nedospasov et al. Invasive PUF analysis
US20130141137A1 (en) Stacked Physically Uncloneable Function Sense and Respond Module
US11769740B2 (en) Detection of laser-based security attacks
US20070171099A1 (en) Circuit arrangement and method for recognizing manipulation attempts
Dodo et al. A spintronics memory PUF for resilience against cloning counterfeit
JP2008198700A (ja) 半導体集積回路装置
JP5187860B2 (ja) 半導体集積回路
Anagnostopoulos Optical fault injection attacks in smart card chips and an evaluation of countermeasures against them
Dutertre et al. Sensitivity to laser fault injection: Cmos fd-soi vs. cmos bulk
Xu et al. Effect of quadruple size transistor on SRAM physically unclonable function stabilized by hot carrier injection
JP2007194368A (ja) 集積回路
JP4987584B2 (ja) 半導体集積回路およびそれを用いたｉｃカード
JP2007310640A (ja) 半導体集積回路およびそれを用いたｉｃカード
US6087849A (en) Soft error immunity in CMOS circuits with large shared diffusion areas
US11152314B2 (en) Integrated circuit with supply circuit comprising field-effect transistors
Zooker et al. Silicon Proven 1.29 μm× 1.8 μm 65nm Sub-Vt Optical Sensor for Hardware Security Applications
Soleimaninia et al. Critical Charge Dependency of Single Event Upset (SEU) on the Supply Voltage in Nanometric CMOS SRAMs
KR20230140467A (ko) 핫 캐리어 주입 프로그래밍 및 보안
WO2010002875A1 (en) Neutron detection semiconductor device and method for manufacture

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees