TW200418168A - Magnetic random access memory - Google Patents

Description

200418168 玖、發明說明： 【發明所屬之技術領域】 本發明係有關一種磁性隨機存取記憶體，其係具有使用 利用磁性電阻效果而進行資料記憶之磁性電阻元件之記憶 胞者。 【先前技術】 所謂磁性隨機存取記憶體（Magnetic Rand〇m Access Memory··以下略記為MRAM)，其係作為資訊之記錄載體， 利用強磁性ff之磁化方向，可隨時改寫、保持、讀出記綠 資訊之固體記憶體之總稱。 MRAM之記憶胞通常具有疊層複數強磁性體之構造。資 訊之記錄錢構成記憶胞之難強磁㈣之磁化之相對配 置j平行或反平行，對應於2進之資訊丫、，，『而進行。記 錄貧訊之寫入係藉由於十 、、 丁子狀人又而配置又冩入線流入電 流所產生之電流磁場’使各晶胞之強磁性體之磁化方向反 !=:!錄保持時之消耗電力原理上為〇,而且是即使 :進仃5己綠保持之非揮發性記憶體。記錄資訊 ^貝出係利心性電阻效果而進行，所謂磁性電阻效果， 成⑷兩、、、、 ；構成日日胞之強磁性體之磁化方向與 心、"、丨j电流之相對角、咬者 /、 角而變化之現象。者腹數1磁性㈣之磁化之相對 _若與以往使用介電體之半導體記憶體比較立機化 MRAM具有下述（1)〜 钗，、截此’ 性，而且改H 小多優點。⑴為完全非揮發 ητ7且r又馬/人數可 } 達0 /人以上。（2)可進行非破壞讀出 89542 不而要更新動作，故可縮短讀出週 — 存型之記憶胞，對於放射線 \目义於電荷儲 位面積之積體度、寫入、讀出時門^頂測MRAM之每單 同之^。㈤出時間可成為大約與dram相 王又，活用所謂非揮發之重要 器用之外部記錄裝置、咖昆合搭載 f几式機 主記憶體之應用係受到期待。 一個人 現在’貫用化之檢討有

Mm、 R辰的MRAM，記憶胞係使用形 成^磁性穿随接合之MTJ(MagnetlcTunnelJ_tlon:磁性

元件，作為磁性電阻元件（參考例如：非專利讀 7C件王要由&磁性層/絕緣層/強磁性層所組成之3 層膜而構成’電流係以絕緣層作為通道而流動。接合之電 阻值與兩強磁性金屬層之磁化之相對角之余弦成比例而變 化，兩磁化為反平行之情況，取得極大值。此為TMR (TU_ilng Magnet0 Resistive :穿暖式磁電阻风果，例如 :NlFe/Co/A丨2〇3/C〇/NlFef，在5〇〇e以下之低磁場，發現 超過2 5 %之磁性電阻變化率。 MTJtl件·之構造以自旋閥構造而為人所知，所謂自旋閥 (Spin Valve)構造，其係以改善磁場感度為目的，與一方之 強磁性體鄰接而配置反強磁性體，使磁化方向固定者（參考 < J如非專利文獻2)。又，為了改善磁性電阻變化率之偏 壓（Bms)依存性，設置雙重通道障壁者亦為人所知（參考例 如··非專利文獻3)。 然而，為了開發具有Gb級之積體度之MRAM，尚有幾個 應解決之問題。其中之一是減低寫入電流。以往之MRam 89542 200418168 中，於配線流入電流，以藉此產生之磁場，使MTJ元件之 記錄層之磁化方向反轉。來自配線之產生磁場強度係取決 於配線4電流值、及配線與MTJ元件之間的距離而變化。 以往所知之報告例中，此磁場強度大約數〇e/mA程度。並 且，MTJ元件之記錄層之磁化方向反轉臨限值（以下定義為 反轉磁場Hsw)係如同以下算式，與MTJ元件之磁化困難軸 向（Axis of Hard Magnetization)之大小（以下定義為晶胞寬 w)呈反比例而增大。

Hsw〒 HswO + A/w …（1) 在此，以往所知之A值為ι〇〜2〇 (〇e · μπι)。 考二配、'泉之了非度之情況，電遷移（Electromigration)係 賦予1個限制。電遷移因配線電流密度而加速，故現在用於 LSI製造之Al-Cu配線、Cu配線之電流密度上限分別約為1〇 mA/μιη2、1〇〇 mA~m2程度。考慮到實現仍級之積體度必 //、以〇，1 μπι尺寸製造之情況，即使使用cu配線時，流入配 線惑電流值之上限仍為丨mA程度，因此所產生之磁場值為 數〇e私度。另一方面，〇】μηι程度大小之mtj元件之反轉 磁場若根據算式（1)，將成為數1〇〇6以上。亦即，以現在的 技術’極難實現Gb級MRAM。 1〇為了解決此點，於配線周圍設置由具有高透磁率之磁 性材料所組成之保持層或軛（Y〇ke)構造（磁性電路）之例係 被&木（麥考例如·專利文獻1〜4)。此等例均使產生於配線 周圍 <磁束會眾於保持層或軛構造内，以圖提升MTj元件 附近所產生之磁場，使寫入電流值減低。 89542 200418168 此等例中’實現Gb級之積體度所需要之以〇·ΐ μιη尺寸之 製造，作為現實之構造可舉例圖9所示之「軛構造」。於圖 9 ’電流驅動線2係電氣連接於2個MTJ元件1之分別。電流 驅動線2係由Α1等低電阻之金屬所組成之配線芯部3、TaN 等降壁金屬膜4及N1等高透磁率膜5所組成。高透磁率膜5係 作為用於保持磁場之軛而發揮機能。障壁金屬膜4係為了防 止配線芯邯3及高透磁率膜5之間之金屬的相互擴散，使 MRAM之可靠度提升而配設。 【專利文獻1】 美國專利第5,940,3 19號說明書 【專利文獻2】 美國專利第5,956,267號說明書 【專利文獻3】 國際公開第00/10172號小冊 【專利文獻4】 特開平8-306014號公報 【非專利文獻1】

Roy Scheuerlein, et al.，A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch m each Cell(各晶胞使用一磁性穿 隧接合及FET開關之1 0 ns讀寫非揮發性記憶體陣列 「2000 ISSCC Digest of Technical Papers」，（美國），2000 年 2 月，p. 128-129 【非專利文獻2】 89542 200418168 M Sato5 et al.? Spin-Valve-Like Properties of Ferromagnetic Tunnel Junctions(鐵磁性穿隧接合之類自旋閥特性），「Jpn. J. Appl. Phys·」，1997年，第 36卷，Part 2, p. 200-201 【非專利文獻3】 K Inomata, et al.5 Spin-dependent tunneling between a soft ferromagnetic layer and hard magnetic nano particles(—軟 鐵磁性層與硬磁性奈米物質間之自旋相依穿隧），「jpn j

Appl. Phys·」，1997年，第36卷，Part 2，p. 1380-1383

【發明内容J 如後述，根據本發明者，若將圖9所圖示之軛構造實際適 用糸MR AM，發現會發生配線電阻增加或連接電阻增加等 數個問題。本發明係有鏗於相關先前技術之問題點而實現 者，目的在於提供一種具有改良過之磁性電路構造之 MRAM 〇 本叙明〈第一觀點為一種磁性隨機存取記憶體，其特德 在於具備： ^ ^ 磁性電阻兀件，其係記憶資料者； . 電流驅動線，其係選擇性地將磁場賦予前述磁 件者，及； π ㈣電路’其係保持來自前述電流驅動線之磁場者，且 前述：流驅動線具備：與前述磁性電阻元件相 — 面、與薊述第一面相反例第- <罘一面、及前述第一盥 間之2個側面； /、币—运 述電流驅動線 前述磁性電路具備1對板構件，其係為使前 89542 200418168 《則过.罘及罘_面側開放而沿著前逑電流驅動 2個側面延伸之實質上由強磁性材料所組成者。…逑 本·明〈罘二觀點為一種磁性隨機存取記憶髁 在於具備： & ，、狩欲 胞 屺憶胞陣列，其係以磁性電阻元件作為 ，配s又於矩陣狀配置之各位址者，· 兄fe元件之記憶 子兀線，其係連接於前述記憶胞陣列之各列者； U元、'泉，其係連接於前述記憶胞陣列之各行者. 間隔壁，·其係前述字元線及前述位元線之至少—方，於 作為選擇性地將磁場賦予.前述磁性電阻元件之配線而發揮 機能之電流驅動配線之各對間，沿著前逑電流驅動線而延 伸者；各前述間隔壁具有第一及第二板構件，其係形成分 別保持來自鄰接且平行延伸之第一及第二電流驅動線之磁 場之第一及第二磁性電路之一部分之實質上由強磁性材料 所組成者；及第一及第二板構件係藉由絕緣層與前述第一 及弟一電流驅動線電氣絕緣者。 並且，本發明之實施型態包含各種階段之發明，得.藉由 所揭示之複數構成要件之適當組合，抽出各種發明。例如 :由實施型態所示之全構成要件省略數個構成要件而抽出 發明之情況，實施該抽出之發明時，省略部分係以習知慣 用技術適當補充。 【實施方式】 本發明者於本發明之開發過程中，針對將圖9所圖示之桃 構造’實際適用於MR AM時所產生之問題點進行研究。其 89542 -10- 200418168 結果’獲得以下所述之酌見。 亦即，（Μ μπχ尺寸之世代，電流驅動線2之配線寬成為约 100 nm程度。另一方面，形成軛構造之高透磁率膜5之膜厚 以確保例如：10 nm程度為佳。並且，障壁金屬膜4之膜厚 以確保例如·· 5 nm程度為佳。因此，若形成圖9所圖示之軛 構造’則1 0 0 n m配線寬中，高透磁率膜5將由兩侧各佔丨〇 n m ，合計佔20 nm程度，障壁金屬膜4將由兩侧各佔5 nm，合 計佔1 0 nm程度。 亦即，實.際配線材料之餘地減少為1〇Q nm-2〇 nm_i〇 = 7〇nm程度。因此，雖為〇1 μηι世代，但實際配線材料寬 減少至70 nm程度。其結果，導致配線電流密度上升，雖使 用軛構造，對於電遷移仍可能無法獲得充分的可靠度。 又，圖9所圖tf之軛構造亦具有其次之問題。亦即，電流 驅動線2因MRAM之類型不同，例如會與下侧之開關元件 (未圖7F)電氣連接。此時，在圖9所圖示之軛構造中，於電 流驅動線2之底部’作為連接電阻將串聯地包含高透磁率膜 5及障壁金屬膜4之電阻值。败趟係檢測出㈣元件電阻之 數％〜數十％<變化者’隔著大的串聯電阻將導致讀出邊限 (Margm)下降，成為重大的問題。 以下蒼考圖式，說明根據此種酌見所構成之本發明之 f施型能。風本 、， /、 &、丹香，於以下說明，關於大致具有同一機能及 成、構成要素係標示同一符號，並僅於必要時進行重複 說明。 (第一實施型態） 89542 -11 - 200418168 圖1係表示本發明之第一實施型態之MRAM之區塊圖。此 MR AM具有同步型之記憶晶片構成。 此MRAM係於矩陣狀配置之各位址，具有配設以磁性電 阻元件（MTJ元件）作為記憶元件之記憶胞24之記憶胞陣列 21。字元線22連接於記憶胞陣列21之各列，位元線23連接 於記憶胞陣列21之各行。再者，於圖1，為了單純化，字元 線22係作為代表寫入字元線及讀出字元線之兩者而表示。 為了選擇字元線22，配設列位址緩衝器丨丨、列解碼器} 3 、1 5及列驅動器14、1 6。為了選擇位元線23，配設行位址 緩衝器12、行解碼器π及行驅動器18。又，為了進行記憶 資料之讀出之感測電路19係連接於位元線23。 列位址缓衝器11及行位址緩衝器12連接於產生位址信號 及資料信號等之控制部CS1。控制部CS1與記憶胞陣列21等 混合搭載於同一基板上，或者在記憶胞陣列2丨等以外，另 外作為元件而形成。來自控制部（:81之位址信號一旦分別由 列位址緩衝器11及行位址緩衝器12所鎖存。 碩出時，根據所鎖存之位址信號，於列解碼器丨3及’行解 碼备1 7，分別選擇列及行。寫入時，來自行驅動器丨8之電 流流入對象記憶胞24之位址之位元線23，同時來自左右之 列驅動器14、16，按照窝入資訊之電流係施加於相當於對 象記憶胞24之位址之字元線22。 圖2係表示相當於本發明之第一實施型態之MRAM之2個 纪fe胞邯分之平面圖’圖3及圖4分別為沿著圖2之Hi —iH線 及IV-IV線之剖面圖。 89542 -12 - 200418168 半導體基板40上形成MOS電晶體41，作為讀出用之開關 元件。MOS電晶體41具有：形成於基板4〇之表面内之源極 擴散層42及汲極擴散層43 ;及於基板4〇表面之通道區域上 ，經由閘極絕緣膜而配設之閘極44。閘極44係由對於圖3之 紙面正交而延伸之讀出字元線（圖！中以字元線22代表性地 表π)之一邵分所組成。源極擴散層42經由插塞45而連接於 讀出源極線4 6。 另一方面，MOS電晶體41之汲極擴散層43係經由插塞47 、49及配線層48、50、5 1而連接於MTJ元件35。MTJ元件35 隔在配線層5 1及作為一方之寫入用電流驅動線之位元線 57(圖1中以位元線23代表性地表示）之間。MTJ元件35之正 下方經由絕緣膜，配置作為另一方之寫入用電流驅動線之 寫入字元線56(圖1中以字元線22代表性地表示）。寫入字元 線5 6係延伸於對於位元線5 7之延伸方向（行方向）垂直之方 向（列方向）。於圖3及圖4，符號5 4、5 5分別表示層間絕緣膜 及元件分離絕緣膜。 寫入字元線56及位元線57係如同圖2所圖示而正交，形成 交叉矩陣。配置於寫入字元線56與位元線57之各交叉點之1 個MTJ元件3 5係對應於圖1所圖示之1個記憶胞24。藉由由 流入寫入字元線5 6之電流及流入位元線5 7之電流所形成之 磁場，資料被寫入MTJ元件35。再者，圖3及圖4表示位元 線57位於寫入字元線56之上方之構成，然而，亦可為相反 之構成。 如圖3及圖4所圖示，窝入字元線5 6及位元線5 7，亦即兩 89542 -13 - 200418168 鳥入用電 >瓦驅動線在剖面上，高度對於寬度之比（高寬比） 為1以上，最好為1.5〜3而形成。如此，由於電流驅動線具 有縱長長方形之剖面’電流驅動線之剖面積增加，可抑制 電流密度之上升。藉此，抑制因電流密度加速之配線内之 電遷移，可使MRAM之可靠度提升。 各MTJ凡件3 5係具有包含隔著通道障壁膜（絕緣膜）36而 配设足記錄層37及固著層38之自旋閥構造，並於記錄層37 記憶資料。記錄層37係由含有Fe、Nl、c〇之強磁性合金之 單層或多層無所組成之強磁性層所形成。記錄層37之磁化 谷易軸（Axis 〇f Easy Magnetization)向係對於窝入字元線％ 之延伸方向正交。記錄層37之底面電氣連接於配線層51。 再者，MTJ元件35亦可為雙自旋閥構造之㈣元件二匕時

另方面，固著層38係由從通道障壁膜36側，疊層強磁 性層及高保磁力層之疊層構造所形成。強磁性層則由包各 Fn C。之強磁性合金之單層或多層膜所組成。高保： 力層則至少包含丨層由PtMn等反強磁性體之薄膜所组成^ 反強磁性層。高保磁力層之上面係與位元線57電氣連接。

對於各寫入字元 寫入字元線56之 89542 -14- 200418168 兩側面及配設於底面上之軛板62所組成。軛板62實質上由 強磁性材料，最好由具有高透磁率之軟磁性材料組成。 另一万面，為了保持來自各位元線57之磁場，對於各位 元線57配設磁性電路64。各磁性電路64係由為使位元線” 、上下面i、彳開放，而沿著位元線57之兩側面延伸之1對板構 件65、66所組成。板構件65、66實質上由強磁性材料，最 好由具有高透磁率之軟磁性材料組成。板構㈣、&係位 元線57之上下兩侧為開放狀態，故對於多層配線構造，可 客易且確實.地電氣連接位元線57。亦即，藉由磁性電㈣ 〈構成構件，可將串聯電阻成分由配線構造除去，故可達 成讀出邊限之提升。 。兹性4 64之各板構件65、66係埋人層間絕緣膜A 古藉由層間絕、《54,與對應之位元線57f氣絕緣。仏 :向、，各板構件65、％具有超過位元線57之上面及底d 元ft長度。換言之，設定各板構件65、66之高度… =7《高度(上下面間之距離)大。並且，各板構件65、6 :構=形Γ月向位元線57侧而傾斜之部分67。藉續 扳構件6 5、6 6，可破音仅杜七a 崔/、保持來自位元線57之磁場。 於互相鄰接之1對位 板槿株W上 左侧之位元線57之右侧4 麥圖4中之符號66a)及右側之位元 之板構件65(參考圖4中之符號 W 巴緣層埋入U字形之膜之凹邱，寸節 2個板構件—間，全體形成間隔壁 二： 68係於喟位元線57間 — T即’ P編 中央 ，口耆此等平行地延伸。 89542 -15 - 如此，於互相鄰接之1對位元線57間，實質上共用磁性電 路64之板構件65、66，MRAM之磁性電路64之佔有率下降 。也由於該共用，故可於電流驅動線確保充分之剖面積。 又，磁性電路64之板構件65、66與位元線57係以層間絕緣 膜5 4隔離。此時，圖9所圖示之以往構造中，可省略障壁金 屬膜4，其係為了防止配線芯部3與高透磁率膜5之間，金屬 之相互擴散所配設者。藉此，使MRAM之可靠度提升，同 時可削減製造工序數。 如本實施《型態，位元線（電流驅動線）57之高寬比較高時-， 即使將磁性電路64之板構件65、66僅配設於配線之侧面， 亦可有效地增加施加於MTJ元件35之磁場。作為一例，對 於高寬比為2之電流驅動線，實驗有關配設本實施型態之磁 性電路64之情況，及不設置之情況。其結果，於電流驅動 線流入相同電流時，MTJ元件35附近所發生之磁場之比約1 :3(亦即本實施型態為約3倍之磁場）。又，相對於位元線57 之高度，板構件6 5、6 6之高度越大則此效果越高。 如上述，’磁性電路6 0、6 4之輛板6 2、板構件6 5、6 6實質 上由強磁性材料，最好是具有高透磁率之軟磁性材料組成 。具體而言，此等構件之材料可使用具有高透磁率之磁性 材料之Permalloy、Mo添加Permalloy等鎳基合金、Sendust 、Fmemet等鐵基合金。又，亦可使用鐵氧（Ferrite)等氧化 物強磁性體。 關於MRAM之窝入動作，寫入電流之脈衝寬通常在100 ns 以下。因此，磁性電路之材料必須對於寫入電流脈衝，具 89542 -16 - 有可追隨其磁化反應之特性。由該目的，最好滿足（l)初透 石兹 率_ 7\ 、…土 >、在100以上；（2)飽和磁化小；（3)材料之比電阻高 。為了滿足此等條件，藉由進行於上述合金添加容易製作 曰曰界析出物之添加物，例如：Sl、B等半金屬或cu、Cr、v 等至屬之處理等，可形成該合金之微結晶集合體或非晶矽 。又，以進行磁性電路内之磁區控制為目的，亦可使形狀 最適化。 (第二實施型態） 圖5係表示相當於本發明之第二實施型態之mram之4個 記憶胞部分之平面圖，圖6及圖7分別為沿著圖5之v卜¥1線 及VII-VII線之剖面圖。此MRAM具有所謂的交叉點 (Crosspoint)型之構造。再者，表示本實施型態之MRam之 全體構成之區塊圖實質上與圖1所示者相同。 於基板40上之層間絕緣.膜54内，複數之字元線（圖}中以 孚元線22代表性地表示）72及複數之位元線（圖1中以位元線 23代表性地表示）（另一方之電流驅動線）74係互相直行而配 設。於字元線72與位元線74之各交點配設MTJ元件3 5。各 MTJ元件3 5係具有包含隔著通道障壁膜（絕緣膜）3 6而配設 之記錄層3 7及固著層3 8之自旋閥構造，並於記錄層3 7記憶 資料。 於剖面，字元線72及位元線74係高度對於寬度之比（高寬 比）為1以上’最好為1.5〜3而形成。各字元線72及位元線74 係經由配線部73、75，與MTJ元件35電氣連接。字元線72 及位元線7 4共用於資料寫入及讀出之雙方之情況。亦即， 89542 -17- 200418168 藉由流入分別作為電流驅動飧&八概^ 助、、杲而發揮機能之字元線72及位 元線74之電流所形成之 … 兹野’貧料被寫入MTJ元件35。再 者，圖ό及圖7係表示位 丹 、 兀、、袭74位於竽元線72之上方之構成 ，然而，相反之構成亦可。 於此種構成之交叉处开,〗、 …土炙MR AM，必須注意寫入時所產 生之字元線72與位元線74 、 ](兒位差。5F即，將資料寫入 MT J元件3 5時，由於窝入泰、、云 ^ 一 一 馬入兒泥，竽兀線72與位元線74之間 有發生高電壓之情況。由於字 、 、子兀、、泉72及位兀線74係電氣連 接’故由於·#亥南電壓，诵措暗 … 土遇迢卩早壁胰36可能被絕緣破壞。為 了避免此問題’例如：可认Μ τ τ - μ 1 了於MTJ兀件35串聯連接具有整流 作用m或使贿元件35本身具有整流仙。或者， 藉由在電路上下功夫’亦可避免高電壓施加於贿元件35。 為了保持來自各位元線74之磁場，料m線74配設 磁性電路64。亦即，各磁性電路64係由為使位元線74之上 下面側開放’而沿著位元線57之兩側面延伸之】對板構件65 、66所組成。在同一位置，圖6所闰-、 ； 罝 ΰ所圖717足磁性電路64與圖3 所圖示之磁性電路64膏皙上係以柏因鉍姓旦1 ， ，、貝丄你以相R材枓及相同構造所構 成，故在此省略說明。 另一方面，為了保持來自各位元線72之磁場，對於各位 兀線72配設磁性電路84。各磁性電路料係由為使字元線u 之上下面側開放，而沿著字元線72之兩側面延伸之丨對板構 件85、86所組成。板構件85、86實質上係由與圖3所圖示之 磁性電路6 4之板構件6 5、6 6相同之材料所组成。 各磁性電路84之各板構件85、86埋入層間絕緣膜54中， 89542 -18 - 200418168 藉由層間絕、緣膜54 1對應之字元線72電氣絕、缘。在垂直 万向，各板構件85、86具有超過字元線72之上面及底面而 延伸之長度。並且，各板構件85、86之頂部係形成朝向字 元線72侧而傾斜之部分87。 万、互相鄰接心1對字元線72間，左側之字元線72之右側之 板構件86(參#圖6中之符號―）及右侧之字元線”之左側 之板構件85(參考圖6中之符號85b)係由一體形成之〇字形 心腠 < 一邯分所組成。絕緣層埋入U字形之膜之凹部，亦即 2個板構件怀a、851)間，全體形成間隔壁88。亦即，間隔壁 88係於丨對字元線72間之中央，沿著此等平行地延伸。土 耩由將此種構成之磁性電路84適用於字元線72，可將與 圖3所圖示之磁性電路64相同之效果，與字元線72聯關而 得。 圖8係表不第二實施型態之變更例之mram之剖面圖，表 、'子艾/口著圖5之VI-VI線又邵分。於此變更例，於互相鄰 接：1對子$線72間，配設與圖6所圖示之間隔壁μ不同構 造之間隔壁90。 . ”把'而&，於互相鄰接之1對字元線72間，左侧之字元線 ^之右側之板構件86(參考圖6中之符號86a)與右側之字元 、泉72(左側〈板構件85(參考圖6中之符號請）完全分離（電 氣絕緣）。此構造可藉由利用各向異性蝕刻，將圖6所圖示 之含有板構件86a、85bU字形之膜之底部除去而形成。2 個板構件86a、85b間埋入絕緣層，全體形成間隔壁9〇。亦 即’間隔壁90係於请字元線72間之中央，沿著此等平行地 89542 -19 - 200418168 延伸。 根據此變更例，於字元線72流入電極所產生之磁場係藉 由板構件85、86，有效地集中於MTJ元件35附近。又，近 接之板構件86a、85b係逆向地磁化，故有效遮蔽來自磁化 之板構件85、86之漏磁場。因此，由於往鄰接之MTJ元件 之漏磁場所造成之誤窝入安全係數提升。 再者，上述第一及第二實施型態中，磁性電阻元件係使 用以強磁性層夾著通道障壁膜之MTJ元件3 5。然而，第一 及第二實施-型態亦可適用於，利用以強磁性層夾著導電膜 之GMR (Giant Magneto Resistive :巨磁阻）效果之元件，作 為磁性電阻元件之情況。其他，在本發明之思想範疇内， 只要是熟悉此技藝之人士，可想到各種變更例及修正例， 應了解關於此等變更例及修正例亦屬於本發明之範圍。 根據本發明，可提供一種具有改良過之磁性電路構造之 MRAM。 【圖式簡單說明】 圖1係表示第一實施型態之MRAM之區塊圖。 圖2係表示相當於本發明之第一實施型態之MRAM之2個 記憶胞部分之平面圖。 圖3為沿著圖2之III-III線之剖面圖。 圖4為沿著圖2之IV-IV線之剖面圖。 圖5係表示相當於本發明之第二實施型態之MRAM之4個 記憶胞部分之平面圖。 圖6為沿著圖5之VI-VI線之剖面圖。 -20 - 89542 200418168 圖7為沿著圖5之VII-VII線之剖面圖。 圖8係表示第二實施型態之變更例之MRAM之剖面圖 示對應於圖5之VI-VI線之部分。 圖9係表不M R A Μ之以往之電流驅動線之剖面圖。 【圖式代表符號說明】 35 MTJ元件 36 通道障壁膜 37 記錄層 38 固著層 41 •讀出用MOS電晶體 44 閘極（讀出字元線） 46 源極線 51 讀出用配線層 56 寫入字元線（電流驅動線） 57 位元線（電流驅動線） 60 磁性電路 62 辆板 64 磁性電路 6 5 ^ 66 磁性電路之板構件 68 間隔壁 72 丰兀線（電流驅動線） 74 位元線（電流驅動線） 84 磁性電路 85 > 86 磁性電路之板構件 88 ^ 90 間隔壁 89542 -21 -

Claims (1)

1. 200418168 拾、申請專利範園： 1. 2, -種磁性隨機存取記憶體，其特徵在於具備： 磁性電阻元件，其係記憶資料者； 電流驅動線，其係選擇性地將磁場賦予前述磁性電阻 元件者；及 兒1 师電路，其㈣持來自前述電流縣線之磁場者；且 W述電流驅動線具備：與前述磁性電阻元件相對之第 -面、與前述第-面相反侧之第二面、及前述第一與第 二面間之2個侧面； 其係以前述電流驅動 前述磁性電路具備1對板構件 線之：述第一及第二面側開放之方式沿著前述電流驅動 線之前述2個側面延伸之實質上由強磁性材料所組成者。 如申叫專利範圍第1項之磁性隨機存取記憶體，其中前 述1對板構件實質上由具有高透磁率之軟磁性材料所組 成。 3.如申請斧利範圍第丨項之磁性隨機存取記憶體，其中前 述1對板構件之各個具有比前述電流驅動線之前述第一 及第二面間之距離大之高度。 4·如申清專利範圍第丨項之磁性隨機存取記憶體，其中前 述1對板構件係藉由絕緣層與前述電流驅動線電氣絕緣。 5 .如申凊專利範圍第1項之磁性隨機存取記憶體，其中前 述電说驅動線之前述第2面係與前述磁性電阻元件電氣 連接。 6 ·如申請專利範圍第1項之磁性隨機存取記憶體，其中前 89542 200418168 二面係藉由絕緣層與前述磁性 述電流驅動線之前述第 電阻元件電氣絕緣。 如申請專利範圍第！項之磁性隨機存取記憶體，並中前 述第-及第二面間之距離對於前述電流驅動線之前述2 個側面間之距離之比為1以上。

   8.如申請專利範圍第1項之磁性隨機存取記憶體，其中肯 述磁性電阻元件、前述電流驅動線及前述磁性電路分及 具備互相鄰接之!對磁性電阻元件、㈤電流驅動線及 對磁性電路；位於前述1對電流驅動線間之前述丨對磁, 電路之鄰接之2個板構件係形成位於前述丨對電流驅鸯 線間之大致中央之間隔壁。 9. 如申請專利範圍第8項之磁性隨機存取記憶體，其中絕 緣層介於前述鄰接之2個板構件間。 10. 如申請專利範圍第9項之磁性隨機存取記憶體，其中前 述鄰接之2個板構件係電氣絕緣。

   11. 如申凊+利範圍第8或9項之磁性隨機存取記憶體，其中 薊述部接之2個板構件係由一體之膜之一部分所組成。 12. —種磁性隨機存取記憶體，其特徵在於具備： 圯憶胞陣列’其係以磁性電阻元件作為記憶元件之記 憶胞配設於矩陣狀配置之各位址者； 字元線，其係連接於前述記憶胞陣列之各列者； 位元線’其係連接於前述記憶胞陣列之各行者； 間隔壁’其係前述字元線及前述位元線之至少一方， 表作為擇性地將磁場賦予前述磁性電阻元件之配線 89542 200418168 而起作用之電流驅動配線之各對間，沿著前述電流驅動 線而延伸者；各前述間隔壁具有第一及第二板構件，其 係形成分別保持來自鄰接且平行延伸之第一及第二啦 流驅動線之磁場之第一及第二磁性電路之一部分之會 質上由強磁性材料所組成者；及第一及第二板構件係藉 由絕緣層與前述第一及第二電流驅動線電氣絕緣者。 1 ^ .如申明專利範圍第12項之磁性隨機存取記憶體，其中絕 緣層介於前逑第一及第二板構件間。 巴 14.如申叫專利範圍第13項之磁性隨機存取記憶體，其中前· 逑第一及第二板構件係電氣絕緣。 !5.如:料利範圍第12或13項之磁性隨機存取記憶體，其 中則述第一及第二板構件係、由一體之膜之一部分所組 成。 〇 .如申請專利範圍第12項之磁性隨機存取記憶體，並中前 述第-及第二板構件之各個具有比前述電流驅動線： 咼度大之高度。 1 7 .如申請專利範圍第12項 > 絲· # n、左4办士 * 阁弟2頁义磁性隨機存取記憶骨豊，其中前 述電流驅動線係與前述磁性電阻元件電氣連接。 18. 如申請專利範圍第12項之磁性隨機存取記憶體，其 述電〉見驅動線係藉由絕緣層與前述磁性電阻元件— 絕緣。 兒氧 19. 如申請專利範園第12項之磁性隨機存取記憶體，其 述弟-及弟二板構件實質上由具有高透 材料所組成。 兹性 89542