TW200413925A - Non-volatile semiconductor memory device - Google Patents

Description

200413925 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種能夠自動地將刪除之不良之記 區塊取代成為冗餘用記憶體區塊之非揮發性半導體 置。 【先前技術】 成為非揮發性半導體記憶裝置一種之快閃記憶體 有所謂重複地進行覆寫並且在電源截止後也保持記 之特徵，因此，大多使用作為外部記憶裝置。但是 行覆寫，因此，爲了寫入新資料，結果，須先刪除 料後，接著，寫入資料。 在藉由刪除指令而刪除記憶單元之資料時而在某 憶體區塊無法進行刪除之際，由於僅是從該記憶體 輸出顯示刪除之不良之刪除之不良穩態（s t a t u s )， 在下一次之資料刪除時，也對於該不良之記憶體區 出刪除指令，結果，輸出刪除之不良穩態。 因此，在此種快閃記憶體，在記憶區域之一部分 壞時，爲了不進行對於該區域之解碼，所以，而設 寫解碼器之内容，以提高可靠度（例如參照專利文 (專利文獻1 ) 日本特開2 0 0 1 - 1 8 8 7 1 2號「記憶裝置之控制方法 請專利範圍第1項、圖1 ) 【發明内容】 (發明所欲解決之問題） 312/發明說明書(補件)/92-10/92121475 憶體 記憶裝 係具 憶資料 ，不進 記憶資 個記 區塊， 因此， 塊，送 受到破 計成改 獻1 )。 」（申 6 200413925 但是，專利文獻1者係在進行對於記憶體晶片之寫入 之控制之系統整體，進行可靠性之提升，因此，必須進 記憶體元件整體之大幅度設計變更，並且，必須在各個 閃記憶體之每一個，進行設計變更。 本發明之目的，係使得企圖進行不良晶片取代之快閃 憶體，以最低限度，來實現對於記憶體元件本身之設計 更。 (解決問題之手段） 快閃記憶體係由記憶體區塊和藉由位址及指令之輸入 而對於前述記憶體區塊來進行刪除等之控制器所構成。 本發明，還具備：冗餘用記憶體區塊、記憶所輸入之位 之暫存器、在對於前述記憶體區塊來刪除指令時而輸出 示刪除之不良之删除之不良穩態之際，前述暫存器所記 之位址並作為對於前述位址之冗餘位址之前述冗餘用記 體區塊内之位址之冗餘判定電路、以及記憶前述位址和 餘位址之冗餘位址記憶裝置。接著，當輸入至前述控制 之位址剛好是前述冗餘位址記憶裝置所記憶之位址時， 該位址，取代成為冗餘位址記憶裝置所記憶之冗餘位址 【實施方式】 (實施形態1 ) 在圖1，顯示藉由本發明之實施形態1所構成之快閃 憶體1 0之内部方塊圖。根據由外部所輸入之訊號而解析 令及動作指示，藉由控制快閃記憶體内部動作之控制器 而執行對於記憶體區塊1 2 a〜1 2 c之寫入或刪除。在圖 312/發明說明書(補件)/92-10/92121475 等 行 快 記 變 在 址 顯 憶 憶 冗 器 將 記 指 11 7 200413925 將記憶體區塊1 2 c作為在記憶體區塊内而產生刪除之不良 之狀態下之冗餘用，使用作為冗餘用區塊。為了删除記憶 體區塊1 2 b，因此，通過控制器1 1，將由刪除指令輸入部 1 6所輸入之刪除指令，按照由位址輸入部1 7所輸入之位 址，而傳送至該記憶體區塊1 2 b。在該記憶體區塊1 2 b成 為無法删除之不良區塊時，由該不良區塊1 2 b而輸出刪除 之不良穩態至外部。 以上係習知快閃記憶體之動作，因此，對於不良區塊 1 2 b，在送出刪除指令之每一次，均會輸出刪除之不良穩態。 在本實施形態1，具備：記憶由位址輸入部1 7所輸入之 位址之暫存器1 3、當刪除之不良穩態時，輸出暫存器1 3 所記憶之位址和作為對於該位址之冗餘位址A，輸出冗餘 用區塊1 2 c内之位址之冗餘判定電路1 4、以及記憶由冗餘 判定電路1 4所輸出之位址和對應於此之冗餘位址A之專用 記憶區域1 5。該專用記憶區域1 5係藉由相同於記憶體區 塊1 2之同樣快閃記憶體所形成，以便在電源截止後，也不 消失記憶資料。在該專用記憶區域1 5所記憶之冗餘位址A 係藉由前述控制器1 1來讀出。 在藉由以上構造所構成之快閃記憶體1 0，在由位址輸入 部1 7來對於不良區塊1 2 b指定位址[a ]而輸入刪除指令 時，正如上述，由該不良區塊1 2 b，輸出刪除之不良穩態， 同時，將該位址[a ]和前述冗餘位址A，記憶在專用記憶區 域15。 然後，在由位址輸入部1 7來指定前述位址[a ]而輸入刪 8 312/發明說明書(補件)/92-10/92121475 200413925 除指令時，控制器1 1係調查該位址[a ]是否已記憶在專用 記憶區域1 5之中，在已經記憶之狀態下，讀出對應於該位 址[a ]之冗餘位址A，對相對於位址[a ]而取代之冗餘位址 A，送出删除指令。 藉由此種位址取代，而使得不良區塊1 2 b，被取代成為 冗餘用區塊1 2 c，對於該冗餘用區塊1 2 c，進行刪除或資料 寫入。 (實施形態2 ) 在實施形態1，於冗餘位址A之記憶，使用構成快閃記 憶體之記憶體區塊之一部分，來作為專用記憶區域1 5，但 是，在藉由圖2所示之實施形態2而構成之快閃記憶體 2 〇，另外具備熔絲式記憶體2 1，以便記憶於此。作為動作 係相同於圖1者。在實施形態1，可以轉用記憶體，因此， 可以減少記憶體元件本身之構造變更。在實施形態2，可 以使用便宜且構造簡單之熔絲式記憶體。 (實施形態3 ) 在圖3，顯示藉由本發明之實施形態3所構成之快閃記 憶體3 0之内部方塊圖。在該圖3，不同於圖1之部位係具 備：計算所輸出之刪除之不良穩態之次數而在計算至既定 次數時來送出既定訊號至冗餘判定電路1 4的計數器1 8。 冗餘判定電路1 4係當從計數器1 8，當前述既定訊號被 輸出時，輸出暫存器1 3所記憶之位址和作為對於該位址之 冗餘位址A並輸出冗餘用區塊1 2 c内之位址至專用記憶區 域1 9。這個以後之動作係相同於圖1之狀態。 9 312/發明說明書(補件)/92-10/92121475 200413925 有時候記憶體晶片係偶爾成為刪除之不良，在隨著此種 刪除之不良穩態而在冗餘用區塊來進行取代時，冗餘用區 塊之記憶區域係成為不足。因此，在實施形態3，在經過 既定次數而輸出刪除之不良穩態之情況下，判定其成為永 久不良區塊，將該區塊取代成為冗餘用區塊。 (實施形態4 ) 在以上之各個實施形態，於輸出刪除之不良穩態時，將 不良區塊自動地覆寫於冗餘用區塊，但是，也有希望僅在 必要狀態而藉由手動來進行冗餘取代之狀態發生。使得該 狀態下之電路構造成為實施形態4而顯示在圖4。在該快 閃記憶體4 0，於藉由取代指令輸入部4 1而一起輸入取代 指令和產生有刪除之不良之位址時，便將暫存器1 3所儲存 之前述位址和對應於此之冗餘位址A，寫入至專用記憶區 域1 9。然後，相同於前述實施形態之狀態，將不良區塊1 2 b 取代成為冗餘用區塊12c。 (實施形態5 ) 在圖5，顯示藉由本發明之實施形態5所構成之快閃記 憶體5 0之内部方塊圖。該快閃記憶體5 0係使得5 0 a和5 0 b 之2個晶片成為封裝化之多晶片封裝體（M C P，m u 1 t i - c h i p package)。各個晶片係幾乎相同於圖1之構造，可以在各 個晶片，適用前述取代技術，但是，在該實施形態5，例 如在某一邊晶片而使得在冗餘用區塊之記憶區域成為不足 時，為了能夠延用位處在另一邊之晶片之冗餘用區塊，因 此，在兩個晶片間，交叉訊號線而進行配線，並且，具備 10 312/發明說明書(補件)/92-10/92121475 200413925 晶片選擇用之晶片選擇輸入部5 1。 藉此而例如在晶片5 0 a側之不良區塊1 2 b輸出刪除之不 良穩態時，在取代該不良區塊1 2 b之冗餘用區塊1 2 c而無 殘留記憶區域之狀態下，冗餘用判定電路1 4係使得暫存器 1 3所記憶之位址，成為取代對象之位址而送出至控制器 11° 該控制器1 1係將該取代對象之位址，送出至其另一邊晶 片5 0 b之控制器1 1 1。該控制器1 1 1係將該取代對象之位 址，送出至冗餘用判定電路1 1 4。該冗餘用判定電路11 4 係將該取代對象之位址以及做為對應於該位址之冗餘位址 A而將冗餘用區塊1 1 2 c内之位址，寫入至專用記憶區域 119° 然後，再一次地指定晶片5 0 a内之不良區塊1 2 b之位址， 在傳送刪除指令時，控制器1 1便調查其位址究竟是儲存在 專用記憶區域1 9或是儲存在其另一邊專用記憶區域1 1 9。 在該狀態下，因為前述位址係儲存在專用記憶區域1 1 9 之中，因此，藉由將該位址取代成為前述專用記憶區域1 1 9 所記憶之冗餘位址A，而將晶片5 0 a内之不良區塊1 2 b，代 替成為其另一邊晶片50b内之冗餘用區塊112c，刪除該冗 餘用區塊1 1 2 c。 如果成為此種構造的話，則能夠減低冗餘用區塊1 2 c及 112c之合計容量，提高冗餘效率。 (實施形態6 ) 在圖6，顯示藉由本發明之實施形態6所構成之快閃記 11 312/發明說明書(補件)/92-10/92121475 200413925 憶體6 0之内部方塊圖。該快閃記憶體6 0 成為使得2個晶片成為封裝化之多晶片封 是，某一邊之晶片6 0 b係有許多之不良區 是無法使用之部分可用晶片。但是，即使 殘留正常區塊。於是，在另一邊晶片6 0 a 1 2 c之使用區域成為不足時，可以使用位 正常區塊112d，來作為晶片60a之冗餘月 閃記憶體6 0之電路構造，係相同於圖5 ^ 此外，在實施形態1〜6，係就快閃記憶 半導體記憶裝置而進行敘述，但是，即使 強介電質記憶體之Ferroelectric RAM ( 存取記憶體）或 Magnetoresistive RAM ( 機存取記憶體）等而言，也可以同樣地使 施形態5、6，顯示多晶片封裝體，來作為 可以使用複數個快閃記憶體等，成為一體 此外，作為控制器，通常係使用硬佈線形 者，但是，也可以内藏程式，藉由CPU而 (發明效果） 如果藉由本發明的話，由是藉由在記憶 而進行將不良記憶體區塊取代為冗餘記憶 可以使得對於記憶體元件本身之設計變更 【圖式簡單說明】 圖1係藉由本發明之實施形態1所構成 内部方塊圖。 312/發明說明書(補件)/92-10/92121475 係相同於圖5者， 裝體（MCP)，但 塊，因此，認為 是此種晶片’也 之中冗餘用區塊 處在晶片6 0 b之 Ϊ區塊。作為該快 $而動作也相同。 ^體作為非揮發性 是就其他之例如 FRAM ：鐵電隨機 MRAM :磁電阻隨 用。此外，在實 >例子，但是，也 ，來進行構裝。 式（hard wired) 進行控制。 體晶片内之處理 體區塊，因此， .，成為最低限度。 之快閃記憶體之 12 200413925 圖2係藉由本發明之實施形態2所構成之快閃記憶體之 内部方塊圖。 圖3係藉由本發明之實施形態3所構成之快閃記憶體之 内部方塊圖。 圖4係藉由本發明之實施形態4所構成之快閃記憶體之 内部方塊圖。 圖5係藉由本發明之實施形態5所構成之快閃記憶體之 内部方塊圖。 圖6係藉由本發明之實施形態6所構成之快閃記憶體之 内部方塊圖。 (元件符號說明） A 冗餘位址 10 快閃記憶體 11 控制器 1 2 ( 1 2a、1 2b、1 2c···) 記憶體區塊 13 暫存器 14 冗餘判定電路 1 5、1 9 專用記憶區域 16 刪除指令輸入部 17 位址輸入部 18 計數器 20 快閃記憶體 2 1 熔絲式記憶體 30 快閃記憶體 13 312/發明說明書(補件)/92-10/92121475 200413925 40 快 閃 記 憶 41 取 代 指 令 50 快 閃 記 憶 50a 晶 片 50b 晶 片 5 1 晶 片 選 擇 60 快 閃 記 憶 60a 晶 片 60b 晶 片 111 控 制 器 1 12c 冗 餘 用 區 1 1 2d 正 常 塊 114 冗 餘 判 定 119 專 用 記 憶 體 輸入部 體 輸入部 體 塊 電路 區域

14 312/發明說明書(補件)/92-10/92121475

Claims (1)

1. 200413925 拾、申請專利範圍： 1. 一種非揮發性半導體記憶裝置，係包含記憶體區塊和 藉由位址及指令之輸入而進行前述記憶體區塊之動作控制 之控制器的非揮發性半導體記憶裝置，其特徵為：具備： 冗餘記憶體區塊，係設置作為在前述記憶體區塊内而產 生刪除之不良之狀態下之冗餘用； 暫存器，係記憶所輸入之位址； 冗餘判定電路，係在對於記憶體區塊來輸入刪除指令時 而由前述記憶體區塊輸出顯示刪除之不良之刪除之不良穩 態之際，輸出前述暫存器所記憶之位址和作為對於前述位 址之冗餘位址並輸出前述冗餘用記憶體區塊内之位址；以 及， 冗餘位址記憶裝置，係記憶前述位址和冗餘位址；此外， 在輸入至前述控制器之位址剛好是前述冗餘位址記憶裝 置所記憶之位址時，將該位址，取代成為冗餘位址記憶裝 置所記憶之冗餘位址，進行記憶體動作。 2 .如申請專利範圍第1項之非揮發性半導體記憶裝置， 其中，前述冗餘位址記憶裝置係由前述記憶體區塊所構成。 3 .如申請專利範圍第1項之非揮發性半導體記憶裝置， 其中，前述冗餘位址記憶裝置係熔絲式記憶體。 4.如申請專利範圍第1項之非揮發性半導體記憶裝置， 其中，計算前述刪除之不良穩態之輸出次數，在計算既定 次數時，前述冗餘判定電路便輸出前述位址及冗餘位址。 5 .如申請專利範圍第1項之非揮發性半導體記憶裝置， 15 312/發明說明書(補件)/92-10/92121475 200413925 其中，對於前述冗餘位址之取代係在輸入來自外部之取代 指令時而進行。 6 .如申請專利範圍第1項之非揮發性半導體記憶裝置， 其中，在該非揮發性半導體記憶裝置成為多晶片封裝體 時，於某個晶片而在冗餘用記憶體區塊之記憶區域成為不 足時’延用位處在其他晶片上之冗餘用記憶體區塊。

   7 .如申請專利範圍第1項之非揮發性半導體記憶裝置， 其中，在該非揮發性半導體記憶裝置成為多晶片封裝體而 某個晶片無法使用時，而位於正常晶片之冗餘用記憶體區 塊之記憶區域又成為不足時，延用位處在前述無法使用之 晶片之内的正常之記憶體區塊。

   312/發明說明書(補件)/92-10/92121475 16