TW200408949A - Control method of apparatus for non-volatile memory - Google Patents
Control method of apparatus for non-volatile memory Download PDFInfo
- Publication number
- TW200408949A TW200408949A TW092127189A TW92127189A TW200408949A TW 200408949 A TW200408949 A TW 200408949A TW 092127189 A TW092127189 A TW 092127189A TW 92127189 A TW92127189 A TW 92127189A TW 200408949 A TW200408949 A TW 200408949A
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- physical block
- flag
- physical
- written
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Description
200408949 玖、發明說明: I:發明所屬之技術領威j 發明領域 本發明,係關於一種非依電性記憶裝置(nonv〇latile 5 memory device)之控制方法。 發明背景 近年,趨向於使用一種備有快閃記憶體等非依電性記 憶體(nonvolatile memory)之非依電性記憶裝置(例如記憶 10 卡),以作為用來處理音樂資Μ w 4 __
不需要借助於電池等之後備。
據來自主機102之命令,$ 103之事或讀出非依電性力 器104,係根 進行把資料寫人於非料性記憶體 '記憶體103之資料事等之控制。 非依電性記憶1〇3係& ;由多數個實體塊所構成。使m24 使用第24 5 200408949 5 10 圖,來說明實體塊之構成。第24圖係顯示習知例之非依電 性記憶體103之貫體塊的構成。實體塊5〇1,係由μ頁所構 成。1頁之容量為528位元組,而被區分為512位元組之資料 區5〇2及16位元組之冗餘區503。資料區5〇2,係用以寫入從 主機102傳輸的資料。冗餘區503係用以寫入邏輯位址等管 理資訊之區域,其中該邏輯位址係對應於資料區5〇2之Ecc 符號及其實體塊501。1頁為資料之寫入單位、讀出單位。 在資料之寫入時,從實體塊之頁〇到頁31依序以頁單位寫 入資料。實體塊501為資料之抹除單位,抹除時,同時抹除 含在貫體塊之32頁全部。非依電性記憶體1()3之資料,係於 抹除完了之狀態時,全部之位元為1。
15 20 俟非依琶性記憶裝置1〇1之電源接通後,控制 便進行將已抹除表1G5及邏輯㈣/實·址轉換表敗 成於RAM(Random A⑽Mem〇ry :隨機存取記蝴之 始化處理。 第2圖係顯示已抹除表1〇5之構成。已抹除表1〇5,係 來表示實體塊Μ已抹除(未寫人)之表;其在各實體塊中 對應有m元之資料。於糊巾,左欄為實體位址(非依 性記憶體1G3之實體塊之位址稱為「實體位址」);右攔 示「已抹除」,〇則表示「非已抹除」之資料。左棚之實 位㈣料㈣記载者’通常並不寫人於RAM。通常, 給定之轉換式將實體位址轉換為ram之位址 否已抹除(未寫入)之位元寫入於其RAM位址。將表不 例士田初始化處理時,若在實體位址〇之實體塊之首 6 200408949 ^几餘區503,寫入有含有值〇之位元的資料時(首頁之冗餘 區=之王值凡為1時除外之場合),判斷為已寫人完了,而 將0“於實體位址G之資料中。若實體位址i之實體塊之首 頁几餘區503均為1之資料時,判斷已抹除完了,而將1寫 5入於貝版位址上之資料中。如此進行之後,完成到最終實體 位址為止之已抹除表105。 、第3圖係頒不遨輯位址/實體位址轉換表1〇6之構成。 於使用有非依電性記憶體1〇3之非依電性記憶裝置101中, 從主機102指定之位址(稱為「邏輯位址」),一般而言,與 · !〇配置在非依電性記憶體1〇3内之位址(稱為「實體位址」)並 不一致。這是因為若使它-致,則無法使用其在非依電性 記憶體内產生不良之實體位址,或者,資料之重寫要花費 時間等而在應用方面有負擔之故。又,一如時常在特定位 址發生寫入之系統,因為其實體位址會在短期間超出重寫 15保證次數(-般而言,非依電性記憶體之重寫保證次數受限 制。),而壽命會變短等產生不妥當之故。非依電性記憶裝 置101之控制器104,係用以將主機1〇2所指定之邏輯位址轉 · 換為實體位址,在實體塊之資料記錄時,將對應於其實體 位址之邏輯位址寫入於冗餘區5〇3中。一般而言,將邏輯位 2〇 址寫入於首頁之冗餘區503中。 俟非依電性記憶裝置101之電源接通後,控制器1〇4便 1 讀出一寫入於實體塊之冗餘區503中之邏輯位址,在ram 上生成邏輯位址/實體位址轉換表1〇6。例如,若在實體位 址0之實體塊之首頁有資料,並寫入2以作為邏輯位址時, 7 200408949 將0寫入於一對應於邏輯位址/實體位址轉換表106之邏輯 位址2之實體位址中。若在實體位址2之實體塊之首頁有資 料,並寫入999以作為邏輯位置時,將2寫入於一對應於邏 輯位址/實體位址轉換表106之邏輯位址999之實體位址 5 中。若對應之邏輯位址之資料不在非依電性記憶體103中 時,例如若沒有一寫入/以作為邏輯位址之實體塊時,將 表示不存在資料之值即1000,寫入於一對應於邏輯位址/ 實體位址轉換表106之邏輯位址1之實體位址中。 第4圖係習知非依電性記憶裝置101之初始化處理之流 10 程圖。將〇(初始值)設定於塊計數器(步驟401)。由控制器 104,讀出非依電性記憶體103之讀出對象即實體塊之首頁 之冗餘區503(步驟402)。判斷冗餘區503是否已完了抹除(步 驟403)。若冗餘區503均為1之資料時判斷抹除已完了,若 已寫入了含值0之位元時判斷寫入完了。若冗餘區503已完 15 了抹除,則把1寫入於已抹除表105之其實體塊欄,登錄實 體塊已完了抹除(步驟404)。若冗餘區503非為抹除已完了, 則把〇(非抹除完了)寫入於已抹除表105之其實體塊欄中(步 驟405)。若冗餘區503非為抹除完了,則進一步讀出一寫入 於冗餘區503之邏輯位址,把實體位址登錄於一對應於邏輯 20 位址/實體位址轉換表106之其邏輯位址之位置(步驟 106)。判斷是否為最終實體塊(步驟407)。若非為最終實體 塊,則把1加於塊計數器(步驟408),返回步驟402。重覆處 理。若為最終實體塊,則結束初始化。 其次,說明非依電性記憶體103之資料重寫方法。若主 8 200408949 200408949 ίο 15 機H)2命令把資料寫人於非依電性記憶裝置⑻,則由控制 器ΠΜ,將傳輸自主機102之資料寫入於非依電性記憶體1〇3 中。第25®,係習知例之非依電性記憶裝置⑻之資料重寫 方法之流程圖。由控制器104,從已抹除表ι〇5檢出抹除完 了實體塊,當做寫入對方之實體塊加以確保(步驟6〇1)。將 資料以頁單位寫人於所確保之實體塊中(步獅3)。抹除含 有無效貢料(因寫入了新資料’而變成不需要之資料)之實體 塊(舊實體塊)(步驟6〇4)。將舊實體塊當場立即抹除也可, -旦,預紐絲表料諸衫無狀難,設定於表 讀效之值’在另外之時序抹除也可。更新已抹除表⑽及 邏輯位址/實體位址轉換表啊步驟6〇5)。具體言之,將 〇(寫入70 了)寫人於-對應於對已抹除表1G5進行寫入之實 體塊之位I娜除了舊實魏(含有減資社實體塊) 之後’ m(已抹除完了)寫人於—對應於舊實體塊之位元。 Γ應於邏輯位址/實體位址轉換表⑽之邏輯位址之實 更新為從舊貫體塊進行寫人之新實體塊。 日士二在步驟603資料之寫入中發生了電源遮斷等之異常 t…入中途之實體塊之資料有變成不正之虞。 20 記憶=:2°〇1-51883號公報中記載有-種備有非依電性 憶體備有—依紐記憶裝置(習知例D,其中該非依電性記 處理時,7種1若因電源遮斷之異常㈣在寫人中途結束 己修復機广次之起動時自動地恢復寫入前之狀態的自 外,還^/知例1之雜紐記憶裝置,除了記憶體 ’、有寫入中旗標、位址緩衝器、及資料緩衝器。在 9 200408949 資料寫入中,使寫入中旗標成為有效狀態,而其以外之時 候使寫入中旗標成為無效狀態。若起動時寫入中旗標為有 效狀態,則把資料緩衝器之内容寫入於位址緩衝器所示之 記憶區中。又,藉此,在起動時可恢復成異常寫入前之狀 5 態。 於習知例之非依電性記憶裝置,若在步驟603將資料寫 入於實體塊之首頁中時,發生了電源遮斷等之異常時,可 能會有只在資料區502寫入有一部分之資料,冗餘區503即 已抹除完了(未寫入)等狀態。若在此狀態下進行初始化處 10 理,則依據首頁之冗餘區503之資料來生成已抹除表105, 所以會錯誤判定已將此實體塊抹除完了。 若在步驟604,於舊實體塊之抹除中發生了電源遮斷等 之異常時,可能會有舊實體塊之首頁已抹除完了,但其他 頁卻尚未加以抹除之狀態。若在此狀態下進行初始處理, 15 則會錯誤判定該舊實體塊已抹除完了。 若像這樣將未抹除完了之實體塊誤判為已抹除完了, 則其後發生了資料之寫入時,變成把資料寫入於被誤判為 已抹除完了之實體塊中。由於非依電性記憶體無法將資料 題在已抹除完了之實體塊上(無法以負單位,將1寫入於0之 20 位元中),所以存在著無法正確地寫入,將成為不正資料等 之問題。 又,因寫入中斷或抹除中斷,而可能會有實體塊之首 頁,冗餘區已抹除完了,但其他頁卻非為抹除完了等之狀 態。若在此狀態下進行初始化處理,則必讀出一寫入於首 10 200408949 頁之冗餘區的邏輯位址,登錄於邏輯位址/實體位址轉換 表106。就是,必將寫入中途或抹除中途之實體塊誤判為已 寫入完了之有效實體塊。在實體塊之首頁之冗餘區503中多 寫入有非依電性記憶體103之管理資料,若在初始化處理當 5 中生成錯誤之表,則有無法對非非依電性記憶體103存取之 可能性。 習知例1之非依電性記憶裝置,由於必需將資料寫入於 許多緩衝器〔寫入中旗標、位址緩衝器(邏輯位址緩衝器、 舊實體位址緩衝器、新實體位址緩衝器)及資料緩衝器〕, 10 所以有非依電性記憶裝置之處理延遲之可能性。 本發明之目的係在於提供一種非依電性記憶裝置之控 制方法,以便即使在資料之寫入中或抹除中發生電源遮斷 之異常以致處理中斷時,也可正常地進行下次起動後之資 料寫入。藉此可提供可正確地對非依電性記憶體存取,具 15 有高資料可靠性之非依電性記憶裝置之控制方法。 L發明内容]1 發明概要 為了解決上述課題,本發明具有下述之構成。 依據本發明之一觀點的,非依電性記憶裝置之控制方 20 法,包含有: 控制步驟,其係使用已抹除表及邏輯位址/實體位址 轉換表,來控制前述非依電性記憶體之資料的寫入及讀 出,其中該已抹除表係表示非依電性記憶體之資料的最小 抹除單位即實體塊是否已抹除完了,而該邏輯位址/實體 11 200408949 位址轉換表則用來轉換邏輯位址及實體位址; 第一旗標寫入步驟,其係將用來表示資料已被寫入之 事的固定值,寫入次第一旗標,其中該第一旗標係設在多 數頁中之首頁的冗餘區,以用來表示資料是否被寫入於其 5 首頁中,其中該多數頁具有含在前述實體塊之資料區及冗 餘區,且為資料之最小寫入單位;及 資料寫入步驟,其係將資料寫入於其實體塊中。 在習知之非依電性記憶裝置之控制方法方面,例如要 將資料寫入於由32頁所成之實體塊中時,乃藉由以1頁為單 10 位之32次寫入步驟來寫入資料。然而,若在寫入之中途電 源被中斷時,存在有資料之寫入尚未完了之不正的實體 塊。若也考慮這種突然之電源遮斷,而想確實地得知一個 之實體塊是否已抹除完了,則必須調查32頁之總位元,調 查總位元是否為1,或是否含有0之位元。 15 也可考慮第一頁中設計第一旗標,將第一頁之資料跟 第一旗標一起寫入。然而,若在第一頁之寫入中途電源被 遮斷時,可能發生資料正常被寫入於第一頁之資料區中, 但第一旗標卻未被寫入之狀態(雖想記錄0,但其位元值仍 維持1之狀態)。因此,儘管是這種方法,也難以判斷一個 20 之實體塊是否真的已抹除完了。 在本發明方面,首先,只將固定值(本實施形態為00) 之第一旗標單獨寫入,其後將通常之資料寫入於32頁中。 因此,一旦開始了寫入,即在寫入中途縱使電源被遮斷, 第一旗標也確實為給定之固定值(例如,00)。若第一旗標並 12 200408949 非為固定值(例如11)’則其實體塊確實地已抹除完了。 本發明,可實現-種即使在寫入中途電源被遮斷,也 可確實地檢測實體塊是否抹除完了之非依電性記憶裝置之 控制方法。 5 依據本發明其他觀點之上述非依電性記憶裝置之控制 方法,更包含有㈣化步驟,其財麵電性記憶裝^之 起動時’讀ai前述非依電性記憶體之所有前述實體塊之前 述第-旗標,根據前述第-旗標是否已抹除完了,來生成 邏輯位址/實體位址轉換表及已抹除表。 10
、若依本發明,則即使在資料寫入中途電源被遮斷後之 初始化處理時,也可在短時間内生成正確之已抹除表。藉 此,可防止誤將資料寫入於非抹除完了之實體塊中:精 依據本發明其他觀點之非依電性記 法,包含有: 憶裝置之控制方 15 控制步驟,其係使用-用來轉換非依電性記 輯位址及實體位置的邏輯位址/實體位址轉換表 W述非依電性記憶體之資料之寫入及讀出; 憶體之邏 ,來控制
«寫入步驟,其祕資料寫人於前述實體塊中;及 20 盆二:t標寫入步驟,其係將用來表示資料已被寫入於 μ肢塊中之事的固定值,寫人於第二 :=在多數頁中之給定頁之冗餘區,心= 面,例如要 實體區中,其中該多數頁具有包含在前述 、版鬼:貝枓區及冗餘區,且為資料之最小寫人單位。 在習知之非依電性記憶裝置之控制方法方 13 200408949 將資料寫入於由32頁所成之實體塊中時,乃藉由以1頁為單 位之32次寫入步驟來寫入資料。然而,若在寫入之中途電 源被中斷時,會產生資料之寫入尚未完了之不正的實體 塊。若也考慮這種突然之電源中斷因素,則難以判斷一個 5 實體塊是否真的已寫入完了。 也可考慮給定之頁,最好在第32頁中設計第二旗標, 將第32頁之資料跟第二旗標一起寫入。然而,若在第32頁 之寫入中途電源被遮時,可能發生第二旗標正常地被寫 入,但其他任一位元卻未被寫入之狀態(雖想記錄0,但其 10 位元值仍維持1之狀態)。因此,儘管是這種方法,也難以 判斷一個之實體塊是否真的已寫入完了。 在本發明方面,將通常之資料寫入於32頁中,最後, 只將給定之固定值(本實施形態為00)之第二旗標單獨寫 入。因此,第二旗標只要為固定值(例如00),其實體塊之寫 15 入確實已終了,第二旗標只要非為固定值(例如11),即可判 斷電源已在資料寫入之中途被遮斷。 本發明,可實現一種即使在寫入中途電源被遮斷,也 可確實地檢測實體塊是否正確地寫入終了的、非依電性記 憶裝置之控制方法。 20 依據本發明之更另一觀點之上述非依電性記憶裝置之 控制方法,更包含有初始化步驟,其係在前述非依電性記 憶裝置之起動時,讀出前述非依電性記憶體之所有前述實 體塊之前述第二旗標,根據前述第二旗標是否已寫入完 了,來生成邏輯位址/實體位址轉換表。 14 200408949 若依本發明,則即使在資料寫入中途電源被遮斷後之 初始化處理時,也可在短時間内生成正確之邏輯位址/實 體位址轉換表。藉此,可防止將寫入未完了之不正的實體 塊誤判為有效之實體塊情事。 5 依據本發明更其他觀點之非依電性記憶裝置之控制方 法,包含有: 控制步驟,其係使用已抹除表及邏輯位址/實體位址 轉換表,來控制前述非依電性記憶體之資料的寫入及讀 出,其中該已抹除表係表示非依電性記憶體之資料的最小 10 抹除單位即實體塊是否已抹除完了,而該邏輯位址/實體 位址轉換則用來轉換邏輯位址及實體位址; 第一旗標寫入步驟,其係將用來表示資料已被寫入之 事的固定值,寫入於第一旗標,其中該第一旗標係設在多 數頁中之首頁的前述冗餘區,以用來表示資料是否被寫入 15 於其首頁中,其中該多數頁具有包含在前述實體塊的資料 區及冗餘區,且為資料之最小寫入單位; 資料寫入步驟,其係將資料寫入於其實體塊中;及 第二旗標寫入步驟,其係將用來表示資料已被寫入於 其實體塊中之的固定值,寫入於第二旗標,其中該第二旗 20 標係設在前述實體塊之給定頁之冗餘區,以用來表示資料 是否被寫入於其實體區中。 在本發明方面,首先將固定值(本實施形態為〇〇)單獨寫 入於第一旗標,其後將通常之資料寫入於32頁,最後只將 固定值(本實施形態為〇〇)單獨寫入。因此,只要第一旗標不 15 200408949 是固定值(例如11),即可判斷其實體塊已抹除完了。只要第 一旗標為固定值(例如00),第二旗標不是固定值(例如11), 即可判斷電源在資料寫入之中途被遮斷,寫入尚未完了。 若第一旗標及第二旗標都是固定值(例如〇〇),則可判斷其實 5 體塊之寫入確實已完了。 本發明,可實現一種即使在寫入中途電源被遮斷,也 可確實地檢測實體塊是否正確地寫入終了的,非依電性記 憶裝置之控制方法。 依據本發明更另一觀點之上述非依電性記憶裝置之控 10 制方法,更包含有初始化步驟,其係在前述非依電性記憶 裝置之起動時,讀出前述非依電性記憶體之所有前述實體 塊之前述第一旗標及前述第二旗標,根據前述第一旗標及 前述第二旗標是否寫入完了,來生成邏輯位址/實體位址 轉換表及已抹除表。 15 若依本發明,則即使在資料寫入中途電源被遮斷後之 初始化處理時,也可在短時間内生成正確之已抹除表及邏 輯位址/實體位址轉換表。藉此,可防止將資料誤寫入於 抹除未完了之實體塊情事。也可防止將寫入未完了之不正 之實體塊誤判為有效之實體塊情事。 20 依據本發明更其他觀點之非依電性記憶裝置之控制方 法,包含有: 寫入步驟,其係將資料寫入於實體塊中時,將最後頁 之資料之ECC符號及/或CRC符號,或者,將它們及前述 ECC符號及/或CRC符號之互補資料,寫入於其最後頁之 16 200408949 冗餘區中;及 " 升你隹則述非依電性 時,從前述非依電性記憶體 …置之起 讀出其資料之咖符號及 5 10 及前述ECC符號及/或CRC符號之互^,頃出它' 檢出,進而根據錯誤之有無,來生::4,進行錯誤: 轉換表。 生成喊位址/實體位失 W…士 請馬入中途電源被遮斷後」
㈣化處理時,也可在短時間内生成正確之 ^^ 輯位址/實體位址轉換表 *、及蹲 锝換表。itm场均資料誤 於抹时完了之實體塊情事。也可防止將寫人未完了: 正之實f塊關為有效之實體塊情事。於上述之構成,作 成不具弟一旗標之構成也可。 依據本發明更其他觀點之上述非依電性記憶裝置之押 15 制方法,更包含有: 工
最後頁寫入步驟,其係將資料寫入於前述實體塊之最 後頁的區域(不包括用來寫入可單獨另外寫入之資料的區 域)之所有位址,使用資料及前述資料之ECC符號及/或 CRC付號來補足其區域,或者,使用它們之外更加上前述 20 ECC符號及/或CRC符號之互補資料來補足其區域。 在本發明方面,當將通常之資料寫入於31頁,並將資 料寫入於最後頁中時,使用通常之資料及ECC符號及/或 CRC符號來補足給定之區域,或者,使用它們之外更加上 互補資料來補足給定之區域。於初始化處理時,可根據資 17 200408949 料之匹配性(檢出錯誤之有無),來判斷資料之寫入是否完 了。 本發明,可實現一種即使在寫入中途電源被遮斷,也 可確實地檢測實體塊是否正確地寫入終了的,非依電性記 5 憶裝置之控制方法。於上述之構成,作成不具第二旗標也 Ο 依據本發明更另一觀點之上述非依電性記憶裝置之控 制方法,更包含有初始化步驟,其係在前述非依電性記憶 裝置之起動時,讀出前述非依電性記憶體之所有前述實體 10 塊之最後頁之前述資料,及前述資料之ECC符號及/或 CRC符號,或者,讀出它們及前述ECC符號及/或CRC符 號之互補資料,進行錯誤之檢出,進而根據錯誤之有無, 來生成邏輯位址/實體位址轉換表。 若依本發明,則即使在資料寫入中途電源被遮斷後之 15 初始化處理時,也可在短時間内生成正確之邏輯位址/實 體位址轉換表。藉此,可防止將寫入未完了之不正之實體 塊誤判為有效之實體塊情事。 依據本發明另一觀點之非依電性記憶裝置之控制方 法,包含有: 20 控制步驟,其係使用已抹除表及邏輯位址/實體位址 轉換表,來控制前述非依電性記憶體之資料之寫入及讀 出,其中該已抹除表係用以表示非依電性記憶體之資料的 最小抹除單位即實體塊是否已抹除完了,而該邏輯位址/ 實體位址轉換表則用來轉換邏輯位址及實體位址; 18 200408949 實體位址登錄步驟,其係將舊實體塊之實體位址登錄 於一具有實體塊之實體位址及第三旗標之無效表(抹除預 約表)中,其中前述實體塊係設在一具有管理區及資料記錄 區之前述非依電性記憶體之前述管理區,並具有無效資料 5 (以下稱為「舊實體塊」),而前述第三旗標則用以表示該舊 實體塊之無效資料是否已抹除完了; 無效資料抹除步驟,其係用以抹除前述舊實體塊之無 效貢料,及 第三旗標寫入步驟,其係將用來表示前述舊實體塊之 10 無效資料之抹除已完了之事的固定值,寫入於一對應於前 述舊實體塊之實體位址的前述第三旗標中。 於習知之非依電性記憶裝置之控制方法方面,要抹除 實體塊之資料時,例如抹除了,用來表示資料是否無效之 旗標被定位成無效之實體塊。然而,若在抹除之中途電源 15 被遮斷時,卻有資料之抹除尚未完了,含有0之位元之情 況。若也考慮這種突然之電源遮斷之因素,而想確實地得 知一個之實體塊是否已抹除完了,則必須調查32頁之全位 元,並調查全位元是否為1或是否含有0之位元。 反觀,在本發明方面,將由應抹除之實體塊之位址及 20 第三旗標所構成之抹除預約表,生成於非依電性記憶體之 管理區,在抹除實體塊之前,將應抹除之實體塊的實體位 址登錄於抹除預約表。其後,抹除其實體塊。最後將固定 值(本實施形態為〇〇),寫入於一對應於已抹除之實體塊的第 三旗標中。 19 200408949 因此,即使一旦開始了抹除,若在抹除中途電源被遮 斷時,第三旗標仍不是給定之固定值(例如11)。若登錄於抹 除預約表之實體塊之第三旗標並非固定值時,可確實地判 明其實體塊之抹除尚未終了。若第三旗標為給定之固定值 5 (例如00),則其實體塊之抹除顯示確實地終了。 本發明,可實現一種即使在寫入中途電源被遮斷,也 可確實地檢測實體塊之抹除是否確實地終了的,非依電性 記憶裝置之控制方法。 依據本發明更另一觀點之上述非依電性記憶裝置之控 10 制方法,更包含有: 無效資料抹除步驟,其係在前述非依電性記憶裝置之 起動時,讀出前述管理區之前述無效表,進而抹除前述第 三旗標尚未寫入完了之前述舊實體塊之無效資料;及 第三旗標寫入步驟,其係將用來表示前述舊實體塊之 15 無效資料之抹除已完了之事的固定值,寫入於一對應於前 述舊實體塊之實體位址的前述第三旗標中。 本發明,可實現一種即使在抹除中途電源被遮斷以致 實體塊之抹除未能終了,也在起動時確實地檢測其事而抹 除實體塊的、非依電性記憶裝置之控制方法。藉此,可防 20 止誤將資料寫入於抹除未完了之實體塊情事。 依據本發明更另一觀點之非依電性記憶裝置之控制方 法,包含有: 控制步驟,其係使用已抹除表及邏輯位址/實體位址 轉換表,來控制前述非依電性記憶體之資料之寫入及讀 20 200408949 出,其中該已抹除表係用以表示非依電性記憶體之資料之 最小單位即實體塊是否已抹除完了,而該邏輯位址/實體 位址轉換表則用來轉換邏輯位址及實體位址; 實體位址登錄步驟,其係將資料寫入於前述實體塊 5 時,將具有無效資料之舊實體塊之實體位址登錄於多數頁 中之給定頁之前述冗餘區中,其中該多數頁具有含在前述 實體塊之資料區及冗餘區,且為資料之最小寫入單位; 無效資料抹除步驟,其係用以抹除前述舊實體塊之無 效貢料,及 10 第三旗標寫入步驟,其係將用來表示前述舊實體塊之 無效資料之抹除已完了事的固定值,寫入於第三旗標中, 其中該第三旗標係設在一登錄有前述舊實體塊之實體位址 的前述冗餘區,且用來表示其舊實體塊之無效資料是否已 抹除完了。 15 本發明,可實現一種即使在抹除中途電源被遮斷,也 可確地檢測實體塊之抹除是否終了的非依電性記憶裝置之 控制方法。本發明由於將舊實體塊之實體位址及第三旗標 寫入於資料寫入對方之實體塊的冗餘區中,所以不需要將 用來製作抹除預約表之專用區設在非依電性記憶體之管理 20 區。由於登錄舊實體塊之實體位址,所以不會產生為登錄 實體位址而需要之多餘之時間,處理時間比設抹除預約表 之方法較短。 依據本發明之更另一觀點之上述非依電性記憶裝置之 控制方法,更包含有: 21 200408949 無效資料抹除步驟,其係在前述非依電性記憶裝置之 起動時,讀出前述實體塊之冗餘區之前述第三旗標,進而 抹除前述第三旗標尚未寫入完了之前述舊實體塊之無效資 料;及 5 第三旗標寫入步驟,其係將用來表示前述舊實體塊之 無效資料之抹除已完了之事的固定值,寫入於第三旗標中。 本發明,可實現一種即使在抹除中途電源被遮斷以致 實體塊之抹除未能終了,也在起動時確實地檢測其事而抹 除實體塊的、非依電性記憶裝置之控制方法。藉此,可防 10 止誤將資料寫入於抹除未完了之實體塊中情事。 依據本發明另一觀點之非依電性記憶裝置之控制方 法,包含有 控制步驟,其係使用已抹除表及邏輯位址/實體位址 轉換表,來控制前述非依電性記憶體之資料之寫入及讀 15 出,其中該已抹除表係用以表示非依電性記憶體之資料之 最小單位即實體塊是否已抹除完了,而該邏輯位址/實體 位址轉換表則用來轉換邏輯位址及實體位址;及 舊資料抹除步驟,其係決定了用來實行資料寫入之前 述實體塊之後,將資料寫入於前述實體塊之前,必先抹除 20 寫入於前述實體塊中之資料。 若依本發明,則可確實地防止誤將資料寫入於未抹除 之實體塊中等事故。 依據本發明更另一觀點之非依電性記憶裝置之控制方 法,包含有: 22 200408949 控制步驟,其係使用已抹除表及邏輯位址/實體位址 轉換表,來控制前述非依電性記憶體之資料之寫入及讀 出,其中該已抹除表係用以表示非依電性記憶體之資料之 最小單位即實體塊是否已抹除完了,而該邏輯位址/實體 5 位址轉換表則用來轉換邏輯位址及實體位址;及 舊資料抹除步驟,其係將資料寫入於前述實體塊中之 前,讀出多數頁中之首頁,根據一設在前述首頁之前述冗 餘區的其實體塊之管理資訊,來判斷前述首頁是否已抹除 完了,若未抹除完了則抹除一寫入於前述實體塊中之資 10 料,其中該多數頁具有含在前述實體塊之資料區及冗餘 區,且為資料之最小寫入單位。 若依本發明,則可確實且有效率地防止誤將資料寫入 於未抹除之實體塊中等事故。 本發明之新穎特徵不外乎為特別記載於添附之申請專 15 利範圍中者,但關於構成及内容之雙方面,本發明可參考 圖式由以下之詳細說明,更理解評估本發明之其他目的和 特徵。 圖式簡單說明 第1圖為一方塊圖,顯示非依電性記憶裝置之構成。 20 第2圖係顯示已抹除表105之構成。 第3圖係顯示邏輯位址/實體位址轉換表106之構成。 第4圖為一流程圖,係顯示習知例及本發明實施形態1 之非依電性記憶裝置101之初始化處理。 第5圖係顯示本發明實施形態1之非依電性記憶體10 3 23 200408949 之實體塊之構成。 第6圖為一流程圖,係顯示本發明實施形態/之非依電 性記憶裝置101之資料重寫方法。 第7(a)〜(c)圖,係階段地顯示一種寫入資料於本發明 5 實施形態1之實體塊中的狀態。 第8圖係顯示本發明實施形態2之非依電性記憶體103 之實體塊之構成。 第9圖為一流程圖,顯示本發明實施形態2之非依電性 記憶裝置101之資料重寫方法。 10 第10(a)〜(c)圖,係階段地顯示一種寫入資料於本發明 實施形態2之實體塊中的狀態。 第11圖為一流程圖,顯示本發明實施形態2之非依電性 記憶裝置101之初始化處理。 第12圖為一流程圖,顯示本發明實施形態3之非依電性 15 記憶裝置101之資料重寫方法。 第13圖係顯示本發明實施形態4之非依電性記憶體103 之實體塊構成。 第14圖係顯示本發明實施形態5之非依電性記憶體103 之構成。 20 第15圖係顯示本發明實施形態5之抹除預約表之構成。 第16圖為一流程圖,顯示本發明實施形態5之非依電性 記憶裝置101之資料重寫方法。 第17圖係階段地顯示本發明實施形態5之抹除預約表 之狀態變化。 24 200408949 第18圖為一流程圖,顯示本發明實施形態5之非依電性 記憶裝置101之初始化處理。 第19圖係顯示本發明實施形態6之非依電性記憶體103 之實體塊之構成。 5 第20圖為一流程圖,顯示本發明實施形態6之非依電性 記憶裝置101之資料重寫方法。 第21圖為一流程圖,顯示本發明實施形態6之非依電性 記憶裝置101之初始化處理。 第22圖為一流程圖,顯示本發明實施形態7之非依電性 10 記憶裝置101之資料重寫方法。 第23圖為一流程圖,顯示本發明實施形態8之非依電性 記憶裝置101之資料重寫方法。 第24圖係顯示習知例非依電性記憶體103之實體塊之 構成。 15 第25圖為一流程圖,顯示習知例非依電性記憶裝置101 之重寫方法。 圖式之一部分或全部,係藉著以圖示為目的之概要表 達來描繪者,並不一定忠實地描寫該處所顯示之要素之實 際相對大小和位置,此點請留意之。 20 【實方方式】 較佳實施例之詳細說明 以下,就用來具體表示本發明最佳形態之實施形態, 與圖式一同加以記述之。 《實施形態1》 25 200408949 使用第1圖〜第7圖,來說明實 月貝&形態之非依電性記憶 裝置之控制方法。第1圖中,1〇 1马非依電性記憶裝置,1〇2 為主機。非依電性記憶裝置1〇1 備有非依電性記憶體1〇3、 控制請、已抹除表1〇5、及邏輯位址/實體位址轉換表 1〇6。於實施形態1中,非依電性記憶裝置ΗΠ為記憶卡;主 機102為可攜式電話(行動電話) ),非依電性記憶體103為快閃 記憶體。第1圖〜第4圖,由於與習知例同-’所以省略其 詳細說明。 10
第5圖係顯示本發明非依電性記憶體⑽之實體塊之構 成。實體塊5〇1係由32頁所構成。1頁之容量為528位元 (b帅而區分為512位元組之資料區地及16位元組之冗餘 區5〇3。1頁為資料之寫入單位、讀出單位。資料之寫入, 係從實體塊之頁0至頁31,依序以頁單位寫入。實體塊為資 料之抹除單位,在抹除時將含在實體塊之32頁全部一次予 15 以抹除。
非依電性記憶體之實體塊5G1之資料,仙_來表 達,而於抹除完了之狀態時所有之位元為i。資料之寫入係 意味著將0寫入,不可將1重寫—r write)於0之位元上。因 此,若將新資料重寫於尚未抹除完了之實體塊上,則會成 為不,資料,新資料必須寫入於已抹除完了之實體塊中。 貝細形悲1之貫體塊’不同於習知例實體塊之構成(第 24圖)處’係在於首頁即頁〇之冗餘區具有第一旗標 511第旗UU,係為提高資料可靠性,而用多數位元 資料來表示。於實施形態1中,第-旗標係由2位元所構成, 26 200408949 用遴輯值或〇〇來表達。在其以外之點方面,本發明之實施 形態1之實體塊,係與習知例之構成同一。 使用第ό圖及第7圖,來說明實施形態1之非依電性記憶 I置101之資料重寫方法。第6圖為一流程圖,顯示實施形 5態1之非依電性記憶裝置1〇1之資料重寫方法。第7圖係階段 地顯示資料被寫入於實施形態丨之實體塊中之狀態。 S k主機102接收資料之寫入命令時,非依電性記憶裝 置101之控制器104,即從已抹除表105檢出已抹除之實體 塊,作為寫入對方之實體塊加以確保(步驟601)。非依電性 10記憶體103之實體塊501,係在抹除完了之狀態時,位元均 為1(第7(a)圖)。 首先,將固定值(與已抹除時之值不同之值,本實施形 態為〇〇)寫入於所確保之實體塊之第一旗標5U中(步驟 6〇2,第7(b)圖)。具體言之,將僅只第一旗標為〇〇而其以外 15之資料均為1之資料,寫入於首頁中。寫入對方之實體塊, 只有首頁之冗餘區503之一部分(第一旗標511)成為寫入完 了之狀態。第一旗標511,表示現在對實體塊開始資料之寫 入事。其後,將第一旗標以外之資料從實體塊之頁〇到頁31 依序以負單位予以寫入(步驟603,第7(c)圖)。 20 抹除含有無效資料(因寫入新資料而變為不需要之資 料)之售貫體塊(步驟604)。更新已抹除表1〇5及邏輯位址/ 實體位址轉換表106(步驟605)。具體言之,於已抹除表 中,將〇(寫入完了)寫入於一對應於步驟601所確保之位元 中。將1(已抹除完了)寫入於一對應於步驟6〇4所抹除之舊實 27 200408949 體塊之位元中。更新一對應於邏輯位址/實體位址轉換表 106之邏輯位址的貫體位址,以便顯示從舊實體塊進行了寫 入之實體塊。 用另一步驟寫入第一旗標之實施形態丨之寫入方法,比 5習知例之寫入方法多出1步驟處理。然而,例如假定用一步 驟來實行1頁(最小寫入單位)之寫入,即為丨實體塊(32頁)之 寫入而需要之寫入步驟數,也比習知之32步驟只多出一步 驟之33步驟而已。 例如,將1頁份之資料傳送至非依電性記憶體103之時 10間為4〇ps,1頁份之資料之寫入時間為200μδ,所以1實體塊 之寫入時間為(40+200>32 = 768(^。反觀,傳送1頁份之 僅冗餘區之資料之時間為,一頁份之資料寫入時間為 200ps,所以1頁份之僅冗餘區之寫入時間為1.5+200 = 201.5μδ 。因此’貝施形悲1之負料寫入時間(201.5ps+7680|Lis),比 15習知例(768(^s)只長約2.6%而已。本實施形態,其資料寫入 速度較之將資料寺時常寫入於兩處之習知例1,快得多。若 1頁之寫入步驟數並非1步驟,而是多數步驟,則用另外之 步驟寫入第一旗標因而造成之處理速度降低之比例,可說 更小。 2〇 使用第4圖來說明實施形態1之初始化處理。第4圖為一 流糕圖’ %員不餐知例非依電性$己彳思叙置ιοί之初始化處理。 本發明之實施形態1,係使用與習知例同一之方法來進行初 始化處理。就非依電性記憶體103之所有實體塊,讀出僅首 頁之冗餘區503(步驟402)、判斷實體塊是否已抹除完了(步 28 200408949 驟403)。冗餘區是否已抹除完了之判斷標準為:若首頁之 冗餘區503均為1之資料時,視為已抹除完了;若含有值0之 位元的資料被寫入時,視為已寫入完了。 本發明之實施形態1,由於資料之寫入前即已將固定值 5 寫入於第一旗標中(步驟602),所以即使在因電源遮斷等之 異常而中斷資料寫入之實體塊,也已將00寫入於第一旗標 中。例如,即使在把資料寫入於首頁之當中處理已中斷之 實體塊中,第一旗標也為〇〇。因此,實施形態1之依電性記 憶裝置101,不會有將資料之寫入已中斷(不是完全抹除完 10 了)之實體塊,誤判為已抹除完了,而登錄於已抹除表5中 情事。 若依本發明實施形態1之非依電性記憶裝置之控制方 法,則可藉著比資料先寫入第一旗標,而使用與習知例同 一之初始化處理,來確實地檢測實體塊是否已抹除完了。 15 資料之寫入即使因電源遮斷等而在中途中斷,也可正確地 生成已抹除表105,可防止誤將資料寫入於未抹除完了之實 體塊中情事。 《實施形態2》 使用第1圖〜第3圖、第8圖〜第11圖,來說明實施形態 20 2之非依電性記憶裝置之控制方法。第1圖〜第3圖係與習知 例及實施形態1同一,所以省略詳細之說明。第8圖係顯示 本發明實施形態2之非依電性記憶體103之實體塊構成。於 第8圖中,與習知例(第24圖)同一之部分者附以同一符號。 實施形態2之實體塊之異於習知例實體塊之構成處,係 29 200408949 在於給定頁(在實施形態2方面,為最後頁即31頁)之冗餘區 503具有第二旗標801。第二旗標801,係為了提高資料可靠 性,而用多數位元資料來表示。於實施形態2,第二旗標係 由2位元所構成,其係用邏輯值11或00來表達。在其以外之 5 點方面,本發明之實施形態2之實體塊係與習知例之構成同 〇 使用第9圖及第10圖,來說明實施形態2之非依電性記 憶裝置101之資料重寫方法。第9圖為一流程圖,顯示實施 形態2非依電性記憶裝置101之資料重寫方法。於第9圖中, 10 在與實施形態之第6圖同一之步驟,附有同一符號。第10圖 係階段地顯示資料被寫入於實施形態2之實體塊中的狀態。 當從主機102接收資料之寫入命令時,非依電性記憶裝 置之控制器104,即從已抹除表105檢出已抹除之實體塊, 作為寫入對方之實體塊來確保(步驟601)。非依電性記憶體 15 103之實體塊501,係在抹除完了之狀態時,位元均為1(第 10(a)圖)。 將資料以頁單位寫入於所確保之實體塊中(步驟602, 第10(b)圖)。具體言之,將資料從頁0至頁30依序加以寫入。 並將第二旗標以外之資料寫入於頁31中。具體言之,將所 20 需之資料寫入於最後頁中以作為第二旗標。其結果,寫入 對方之實體塊,除了最後頁之冗餘區503之一部分(第二旗 標801)以外,均成為寫入完了之狀態。 最後,將固定值(為一與已抹除時之值不同之值,在實 施之形態,其值為00)寫入於第二旗標中(步驟901,第10(c) 30 200408949 10 15 圖)。具體言之,將僅只第 、払為⑽而其以外之資料# A 1之資料,寫入於最後頁中。為μ _ 罘一旗標之寫入完了之日本門 點,完成其實體塊之資料寫入。〜 才間 昂二旗標801,表示實體塊 之資料之寫入已完成。 抹除含有無效資料(因寫 料)之舊實體塊(步驟604)。 更新已抹除表105及邏輕 、餌位址/實體位址轉 106(步驟605)。具體言之,於ρ从 评姨表 、匕抹除表105中,將〇(寫 & 了)寫入於一對應於步驟6〇4戶斤社.、70 抹除之舊實體塊之位元中, 更新一對應於邏輯位址/實許义 只姐位址轉換表106之邏輯 的實體位址,以便顯示從舊膂雕仏 止 貝歧塊進行了寫入之實體塊。 用另一步驟寫入第二旗樟夕每“ ,、钰之貫施形態2之寫入方法,士 習知例之寫入方法多出1步驟虚理 ^ c >慝理。然而,例如假定用〜舟 驟來實行1頁(最小寫入單位)之寫入,即為丨實體(32頁^ 入而需要之寫人步驟數’也比習知之32步驟只多出一步领 之33步驟而已。 " 入了新資料而變成無用之資
例如,將1頁份之資料傳送至非依電性記憶體1〇3之時 間為4_,i頁份之資料之寫入時間為細叫,所以】實體境 之寫入時間為(40+200)><32= 7680卵。反觀,傳送丨頁份之 20僅冗餘區之資料之時間為L5叫,1頁份之資料寫入時間為 200哗,所以1頁份之僅冗餘區之寫入時間為15+2〇〇 = 2〇15|us。 因此,實施形態2之資料寫入時間(768〇|us+2〇15|LiS),比習 知例(7680ps)只長約2.6%而已。本實施形態,其資料寫入迷 度較之時常將位址、資料等寫入於二處之習知例1,快得 多。若1頁之寫入步驟數並非1步驟,而是多數步驟,則用 31 25 200408949 另外之步驟寫入第二旗標因而造成之處理速度降低之比 例,可說更小。 使用第11圖來說明實施形態2之初始化處理。第11圖為 一流程圖,顯示實施形態2之非依電性記憶裝置101之初始 5 化處理。於第11圖,在與第4圖(習知例及實施形態1)同一之 步驟附有同一符號。將〇(初始值)設定於塊計數器(步驟 401)。控制器104進而讀出非依電性記憶體103之讀出對象 即實體塊之首頁之冗餘區503(步驟402)。 判斷實體塊是否已抹除完了(步驟403)。實體塊是否抹 10 除完了之判斷,係與習知例同樣,視首頁之冗餘區503是否 均為1之資料,或含值0之位址的資料是否已被寫入,而進 行。 若首頁之冗餘區均為1之資料時,判斷實體塊已抹除完 了,而將1寫入於一對應於已抹除表105之其實體塊的欄 15 中,登錄為實體塊已抹除完了(步驟404)。進入步驟407。 若含有值〇之位元的資料被寫入於首頁之冗餘區中 時,判斷為未抹除完了,而讀出一具有第二旗標之最後頁 的冗餘區(步驟1101)。判斷第二旗標是否已寫入完了(步驟 1102)。若第二旗標尚未寫入完了(=11),則判斷其實體塊 20 因電源中斷而未完成寫入,然後抹除實體塊(步驟1103),進 入步驟404。 若第二旗標已寫入完了(=00)時,將〇(未抹除完了)寫 入於已抹除表105之其實體塊攔中(步驟405),讀出一寫入於 首頁之冗餘區503的邏輯位址,將實體位址登錄於一對應於 32 200408949 邏輯位址/實體位址轉換表106之其邏輯位址的位置(步驟 406)。進入步驟407。 判斷是否為最終實體塊(步驟407)。若非為最終實體 塊,則將1加於塊計數器(步驟408),返回步驟402,重覆處 5 理。若為最終實體塊,則結束初始化。 實施形態2之非依電性記憶裝置之控制方法,不會有誤 將資料之寫入已中斷之不完全實體塊,登錄於邏輯位址/ 實體位址轉換表106之情事。例如,若因電源遮斷而導致寫 入中斷時,第二旗標仍維持11之狀態。儘管首頁已寫入完 10 了,也可判斷到最後頁之寫入仍未完成。若第二旗標為〇〇 時,可判斷其實體塊之寫入已完成。 若依本發明實施形態2之非依電性記憶裝置之控制方 法,則縱使資料之寫入因電源遮斷等而在中途中斷時,也 可根據第二旗標來正確地生成邏輯位址/實體位址轉換 15 表。 又,於實施形態2,第二旗標801係存在於實體塊之最 後頁中。除此之外,將第二旗標存在於實體塊之最後頁以 外之任意頁之冗餘區503也可。此時,於第11圖之初始化處 理之步驟1101,讀出一具有第二旗標之頁的冗餘區以替代 20 最後頁即可。 《實施形態3》 使用第11圖及第12圖,來說明實施形態3之非依電性記 憶裝置之控制方法。實施形態3之非依電性記憶體103之實 體塊501,具有第一旗標及第二旗標之兩方。實施形態3之 33 200408949 實體塊所具有之第一旗標511及第二旗標801,係分別與實 施形態1之第一旗標511及實施形態2之第二旗標801同一。 使用第12圖,來說明實施形態3之非依電性記憶裝置 101之資料重寫方法。第12圖為一流程圖,顯示實施形態3 5 之非依電性記憶裝置101之資料重寫方法。於第12圖中,在 實施形態1之第6圖及實施形態2之第6圖同一步驟附記同一 符號。 當從主機102接收資料之寫入命令時,非依電性記憶裝 置101之控制器104,即從已抹除105檢出已抹除之實體塊, 10 作為寫入對方之實體塊加以確保(步驟601)。非依電性記憶 體103之實體塊501,係在抹除完了之狀態時,位元均為1(第 7(a)圖)。 首先,將固定值(本實施形態為〇〇)寫入於所確保之實體 塊之第一旗標中(步驟602,第7(b)圖)。寫入對方實體塊, 15 只有首頁之冗餘區503之一部分(第一旗標511)成為寫入完 了狀態。第一旗標511,表示現在對其實體塊開始資料之寫 入事。 其後,將資料以頁單位寫入於實體塊中(步驟603,第 7(c)圖)。具體言之,將第一旗標以外之資料寫入於頁0中。 20 從頁1至頁30依序寫入資料。將第二旗標以外之資料寫入於 頁31中(第10(b)圖)。 最後,將固定值(本實施形態為〇〇)寫入於第二旗標中 (步驟901第10(c)圖)。在第二旗標之寫入完了之時間點,完 成其實體塊之資料寫入。第二旗標801係表示實體塊之資料 34 200408949 寫入已完了。 抹除一含有無效資料(因寫入新資料而成為無用之資 料)之舊實體塊(步驟604)。 更新已抹除表105及邏輯位址/實體位址轉換表 5 1〇6(步驟605)。具體言之’將〇(已寫入完了)寫入於一對應 於由步驟6 01碟保於已抹除表之貫體塊的位元中。將 1(已抹除完了)寫入於一^子應於由步驟604所抹除了舊實體 塊的位元中。更新一對應於邏輯位址/實體位址轉換表1 〇6 之實體位址,以便表示從舊實體塊進行了寫入之實體塊。 10 使用第11圖,來說明實施形態3之初始化處理。實施形 態3係使用與實施形態2同一之方法來進行初始化處理。於 步驟402,讀出實體塊之僅首頁之冗餘區503。在步驟4〇3之 實體塊是否抹除完了之判斷方面,若首頁之冗餘區5〇3均為 1時,判斷已抹除完了,若含有值〇之資料已被寫入時,判 15 斷寫入已完了。 若首頁之几餘區全部為1之資料時,亦即固定 入於第-旗標時,將】寫人已抹除表1β5之其實雜== 並登錄為貫體塊已抹除完了(步驟4〇4)。 若冗餘區挪並非抹除完了,亦即固定值未被寫入於第 20 -旗標中時,讀出最後頁之冗餘區(步驟11〇1)。判斷存在於 最後頁之冗餘區之第二旗標是否已寫入完了(步驟·)。若 第二旗標並非寫入完了(=11),則判斷其實體塊因電源遮斷 等而尚未完成寫入,抹除其實體塊(步驟u〇3),進入步驟 404 ° 35 200408949 若第二旗標已寫入完了( = 00)時,將0(未抹除完了)寫 入於己抹除表105之其實體欄中(步驟405)。讀出已寫入於首 頁之冗餘區503的邏輯位址,將實體位址登錄於一對應於邏 輯位址/實體位址轉換表106之其邏輯位址的位置(步驟 5 406)。進入步驟407。 因此,實施形態3中之實體塊之狀態,可判定如下。 若第一旗標=11且第二旗標=11時,表示實體塊為已 抹除完了(未寫入)。 若弟'^旗標=0 0且弟二旗標=11時’表不貢料之舄入 10 因電源遮斷等而在中途中斷,資料之寫入雖已開始但尚未 完了。 若第一旗標=11且第二旗標=00時,正規之處理的話 不會發生。 若第一旗標=00且第二旗標=00時,表示實體塊已寫 15 入完了。 若依本發明實施形態3之非依電性記憶裝置之控制方 法,則可藉著比資料早一步寫入第一旗標,而確實地檢測 實體塊是否已抹除完了。 若依本發明實施形態3之非依電性記憶裝置之控制方 20 法,則可藉著寫入資料後寫入第二旗標,而確實地檢測實 體塊是否已寫入完了。 若依本發明實施形態3之非依電性記憶裝置之控制方 法,則縱使資料之寫入因電源遮斷而在中途中斷,也可根 據第一旗標及第二旗標,正確地生成已抹除表105及邏輯位 36 200408949 址/實體位址轉換表106之兩方。實施形態3,具有實施形 恶1之效果及實施形態之效果兩方。 又,於實施形態3,第二旗標801係存在於實體塊之最 後頁。除此之外,將第二旗標存在於實體塊之最後頁以外 5 之任意頁之冗餘區5〇3也可。此時,於第11圖之初始化處理 之步驟1101,讀出一具有第二旗標之頁的冗餘區以替代最 後頁即可。 又,使用另外之步驟來寫入第一旗標及第二旗標,藉 此提南初始化處理時生成之已抹除長105及邏輯位址/實 10體位址轉換表106之正確性。不過,實施形態3之寫入方法, 比習知例之寫入方法多出二步驟處理,比實施形態丨或實施 形態2之寫入方法多出1步驟處理,所以為資料之寫入而需 要之時間較長。例如,1實體塊之寫入時間為768〇μ5,1頁 之僅冗餘區之寫入時間為2〇1.5叫,所以實施形態3之資料之 15舄入時間較之習知例長5·2°/。,較之實施形態1或實施形態2 長大約2.6%。 視優先縮短為資料寫入而需要之時間及為初始化處理 而需要之時間,或者,優先著眼於已除去表1〇5及邏輯位址 /貫體位址轉換表10 6之正確性,而只具有第一旗標也可 20 (實施形態丨),或,只具有第二旗標也可(實施形態2),或同 時具有第一旗標及第二旗標也可(實施形態3)。 《實施形態4》 使用第13圖,來說明實施形態4之非依電性記憶裝置之 控制方法。第13圖,係顯示實施形態4之非依電性記憶體1〇3 37 200408949 之實體塊501之構成。實施形態4之實體塊501之異於實施形 態2之實體塊處,係在於最後頁具有管理資訊A1301及管理 資訊A,1302,以替代第二旗標801。在以外之點方面,實施 形態4之實體塊係與實施形態2同一。 5 於實施形態4中,管理資料A1301,係就各實體塊而言, 為唯一之資料,例如含有最後頁之資料之ECC符號及/或 CRC符號。管理資訊A,1302,係管理資訊A之各自位元倒置 之資料(互補資料)。 ECC符號、CRC符號,可為最後頁之僅冗餘區503之ECC 10符號、CRC符號,也可為資料區(或資料區及冗餘區)之資料 之ECC符號、CRC符號。 最好,將資料寫入於實體塊之最後頁之區域〔用以寫 入一可單獨另外寫入之資料(例如第二旗標等)的區域除外〕 之所有位址,將其區域用資料、ECC符號及/或CRC符號、 15及其ECC符號及/或CRC符號之互補資料,加以填滿。藉 此,可使因電源之瞬時停電而引起之錯誤判斷之概率更小。 說明實施形態4之非依電性記憶裝置1〇1之資料重寫方 法。實施形態4之非依電性記憶裝置1〇1之資料重寫方法, 係使用與習知例之第25圖同一之流程圖來進行。但,步驟 2〇 603之處理並不一樣。實施形態4之非依電性記憶装置1〇1, 係在寫入資料於實體塊501中時(步驟6〇3),將資料寫入於最 後頁即頁31之資料區502中,同時將管理資訊A及管理資訊 A,寫入於冗餘區503中。在其外之點方面,因與習和例之資 料重寫方法同一,而省略其說明。 38 200408949 使用第1圖,來說明實施形態4之非依電性記憶裝置1〇1 之初始化處理。在實施形態4之初始化處理方面,步驟11〇1 及步驟1102,係與實施形態2相異。 按照實施形態2,其只讀出最後頁之冗餘區(步驟 5 11 〇 1)’根據第二旗標801是否舄入完了,而判斷資料是否 被寫入於實體塊501中(步驟1102)。反觀實施形態4,讀出最 後頁之資料區及冗餘區(步驟1101)。判斷是否因資料與ECC 符號及/或CRC符號而在最後頁之資料有錯誤,進而判斷 管理資訊A1301及管理資料A’1302是否為互補關係(是否匹 10 配或含有錯誤)(步驟1102)。若資料與ECC符號及/或CRC 符號匹配,且管理資訊A及管理資訊A,為互補之資料時,判 斷實體塊已寫入完了,進入步驟405。若資料與RCC符號及 /或CRC符號並不匹配,或管理資訊A1301及管理資訊 A’1302並非為互補之資料(含有錯誤)時,判斷實體塊之寫入 15 因電源遮斷等而在中途中斷,待在步驟1103抹除了實體塊 之後,進入步驟404。在其以外之點方面,與實施形態2之 初步化處理同一,所以省略其說明。 若依實施形態4之非依電性記憶裝置之控制方法,則由 於把資料寫入於資料區502中,同時把互補之資料(管理資 20 訊A及A’)寫入於冗餘區503中,所以用來寫入互補之資料的 多餘之程式時間變為不需要。與把資料寫入於實體塊501之 後,以另外之步驟寫入第二旗標801之實施形態2相較,處 理時間比較快速。但實施形態4之控制方法,其錯誤判斷之 可能性並非極近於零者之零,在正確之可靠性方面,實施 39 200408949 形態2之控制方法,較為優良。 視是否優先縮短資料之寫入所需要之時間,或是否優 先著眼於已抹除表105及邏輯位址/實體位址轉換表1〇6之 正確性,而也可具有第二旗標(實施形態2),或也可具有互 5 補資料(實施形態4)。 不具有管理資訊A,1302,只將ECC符號及/或CRC符號 存在於隶後頁之几餘區’以替代上述方法也可。最好,將 資料寫入於區域〔用以寫入一可單獨另外寫入之資料(例如 弟二旗標等)的區域除外〕之所有位址,將其區域用資料、 10 ECC符號及/或CRC符號加以填滿。藉此,可使用電源之 瞬時停電而引起之錯誤判斷之概率更小。 ECC符號及/或CRC符號,係將資料寫入於實體塊501 之最後頁即頁31之資料區502中,同時寫入於冗餘區503 中,在其以外之點方面,即與習知例之資料之重寫方法同一。 15 使用第11圖,來說明不具管理資訊A’1302時之非依電 性記憶裝置101之初始化處理。讀出最後頁之資料區及冗餘 區(步驟1101)。藉資料與ECC符號及/或CRC符號來判斷最 後頁之資料是否有錯誤(步驟1102)。若資料與ECC符號及/ 或CRC符號匹配,則判斷實體塊已寫入完了,進入步驟 20 405。若資料與ECC符號及/或CRC符號並未有匹配,則判 斷實體塊之寫入因電源遮斷等而在中途中斷,待在步驟 1103抹除了實體塊之後,進入步驟404。在其以外之點方 面,與具有管理資訊A’1302之上述初始化處同一,所以省 略其說明。 40 《實施形態5》 使用第14圖〜第18圖,來說明實施形態5之非依電性記 憶裝置之控制方法。實施形態卜4之非依電性記憶裝置之 控制方法,係在資料之寫人中發生電源遮斷時加以處理之 方法,而實施祕5之雜電性記憶裝置之控制方法,則為 資料之抹除中發生電源遮斷時加以處理之方法。 若於習知例(第25圖)之步驟_舊實體之抹除正在進行 之當中發生電源遮斷時,其舊實體之抹除有可能尚未結 束。若在此狀態下,電源再接通時進行初始化處理,則有 可能誤將尚未完全抹除之舊實體塊(例如首頁之冗餘區已 抹除完了,且剩下之資料為已寫人完了之實體塊)判斷為已 抹除完了,而登錄於已抹除表1G5。又,也有可能誤將尚未 兀全抹除之售實體塊(例如首頁之冗餘區已抹除完了,且剩 下之資料已寫入完了之實體塊)判斷為已寫入完了,而登錄 於邏輯位址/實體位址轉換表。 為了防止如上述一般之錯誤判斷,實施形態5之非依電 性記憶裝置之控制方法係用來實現可在資料之抹除中引起 電源遮斷時加以處理之方法。實施形態5之非依電性記憶裝 置101,係在非依電性記憶體中備有一用來判斷舊實體塊是 否已抹除完了之抹除預約表。 第14,係顯示非依電性記憶體之構成,非依電性記憮 體103,係區分為管理區1411及資料記錄區1412。資料記錄 區1412,係用以寫入資料之區域。於實施形態5中,資料記 錄區1412之實體塊501,係與習知例之實體塊(第24圖)同 200408949 一。管理區Mil,係用以記憶非依電性記憶體103之管理資 訊的區域,且用以分配管理區1411之實體塊1401於抹除預 約表。又,管理區1411與資料記錄區1412,只要能藉控制 器104來明確地區別即可,不需要佔有管理區1411於非依電 5性記憶體1〇3内之固定的實體塊,不靠固定之實體塊,使其 區域自如地變化也可。 第15圖,係顯示抹除預約表之構成,抹除預約表15〇1, 係由抹除位址登錄區1502及冗餘區15〇3所構成,其中該抹 除位址登錄區係用以登錄要抹除之實體塊的實體位址 10 1511。冗餘區1503,具有第三旗標1512。第三旗標1512, 係為了提局資料可罪性’而用多數位元資料來表示。於實 施形態5中,第三旗標係由2位元所構成,用邏輯值丨丨或⑻ 來表達。第三旗標1512係用來表示實體位址1511(被寫入於 其頁之抹除位址登錄區1502)所示之實體塊是否抹除完 15 了。若第三旗標為「11」時,判斷實體塊未抹除;若第三 旗標為「00」時,判斷實體塊已抹除完了。抹除預約表1501 係由實體塊1401所構成,所以具有頁0〜頁31,可將實體位 址登錄32個份。於實施形態5中,實體位址之登錄,係從頁 0按數之上升順序進行。 2〇 使用第16圖及第17圖,來說明實施形態5之資料重寫方 法。第16圖為一流程圖,顯示實施形態5之非依電性記憶裝 置101之資料重寫方法。於第16圖(實施形態5)中,與第25 圖(習知例)同一步驟者附以同一符號。第17圖係階段地顯示 實體位址及第三旗標被寫入於抹除預約表中之狀態。於第 42 200408949 1「7圖中’在頁〇及頁i已經寫入有實體位址,且第三旗標為 「〇〇」’所以被登錄於頁0及頁1之實體塊已抹除完了。此 次,使用頁2。 貫施㈣5之資料重寫方法(第16圖)之異於習知例(第 5 25圖)之地方’係在於追加了步驟1601及1602。以下說明步 驟1601以後之步驟。 田員一月丑塊之貝料之寫入一完了,即將含有無效資料(因 寫新資料而乡交成無用之資料)之舊實體塊之實體位址 1511 κ錄於抹除職表15G1之抹除位址登錄區1502(步驟 _ 10 160卜弟17(b)圖)。登錄於抹除預約表,藉此表示其為應抹 除之實體塊。其後,抹除舊實體塊(步驟6〇4)。 將固疋值(本貫施形態00)寫入於抹除預約表(登錄有舊 實體塊之實體位址丨^^頁]之冗餘區丨5〇3之第三旗標 1512(步驟1602 ’第17⑷圖)。將固定值寫入於第三旗標, 15藉此表示所登錄之舊實體塊之抹除已完了。 更新已抹除表105及邏輯位址/實體位址轉換表 106(步驟605),具體言之,於抹除表1〇5,將〇(已寫入完了) 修 寫入於一對應於由步驟601所確保之實體塊的位元中。將 1(已寫入完了)寫入於一對應於由步驟6〇4所抹除之舊實體 20塊的位元中。更新一對應於邏輯位址/實體位址轉換表1〇6 之邏輯位址的實體位址,以便顯示從舊實體塊進行了寫入 之實體塊。 實施形態5之非依電性記憶裝置101,係進行了第4圖所 示之初始化處旗之後,進行第18圖所示之初始化處理。在 43 200408949 第4圖方面,由於與習知例同一,而省略其說明。以下,就 第18圖說明之。 讀出一存在非依電性記憶體1〇3之管理區1411的抹除 預約表1501(步驟1801)。判斷是否有非抹除完了之實體塊 5 (步驟1802)。若實體位址15丨1未被登錄於抹除預約表1501 之抹除位址登錄區15〇2,或固定值(00)已被寫入於一對應於 所有已登錄完了之實體位址1511的第三旗標1512中,則判 辦並/又有非抹除完了之貫體塊,而結束初始化處理。 若雖在抹除預約表1501已登錄有實體位址1511,但未 10寫入第三旗標1512(11)時,判斷因電源遮斷等而在中途結束 了抹除,為此抹除已登錄之實體塊(步驟18〇3)。將固定值寫 入於第二旗標1512(對應於抹除預約表15G1之已抹除掉的 實體塊)(步驟1804)。 15 20
由於可能因抹除中之電源遮斷等之異常,而在寫造完 成之表中有錯誤,所⑽正已抹絲iq5及邏輯位址/實體 位址轉換表1〇6(步驟刪)。具體言之,將已抹除之實體I 且錄於已抹除表1G5。若在邏輯位址/實體位址轉換表⑽ 中存在著貝體塊’職除登錄。返迴步驟1802,重覆處理, 直到被登錄於抹除涵表之實體塊全部被抹除為止。 、右依本發明實施形態5之非依電性記憶裝置之控制方 法,則將貫體位址1511及第三旗標1512寫入於抹除預約表 =中’猎此可確實地檢測出實體塊5G1之抹除是否完了。 貝體塊之抹除即使因電源遮斷等而在中途中斷,在下次起 動^ ’也根據抹除預約表15〇1來完全抹除非抹除完了之實 44 2〇〇4〇8949 體塊,可正確地生成已抹除表105及邏輯位址/實體位址轉 換表106之兩方。藉此可防止誤將資料寫入於非抹除完了之 實體塊中情事。 又,將實施形態5(對應於資料抹除中之電源遮斷)之非 依笔性5己丨思裝置之控制方法、及實施形態1〜4(對應於資料 寫入中之電源遮斷)之任一非依電性記憶裝置之控制方 法,組合起來也可。藉此,可生成更高可靠性之已抹除表 1 〇5及缝輯位址/實體位址轉換表1 。 又,貝施开>悲5之抹除預約表1501並不只限定於資料重 1〇寫時之售實體塊之抹除,也可用於根據來自主機102之抹除 命令來抹除實體塊之場合。 《實施形態6》 15 20
使用第19®〜第21® ’來說明實施形態6之非依電性記 憶裝置之控制方法。實施形態6之非依電性記憶裝置之控制 方法,係在資料之抹除中發生電源遮斷時加以處理之方法。
就貫施形態6之非依電性記憶裝置之控制方法盘負 形態5不同之點說明之。實施形態5之控制方法,係將考 蚊實體塊之實體㈣1511制來絲其實體塊是否持 兀:之弟二旗標1512’登錄於—存在於非依電性記憶體 :官理區1411的抹除預約表⑽。此實施形態5之控制 法’一由於用另外之步驟(與對於資料記錄區i4i2之實體 =焉入資料之步驟列),將實體位址ΐ5ΐι登錄於抹除 門=〇卜所以存在著為抹除預約表i5Gi之寫入所需之 間較長之缺點。 45 200408949 實施形態6就是要實現處理時間雉之控制方法者。第l9 圖係顯示實施形態ό之實體塊之構成。貝施形怎6之貫體塊 501,係在給定值頁(實施形態6為首頁)之冗餘區503,具有 舊實體塊之實體位址(稱為r舊實體位址」)1911及表示舊實 5體塊是否抹除完了之第三旗標1512。實施形態6之舊實體位 址1911之登錄區係由2位元組所構成。 第三旗標1512,係與實施形態5之第三旗標同樣,為提 高資料可靠性,而用多數位元資料來表示。於實施形態6 中’第二旗標係由2位元所構成,而用邏輯值11或00來表 10達。第三旗標15丨2,係用以表示舊實體位址1911所示之實 體塊是否抹除完了。若第三旗標為「11」時,判斷舊實體 位址所示之實體塊未抹除;若第三旗標為「00」時,即判 斷已抹除完了。 於實施形態6中,非依電性記憶體103並不具有抹除預 15約表1501,而是使用資料寫入對方之實體塊501之冗餘區 503,來登錄舊貫體塊是否抹除完了。 使用第2G圖’來說明實施形態6之資料重寫方法。第2〇 圖為-流程圖,顯示實施形態6之非依電性記憶裝置ι〇ι之 資料重寫方法。於第20圖中,與習知例之第25圖同-之步 20 驟附有同一符號。 驟 601)
當從主機1〇2-接收資料之寫入命令,非依電性記憶裝 置1〇1之控制㈣4,即從已抹除表1G5檢出抹除完了之實體 塊’作為寫人對方之實體塊(稱為「新實體塊」)加以確保(步 46 200408949 將貧料寫入於新實體塊中,同時將含有無效資料(因寫 入入新貝料,而變成無用之資料)之舊實體塊之實體位址 1911及對應於舊實體塊之第三旗標⑸〕(值為用來表示未 抹除事之11)’寫入於新實體塊之首頁之冗餘區5〇3(步驟 5 2001)。 抹除售貫體塊(步驟6〇4)。將固定值(本實體形態為用來 表不已抹除完了事之〇〇)寫入於一存在於新實體塊之首頁 之冗餘區503之第三旗標中(步驟·2)。將固定寫入於第三 旗標中,藉此表示舊實體塊已被抹除之事,更新已抹除表 10 1〇5及邏輯位址/實體位址轉換表106(步驟6〇5)。 使用第21圖’來說明實施形態6之非依電性記憶裝置 ιοί之初始化處理。實施形態6之非依電性記憶裝置1〇1,係 在初始化處理時,根據第三旗標1512將無效表生成於ram 上。無效表,係用以登錄因電源遮斷等而中斷資料之不正 15之舊貫體塊之貫體位址,及新實體塊(用以登錄舊實體塊是 否抹除完了)之實體位址。第21圖為一流程圖,顯示實施形 恶6之非依電性記憶裝置1〇1之初始化處理。於第21圖中, 與習知例之第4圖同一之步驟者附以同一符號,省略其說 明。就步驟2101〜2107說明如下。 20 對於在步驟401〜406中被判斷為已寫入完了之實體塊 501,根據由步驟402所讀出之首頁之冗餘區5〇3,來判斷第 二旗標1512有否未寫入(=11)之舊貫體塊(步驟若霍 實體位址1911未被登錄,或第三旗標1512未被寫入完了 (=00),則進入步驟407。 47 200408949 若雖有登錄舊實體位址1911,但第三旗標1512卻為未 寫入’則判斷抹除處理中發生了電源遮斷等之異常,同時 舊實體塊之抹除未完了。將新實體塊(舊實體塊之實體位址 1911被寫入於冗餘區5〇3中之實體塊)之實體位址,及舊實 體塊之實體位址,登錄於一寫造在RAM上之無效表(步驟 2102) ’然後進入步驟4〇7。 10 15 判斷現在之實體塊是否為最終實體塊(步驟407)。若非 為最終實體塊,則將1加於塊計數器(步驟408),返回步驟 402 °若為最終實體塊,則判斷新實體塊及舊實體塊之位址 疋否被寫入於—寫造在RAM上之無效表中(步驟2103)。若 無效表為空白,則結束初始化處理。若位址被登錄於無致 表’則抹除其舊實體塊(步驟2104)。將固定值寫入於新實體 塊(寫入有已抹除之舊實體塊之實體位址)之第三旗標中(步 驟=〇5)。將固定值寫入於第三旗標,藉此表示完全抹除$ 舊貝體塊。更新RAM上之無效表(步驟21〇6)。具體言之, k無效表削除新實體塊及舊實體塊之位址,以表示没有 抹除之舊實體塊事。
20 。因抹除中之電源遮斷等之異常,而在寫造完了之表中 可月b有錯誤’所以更新已抹除表1()5及邏輯位=換表啊步驟㈣)。具體言之,將已抹除之舊實體= 、於已抹除表1〇5。若在邏輯位址/實體位址轉換表有 除之售實體塊,則削除登錄。貫施形之雜紐記憶裝置之控财法,並不 將用來設置抹除預約表咖之專用區,確保於非依電性記
48 200408949 憶103之管理區1411。對於資料記錄區1412之實體塊寫入資 料之同時,將舊實體塊之位址1911登錄於其首頁,所以處 理時間比貫施形態較短。但,由於實施形態6之控制方法乃 將要抹除之售實體塊之實體位址登錄於新實體塊之冗餘區 5 503,所以只能用於資料之重寫入時,若根據來自主機之抹 除命令抹除實體塊時,不能使用。 舊實體 電性記 實施形態6之非依電性記憶裝置ιοί,藉著抹除 塊同時,將下一步驟要實行之寫入資料傳輸至非依 憶體103,藉此可縮短耗費在資料重寫之時間。 10 又,藉實體塊之實體位址1911及第三旗標1512 之登
錄,並不限定於新實體塊501之首頁。登錄於新實體 頁以外之冗餘區5〇3也可。此時,於初始化處理時, 圖之步驟406與步驟2101之間,追加一讀出具有舊實 1911及第三旗標1512之頁的冗餘區之步驟即可。 土鬼之首 在第21 體仅址 15 又,將貫施形態6(對應於資料抹除中之電源遮斷)之丨 依電性記憶裝置之控制方法、及實施形態1〜4(對庚 、、、貝私
寫入中之笔源遮fe/f )之任一非依電性記憶裂置之抑帝 法,組合起來也可。藉此,可生成更高可靠性之已祙 ^ 105及邏輯位址/實體位址轉換表1〇6。 20 《實施形態7》 使用弟22圖’來ό兒明貫施形怨7之非依電性記憬壯 控制方法。於實施形態1〜ό中,說明了本發明 & ^ χ —種非佑 電性圯憶裝置之控制方法,就是:即使在資料之寫 資料之抹除中發生電源遮斷等,導致處理中斷,I 或 乜可使用 49 第旗標、苐二旗標、第三旗標或互補資料,在下次起動 怜檢測其事,正確地生成之抹除表及/或邏輯位址/實 體位址轉換表。 而在貫施形態7之非依電性記憶裝置方面,即實現一種 5儘管沒有上述第一〜第三旗標及互補資料而具有與習知之 貫體塊同樣之構成,也可正確地寫入資料之方法。於實施 形態7中,由於實體塊沒有第一〜第三旗標及互補資料,且 使用與習知同一之方法來進行初始化處理,所以無法檢測 因電源遮斷等而處理中斷之事。例如,可能會有誤將因電 1〇源遮斷等而抹除未完了之不正的實體塊,判斷為已抹除完 了,而登錄於已抹除表105情事(第4圖,步驟4〇4)。 於疋,在貫施形態7方面,使用第22圖之方法來進行資 料之重寫。第22圖為-流程圖,顯示實施形態7之非依電性 記憶裝置ιοί之資料重寫方法。於第22圖中,第25圖同一步 15驟者附以同-符號,省略其說明。實施形態7之資料重寫方 法(第22圖),其與習知例(第25圖)不同之處,係在於追加了 步驟2202。 20
當從主機102-接收資料之寫入命令,非依電性記憶 置HH之控制器4〇4,即從已抹除表1〇5檢出已抹除完了^ 體塊,作為寫人對方之實體塊加以確保(步獅% 其寫=對方料塊可能會因寫人中或抹除中之電源遮斷 之異常’而貫際上儘管非騎除完了,但卻在初始 時誤被登錄於已抹除表。為此,—旦抹除已確保 方實體塊,使之州編已抹除完了讀態(步驟22〇2 50 200408949 其後,將資料寫入於實體塊中(步驟603)。 實體形態7之控制方法,即使扣 P便把初始化處理時未抹除完 了之貫體塊誤判為已抹除完了,而登錄於已抹除表奶,也 在貢料之寫人前-旦抹除實體塊,藉此可正確地處理來自 主機之寫入命令。 又’將實施形態7之非依電性却柃 私注口己十思裝置之控制方法,跟 實施形態1〜6組合也可。藉此,寫入時間及讀出時間等之 處理時間雖會拉長,但可正確也生成已抹除表1〇5及邏輯位 址/實體位址轉換表1〇6,且可將資料確實地寫入於抹除完 1〇 了之實體塊中。 《實施形態8》 使用第23圖,來說明實施形態8之非依電性記憶裝置之 控制方法。貫施形態8為另一種新穎之控制方法,就是··與 實施形態7同樣,實體塊並不具備第一〜第三旗標及互補資 15料,儘管與習知之貫體塊同一之構成,但可正確地重寫資 料。 第23圖為一流程圖,顯示實施形態8之非依電性記憶裝 置101之資料重寫方法。於第23圖中,與第22圖同一之步驟 者附以同一之符號,省略其說明。實施形態8之資料重寫方 20法(第23圖)與實施形態7(第22圖)之不同處,係在於追加步 驟2302及步驟2303。在其以外之點方面,即與實施形態7同 按照實施形態7之方法,就是在資料之寫入前一旦抹除 了所有之實體塊。然而,為非依電性記憶體103之實體之抹 51 200408949 除所需之時間,卻比為實體塊之丄頁之讀出所需之時間長得 很多。於是,在實施形態8方面,讀出—具有寫人對方實體 塊之管理資訊之首頁之資料(步驟23〇2)。若實體塊不是抹除 完了時,其實體塊之管理資訊(例如,被寫入於資料區中之 5資料之互補資料、ECC符號及/或CRC符號,對應於其實 體塊之邏輯位址等之資訊)被寫入於首頁之冗餘區中。若讀 出首頁,檢出管理資訊是全部含!,或〇,則可判斷實體塊 是否抹除完了。 判斷首頁是科除完了(步驟測),若首頁非為抹除完 1〇 了,則判斷因電源遮斷等而未完成實體塊之抹除,抹除實 體塊(步驟麗)。若首頁已抹除完了,則不實行步驟22〇2、, 進入步驟603。 實施形態8讀财法,g卩使在初純處科誤將未抹 除完了之實體塊判斷為已抹除完了,而登錄於已抹除表 15 1〇5,也可正確地處理來自主機1〇2之寫入命令。 按照實施形態8,讀出實體塊之首頁,判斷是否抹除完 了,然後只抹除未抹除之實體塊,藉此可縮短實施形態7之 為資料之重寫而需要之時間。 又,將實施形態8之非依電性記憶裝置之控制方法跟實 2〇施形態1〜6組合也可。若在非依電性記憶體1〇3中有不正狀 恝之m體塊時,組合實施形態加以使用,藉此可提高資料 寫入之正確性。可正確地生成已抹除表1〇5及邏輯位址/實 體位址轉換表1G6,且,可確實地將資料寫人於已抹除完了 之實體塊中。 52 200408949 本毛月之有利效果,就是可實現:即使在資料之寫入 中或抹除中I生電源遮斷等之異常而導致處理中斷時,也 可正系it行下次起動後之資料寫入的、非依電性記憶襄 置=控制方法。藉此,可正確地對非依電性記憶體存取衣 5可κ U n |料可靠性之非依電性記憶裝置之控制 法。 雖將lx明某程度之詳細度就合適之形態進行了說 明,但此口適形態之現在之揭露内容應可在構成之細部方 面作出麦化各要素之組合和順序之變化可在逸離申請專 10利範圍及技術思想下得以實現。 〔產業上之可利用性〕 本發明,可作為連接使用於例如攜帶機器之非依電性 記憶裝置(例如,記憶卡)之控制方法,而有用。 【圖式4簡辱^謂^明】 15 第1圖為一方塊圖,顯示非依電性記憶裝置之構成。 第2圖係顯示已抹除表105之構成。 第3圖係顯示邏輯位址/實體位址轉換表1G6之構成。 第4圖為一流裎圖,係顯示習知例及本發明實施形態1 之非依電性記憶裳置101之初始化處理。 20 第5圖係顯示本發明實施形態1之非依電性記憶體103 之貫體塊之構成。 第6圖為一流裎圖,係顯示本發明實施形態/之非依電 性記憶裝置101之資料重寫方法。 第7(a)〜(c)圖,係階段地顯示一種寫入資料於本發明 53 200408949 實施形態1之實體塊中的狀態。 第8圖係顯示本發明實施形態2之非依電性記憶體103 之實體塊之構成。 第9圖為一流程圖,顯示本發明實施形態2之非依電性 5 記憶裝置101之資料重寫方法。 第10(a)〜(c)圖,係階段地顯示一種寫入資料於本發明 實施形態2之實體塊中的狀態。 第11圖為一流程圖,顯示本發明實施形態2之非依電性 記憶裝置101之初始化處理。 10 第12圖為一流程圖,顯示本發明實施形態3之非依電性 記憶裝置101之資料重寫方法。 第13圖係顯示本發明實施形態4之非依電性記憶體103 之實體塊構成。 第14圖係顯示本發明實施形態5之非依電性記憶體103 15 之構成。 第15圖係顯示本發明實施形態5之抹除預約表之構成。 第16圖為一流程圖,顯示本發明實施形態5之非依電性 記憶裝置101之資料重寫方法。 第17圖係階段地顯示本發明實施形態5之抹除預約表 20 之狀態變化。 第18圖為一流程圖,顯示本發明實施形態5之非依電性 記憶裝置101之初始化處理。 第19圖係顯示本發明實施形態6之非依電性記憶體103 之實體塊之構成。 54 200408949 第20圖為一流程圖,顯示本發明實施形態6之非依電性 記憶裝置1〇1之資料重寫方法。 第21圖為_流程圖,顯示本發明實施形態6之非依電性 記憶裝置1〇1之初始化處理。 5 第22圖為一流程圖,顯示本發明實施形態7之非依電性 記憶裝置1〇丨之資料重寫方法。 第23圖為一流程圖,顯示本發明實施形態8之非依電性 §己憶装置1〇1之資料重寫方法。 $ 24圖係顯示習知例非依電性記憶體103之實體塊之 10 構成。 弟25圖為一流程圖,顯示習知例非依電性記憶裝置1 〇 1 之重寫方法。 I:圖式<主要元件代表符號表】 101…非依電性記憶裝置 102···主機 103…非依電性記憶體 104 ’ 404··.控制器 105…已抹除表 106…邏輯位址/實體位址轉換表 401 〜408,601 〜605,901,1101 〜1103,1601 〜1602,1801 〜1805, 2001 〜2003,2101 〜2107,,2202,2302,2303···步驟 501,140l···實體塊 502…資料區 503,1503···冗餘區 55 200408949 511···第一旗標 801···第二旗標 999…邏輯位址 A1302,A’1302…管理資訊 1411···管理區 1412…資料記錄區 1501…抹除預約表 1502···位址登錄區
1511…實體位址 1512…第三旗標 1911…舊實體位址
56
Claims (1)
- 200408949 拾、申請專利範圍: 1. 一種非依電性記憶裝置之控制方法,包含有: 控制步驟,其係使用已抹除表及邏輯位址/實體位 址轉換表,來控制非依電性記憶體之資料的寫入及讀 5 出,其中前述已抹除表係用以表示非依電性記憶體之資 料的最小抹除單位即實體塊是否已抹除完了,而前述邏 輯位址/實體位址轉換表則用來轉換邏輯位址及實體 位址; 第一旗標寫入步驟,其係將用來表示資料已被寫入 10 之事的固定值,寫入於第一旗標中,其中前述第一旗標 係設在多數頁中之首頁的冗餘區,以用來表示資料是否 被寫入於其首頁中,其中前述多數頁具有含在前述實體 塊之貢料區及冗餘區’且為貢料之袁小寫入早位,及 資料寫入步驟,其係將資料寫入於其實體塊中。 15 2.如申請專利範圍第1項所述之非依電性記憶裝置之控制 方法,更包含有初始化步驟,其係在非依電性記憶裝置 之起動時,讀出前述非依電性記憶體之所有前述實體塊 之前述第一旗標,根據前述第一旗標是否已抹除完了, 來生成邏輯位址/實體位址轉換表及已抹除表。 20 3. —種非依電性記憶裝置之控制方法,包含有: 控制步驟,其係使用已抹除表及邏輯位址/實體位 址轉換表,來控制非依電性記憶體之資料的寫入及讀 出,其中前述已抹除表係用以表示非依電性記憶體之資 料的最小抹除單位即實體塊是否已抹除完了,而前述 57 200408949 邏輯位址/實體位址轉換表則用來轉換邏輯位址及實 體位址, 第一旗標寫入步驟,其係將用來表示資料已被寫入 之事的固定值,寫入於第一旗標中,其中前述第一旗標 5 係設在多數頁中之首頁的冗餘區,以用來表不前述貧料 是否被寫入於其首頁中,其中前述多數頁具有含在前述 實體塊之資料區及冗餘區,且為資料之最小寫入單位; 資料寫入步驟,其係將資料寫入於其實體塊中;及 第二旗標寫入步驟,其係將用來表示資料已被寫入 10 於其實體塊中之事的固定值,寫入於第二旗標,其中前 述第二旗標係設在前述實體塊之給定頁的冗餘區,以用 來表示資料是否被寫入於其實體塊中。 4. 如申請專利範圍第3項所述之非依電性記憶裝置之控制 方法,更包含有初始化步驟,其係在前述非依電性記憶 15 裝置之起動時,讀出前述非依電性記憶體之所有前述實 體塊之前述第一旗標及前述第二旗標,根據前述第一旗 標是及前述第二旗標是否已寫入完了,來生成邏輯位址 /實體位址轉換表及已抹除表。 5. 如申請專利範圍第1項所述之非依電性記憶裝置之控制 20 方法,更包含有: 寫入步驟,其係將資料寫入於實體塊中時,將最後 頁之資料之ECC符號及/或CRC符號,或者,將它們及 前述ECC符號及/或CRC符號之互補資料,寫入於其最 後頁之冗餘區中;及 58 200408949 初始化步驟,其係在前述非依電性記憶裝置之起動 時’從前述非依電性記憶體之所有前述實體塊之最後 頁’讀出其資料之ECC符號及/或CRC符號,或者,讀 出它們及前述ECC符號及/或CRC符號之互補資料,進 行錯誤之檢出,進而根據錯誤之有無,來生成邏輯位址 /貫體位址轉換表。 6·如申請專利範圍第1項所述之非依電性記憶裝置之控制 方法,更包含有最後頁寫入步驟,其係將資料寫入於前 述實體塊之最後頁的區域(不包括用以寫入可單獨另外 寫入之資料的區域)之所有位址,使用資料及前述資料 之ECC符號及/或crc符號來補足其區域,或者,使用 它們之外更加上前述ECC符號及/或CRC符號之互補 資料來補足其區域。 7·如申請專利範圍第6項所述之非依電性記憶裝置之控制 方法更包含有初始化步驟,其係在前述非依電性記憶 裝置之起動時,讀出前述非依電性記憶體之所有前述實 體塊之最後頁之前述資料、及前述資料之ECC符號及/ 或CRC符號,或者,讀出它們及前述Ecc符號及/或 CRC符號之互補資料,進行錯誤之檢出,進而根據錯誤 之有無,來生成邏輯位址//實體位址轉換表。 8· —種非依電性記憶裝置之控制方法,包含有: 控制步驟,其係使用已抹除表及邏輯位址/實體位 址轉換表,來㈣前述非依電性記憶體之資料之寫入及 。貝出,、中&述已抹除表係用以表示非依電性記憶體之 59 200408949 資料的最小單位即實體塊是否已抹除完了,而前述邏輯 位址/實體位址轉換表則用來轉換邏輯位址及實體位 址; 實體位址登錄步驟,其係將舊實體塊之實體位址登 5 錄於一具有實體塊之實體位址及第三旗標之無效表 中,其中前述實體塊係設在一具有管理區及資料記錄區 之前述非依電性記憶體之前述管理區,並具有無效資料 (以下,稱為「舊實體塊」),而第三旗標則用以表示前 述舊實體塊之無效資料是否已抹除完了; 10 無效資料抹除步驟,其係用以抹除前述舊實體塊之 無效貢料,及 第三旗標寫入步驟,其係將用來表示前述舊實體塊 之無效資料之抹除已完了之事之固定值,寫入於一對應 於前述舊實體塊之實體位址的前述第三旗標中。 15 9.如申請專利範圍第8項所述之控制方法,更包含有: 無效資料抹除步驟,其係在前述非依電性記憶裝置 之起動時,讀出前述管理區之前述無效表,抹除前述第 三旗標未寫入完了之前述舊實體塊之無效資料;及 第三旗標寫入步驟,其係將用來表示前述舊實體塊 20 之無效資料之抹除已完了之事的固定值,寫入於一對應 於前述舊實體塊之實體位址的前述第三旗標中。 10.—種非依電性記憶裝置之控制方法,包含有: 控制步驟,其係使用已抹除表及邏輯位址/實體位 址轉換表,來控制前述非依電性記憶體之資料之寫入及 60 200408949 讀出,其中前述已抹除表係用以表示非依電性記憶體之 資料之最小單位即實體塊是否已抹除完了,而前述邏輯 位址/實體位址轉換表則用來轉換邏輯位址及實體位 址; 5 實體位址登錄步驟,其係將資料寫入於前述實體塊 時,將具有無效資料之舊實體塊之實體位址登錄於多數 頁中之給定頁之前述冗餘區中,其中前述多數頁具有含 在前述實體塊之資料區及冗餘區,且為資料之最小單 位; 10 無效資料抹除步驟,其係用以抹除前述舊實體塊之 無效貢料,及 第三旗標寫入步驟,其係將用來表示前述舊實體塊 之無效資料之抹除已完了事的固定值,寫入於第三旗標 中,其中前述第三旗標係設在一登錄有前述實體塊之實 15 體位址的前述冗餘區,且用來表示其舊實體塊之無效資 料是否已抹除完了。 11.如申請專利範圍第10項所述之非依電性記憶裝置之控 制方法,更包含有: 無效資料抹除步驟,其係在前述非依電性記憶裝置 20 之起動時,讀出前述實體塊之冗餘區之第三旗標,進而 抹除前述第三旗標尚未寫入完了之前述舊實體塊之無 效貢料,及 第三旗標寫入步驟,其係將用來表示前述舊實體塊 之無效資料之抹除已完了之事的固定值,寫入於前述第 三旗標中。 61 25
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002290297 | 2002-10-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200408949A true TW200408949A (en) | 2004-06-01 |
Family
ID=32063763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092127189A TW200408949A (en) | 2002-10-02 | 2003-10-01 | Control method of apparatus for non-volatile memory |
Country Status (8)
Country | Link |
---|---|
US (1) | US7321959B2 (zh) |
EP (2) | EP1548602B1 (zh) |
JP (1) | JP4560408B2 (zh) |
KR (1) | KR20050069925A (zh) |
CN (2) | CN101231618B (zh) |
DE (1) | DE60319718D1 (zh) |
TW (1) | TW200408949A (zh) |
WO (1) | WO2004031966A1 (zh) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4133166B2 (ja) * | 2002-09-25 | 2008-08-13 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JP2005107608A (ja) * | 2003-09-29 | 2005-04-21 | Nec Electronics Corp | 電子機器、不揮発性メモリ及び不揮発性メモリのデータ書き換え方法 |
KR100619020B1 (ko) * | 2004-05-22 | 2006-08-31 | 삼성전자주식회사 | 광 기록 정보 저장 매체 및 기록/재생 장치 |
JP4637526B2 (ja) * | 2004-07-28 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | メモリカードおよび不揮発性記憶装置 |
KR100645044B1 (ko) * | 2004-09-17 | 2006-11-10 | 삼성전자주식회사 | 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법 |
KR100631765B1 (ko) * | 2004-10-18 | 2006-10-09 | 삼성전자주식회사 | 플래시 메모리의 데이터 처리 장치 및 방법 |
KR100643288B1 (ko) * | 2004-11-16 | 2006-11-10 | 삼성전자주식회사 | 플래시 메모리의 데이터 처리 장치 및 방법 |
KR100643287B1 (ko) * | 2004-11-19 | 2006-11-10 | 삼성전자주식회사 | 플래시 메모리의 데이터 처리 장치 및 방법 |
ITMI20050780A1 (it) * | 2005-04-29 | 2006-10-30 | St Microelectronics Srl | Metodo di memorizzazione di un array di celle di memoria non-volatile con codice di correzione di errore e relativo dispositivo |
US20060294339A1 (en) * | 2005-06-27 | 2006-12-28 | Trika Sanjeev N | Abstracted dynamic addressing |
JP4574475B2 (ja) * | 2005-07-15 | 2010-11-04 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法 |
JP4692231B2 (ja) * | 2005-11-04 | 2011-06-01 | 株式会社デンソー | 車両用の電子制御装置 |
CN100470504C (zh) * | 2006-03-30 | 2009-03-18 | 亚洲光学股份有限公司 | 存储器存取方法 |
KR100736103B1 (ko) * | 2006-06-27 | 2007-07-06 | 삼성전자주식회사 | 비휘발성 메모리, 상기 비휘발성 메모리의 데이터 유효성을판단하는 장치 및 방법 |
KR100791341B1 (ko) | 2006-09-04 | 2008-01-03 | 삼성전자주식회사 | 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치 |
US7934050B2 (en) * | 2006-12-07 | 2011-04-26 | Denso Corporation | Microcomputer for flash memory rewriting |
EP2043105A1 (de) * | 2007-09-26 | 2009-04-01 | Siemens Aktiengesellschaft | Kopierverfahren für NAND-Flash-Speicher |
KR101042197B1 (ko) * | 2008-12-30 | 2011-06-20 | (주)인디링스 | 메모리 컨트롤러 및 메모리 관리 방법 |
US8413016B2 (en) * | 2009-04-28 | 2013-04-02 | Panasonic Corporation | Nonvolatile memory device and controller for judging a normal or anomalous condition of an error-corrected bit pattern |
TWI399644B (zh) * | 2009-12-24 | 2013-06-21 | Univ Nat Taiwan | 非揮發記憶體區塊管理方法 |
WO2011081232A1 (ko) * | 2009-12-29 | 2011-07-07 | 주식회사 프롬나이 | Nvram과 휘발성 램을 이용하여 선택적으로 프로세스의 영속성을 구현하는 컴퓨팅 시스템 및 방법 |
US8255616B2 (en) * | 2010-01-12 | 2012-08-28 | Freescale Semiconductor, Inc. | Non-volatile memory device and method therefor |
JP5010723B2 (ja) * | 2010-09-22 | 2012-08-29 | 株式会社東芝 | 半導体記憶制御装置 |
CN102841819A (zh) * | 2011-06-20 | 2012-12-26 | 富泰华工业(深圳)有限公司 | 电子装置及其防止数据丢失的方法 |
KR101799765B1 (ko) | 2011-11-21 | 2017-11-22 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
US9274709B2 (en) * | 2012-03-30 | 2016-03-01 | Hewlett Packard Enterprise Development Lp | Indicators for storage cells |
KR102058509B1 (ko) | 2012-06-29 | 2019-12-24 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
KR20140020154A (ko) | 2012-08-08 | 2014-02-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 소거 방법 |
JP2014035730A (ja) | 2012-08-10 | 2014-02-24 | Hitachi Automotive Systems Ltd | 車両用制御装置 |
JP5862589B2 (ja) * | 2013-03-26 | 2016-02-16 | 日本電気株式会社 | ディスクアレイ装置 |
US9343162B2 (en) * | 2013-10-11 | 2016-05-17 | Winbond Electronics Corporation | Protection against side-channel attacks on non-volatile memory |
KR102227636B1 (ko) | 2014-12-31 | 2021-03-16 | 삼성디스플레이 주식회사 | 표시 장치용 데이터 저장 장치 및 이의 저장 방법 |
US9679658B2 (en) | 2015-06-26 | 2017-06-13 | Intel Corporation | Method and apparatus for reducing read latency for a block erasable non-volatile memory |
US9880770B2 (en) * | 2015-09-02 | 2018-01-30 | SK Hynix Inc. | Supporting invalidation commands for non-volatile memory |
WO2017043248A1 (ja) * | 2015-09-11 | 2017-03-16 | 日立工機株式会社 | 電池診断装置及び電池パック |
KR102625637B1 (ko) * | 2016-02-01 | 2024-01-17 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
JP6742831B2 (ja) * | 2016-06-14 | 2020-08-19 | ルネサスエレクトロニクス株式会社 | 情報処理装置、読み出し制御方法、及びプログラム |
CN110910939B (zh) * | 2018-09-18 | 2022-05-31 | 北京兆易创新科技股份有限公司 | 存储单元的阈值调整方法、装置、存储设备和存储介质 |
US10607702B1 (en) * | 2018-12-03 | 2020-03-31 | Micron Technology, Inc. | Responding to power loss |
KR102632690B1 (ko) * | 2019-06-13 | 2024-02-01 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 프로그램 방법 |
CN113434086B (zh) * | 2021-06-25 | 2024-02-02 | 南京英锐创电子科技有限公司 | 数据存储方法、装置、非易失性存储器件和存储器 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2582487B2 (ja) * | 1991-07-12 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体メモリを用いた外部記憶システム及びその制御方法 |
JPH05151097A (ja) * | 1991-11-28 | 1993-06-18 | Fujitsu Ltd | 書換回数制限型メモリのデータ管理方式 |
US5337275A (en) * | 1992-10-30 | 1994-08-09 | Intel Corporation | Method for releasing space in flash EEPROM memory array to allow the storage of compressed data |
US5485595A (en) * | 1993-03-26 | 1996-01-16 | Cirrus Logic, Inc. | Flash memory mass storage architecture incorporating wear leveling technique without using cam cells |
KR970008188B1 (ko) * | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
US6750908B1 (en) * | 1994-02-03 | 2004-06-15 | Canon Kabushiki Kaisha | Image processing apparatus using recording medium which needs data erasing processing before recording of data |
JP3364356B2 (ja) * | 1995-03-30 | 2003-01-08 | 富士通株式会社 | メモリ書替え装置 |
US5845313A (en) * | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
US6125435A (en) * | 1995-09-13 | 2000-09-26 | Lexar Media, Inc. | Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory |
JP3702515B2 (ja) * | 1995-12-04 | 2005-10-05 | 富士通株式会社 | フラッシュメモリ制御方法及びフラッシュメモリ制御ユニット |
EP0862762B1 (en) * | 1996-08-16 | 2002-10-09 | Tokyo Electron Device Limited | Semiconductor memory device having error detection and correction |
US6182188B1 (en) * | 1997-04-06 | 2001-01-30 | Intel Corporation | Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
JPH10240629A (ja) * | 1997-02-27 | 1998-09-11 | Mitsubishi Electric Corp | メモリ内情報更新方法 |
JP3411186B2 (ja) * | 1997-06-06 | 2003-05-26 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US6076137A (en) * | 1997-12-11 | 2000-06-13 | Lexar Media, Inc. | Method and apparatus for storing location identification information within non-volatile memory devices |
US6311322B1 (en) * | 1998-03-09 | 2001-10-30 | Nikon Corporation | Program rewriting apparatus |
JPH11272569A (ja) * | 1998-03-19 | 1999-10-08 | Hitachi Ltd | フラッシュメモリを使用した外部記憶装置のデータ回復方式 |
JPH11282765A (ja) * | 1998-03-27 | 1999-10-15 | Hitachi Ltd | フラッシュメモリを使用した外部記憶装置 |
JP2000019891A (ja) * | 1998-04-27 | 2000-01-21 | Canon Inc | 画像形成装置及びその制御方法、記憶媒体 |
JP2001051883A (ja) | 1999-08-12 | 2001-02-23 | Nec Corp | 不揮発性メモリにおける自己修復方法および不揮発性メモリ装置 |
JP4037605B2 (ja) * | 2000-12-04 | 2008-01-23 | 株式会社東芝 | 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法 |
US7617352B2 (en) * | 2000-12-27 | 2009-11-10 | Tdk Corporation | Memory controller, flash memory system having memory controller and method for controlling flash memory device |
JP3692313B2 (ja) * | 2001-06-28 | 2005-09-07 | 松下電器産業株式会社 | 不揮発性メモリの制御方法 |
JP2003067244A (ja) * | 2001-08-24 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置及びその制御方法 |
US6977847B2 (en) * | 2001-11-23 | 2005-12-20 | M-Systems Flash Disk Pioneers Ltd. | Detecting partially erased units in flash devices |
CN100347685C (zh) * | 2002-08-29 | 2007-11-07 | 松下电器产业株式会社 | 用于将数据写入快闪存储设备的半导体存储器的装置和方法 |
US6831865B2 (en) * | 2002-10-28 | 2004-12-14 | Sandisk Corporation | Maintaining erase counts in non-volatile storage systems |
JP4256175B2 (ja) * | 2003-02-04 | 2009-04-22 | 株式会社東芝 | 不揮発性半導体メモリ |
-
2003
- 2003-09-29 EP EP03799164A patent/EP1548602B1/en not_active Expired - Fee Related
- 2003-09-29 WO PCT/JP2003/012448 patent/WO2004031966A1/ja active IP Right Grant
- 2003-09-29 KR KR1020047008378A patent/KR20050069925A/ko not_active Application Discontinuation
- 2003-09-29 US US10/496,622 patent/US7321959B2/en not_active Expired - Fee Related
- 2003-09-29 JP JP2004541247A patent/JP4560408B2/ja not_active Expired - Fee Related
- 2003-09-29 CN CN2008100058295A patent/CN101231618B/zh not_active Expired - Fee Related
- 2003-09-29 DE DE60319718T patent/DE60319718D1/de not_active Expired - Lifetime
- 2003-09-29 EP EP07011075A patent/EP1843358B1/en not_active Expired - Fee Related
- 2003-09-29 CN CNB038016486A patent/CN100377120C/zh not_active Expired - Fee Related
- 2003-10-01 TW TW092127189A patent/TW200408949A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
EP1548602A1 (en) | 2005-06-29 |
CN101231618A (zh) | 2008-07-30 |
EP1548602B1 (en) | 2008-03-12 |
CN101231618B (zh) | 2012-06-13 |
CN100377120C (zh) | 2008-03-26 |
JPWO2004031966A1 (ja) | 2006-02-02 |
EP1843358A1 (en) | 2007-10-10 |
JP4560408B2 (ja) | 2010-10-13 |
DE60319718D1 (de) | 2008-04-24 |
US7321959B2 (en) | 2008-01-22 |
EP1843358B1 (en) | 2010-06-16 |
EP1548602A4 (en) | 2006-10-04 |
WO2004031966A1 (ja) | 2004-04-15 |
KR20050069925A (ko) | 2005-07-05 |
US20050013154A1 (en) | 2005-01-20 |
CN1596401A (zh) | 2005-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200408949A (en) | Control method of apparatus for non-volatile memory | |
TWI364657B (zh) | ||
TW473719B (en) | Flash memory | |
TWI283812B (en) | Method for permanently preventing modification of a partition of a memory device and method for permanently preventing modification of a file stored in a memory device | |
TWI355605B (zh) | ||
TWI242711B (en) | Nonvolatile memory and control method for nonvolatile memory | |
TWI375962B (en) | Data writing method for flash memory and storage system and controller using the same | |
TW392173B (en) | Method for controlling non volatile semiconductor memory | |
TW493175B (en) | Non-volatile memory for storing erase operation information | |
KR100343377B1 (ko) | 비-휘발성메모리에의데이타기입 | |
KR100987241B1 (ko) | 메모리 장치 및 그 메모리 장치를 이용한 기록 재생 장치 | |
US8271719B2 (en) | Non-volatile memory controller device and method therefor | |
KR20070024624A (ko) | 플래시 메모리 장치에서 내부 프로그래밍 동안 동시적으로외부 판독 동작을 수행하기 위한 방법 및 시스템 | |
TWI273604B (en) | Memory card and semiconductor device | |
TW200839780A (en) | Register read mechanism | |
TW200928736A (en) | A controller for one type of NAND flash memory for emulating another type of NAND flash memory | |
TW201007748A (en) | Method and apparatus for error correction | |
TWI317099B (zh) | ||
TW201013682A (en) | One-time-programmable memory emulation | |
RU2001132631A (ru) | Способ надежной записи указателя для кольцевой памяти | |
CN110083481A (zh) | 基于hmb的逻辑物理映射表保护方法、装置及固态硬盘 | |
TW201101318A (en) | Controller circuit having functions for identifying error data in flash memory and storage system and method thereof | |
TW200941215A (en) | Management method, management apparatus and controller for memory data access | |
US20060153025A1 (en) | Recording medium recording control method and recording control device | |
TW200921397A (en) | Method for storing data |