KR102227636B1 - 표시 장치용 데이터 저장 장치 및 이의 저장 방법 - Google Patents

표시 장치용 데이터 저장 장치 및 이의 저장 방법 Download PDF

Info

Publication number
KR102227636B1
KR102227636B1 KR1020140195633A KR20140195633A KR102227636B1 KR 102227636 B1 KR102227636 B1 KR 102227636B1 KR 1020140195633 A KR1020140195633 A KR 1020140195633A KR 20140195633 A KR20140195633 A KR 20140195633A KR 102227636 B1 KR102227636 B1 KR 102227636B1
Authority
KR
South Korea
Prior art keywords
value
address
indication
address value
valid
Prior art date
Application number
KR1020140195633A
Other languages
English (en)
Other versions
KR20160081595A (ko
Inventor
송인복
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140195633A priority Critical patent/KR102227636B1/ko
Priority to US14/700,081 priority patent/US9852681B2/en
Publication of KR20160081595A publication Critical patent/KR20160081595A/ko
Application granted granted Critical
Publication of KR102227636B1 publication Critical patent/KR102227636B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/122—Tiling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Abstract

표시 장치용 데이터 저장 장치 및 데이터 저장 방법이 제공된다. 표시 장치용 데이터 저장 장치는, 복수의 화소를 포함하는 블록 및 복수의 블록을 포함하는 화소부, 각각 복수의 블록 중 하나의 위치에 대한 정보를 포함하는 제1 주소값 및 제2 주소값을 저장하고, 제1 주소값의 유효 여부를 판단하는 제1 지시값 및 제2 주소값의 유효 여부를 판단하는 제2 지시값을 저장하고, 블록에 대한 정보를 포함하는 보상 데이터를 저장하는 메모리부, 제1 지시값 및 제2지시값에 대응하여, 제1 주소값 및 제2 주소값의 유효 여부를 판단하는 유효 주소 판단부, 제1 및 제2 지시값, 제1 및 제2 주소값, 보상 데이터를 갱신하는 갱신부를 포함한다.

Description

표시 장치용 데이터 저장 장치 및 이의 저장 방법{DATA STORAGE DEVICE FOR DISPLAY DEVICE AND METHOD OF STORAGING DATA THEREOF}
본 발명은 저장되는 데이터의 신뢰성이 보장되는 표시 장치용 데이터 저장 장치 및 이의 저장 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Ctystal Display, LCD), 유기 전계 발광 표시 장치(Organic Electroluminescent Display Device) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
이 중 유기 전계 발광 표시 장치는, 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 복수 개의 유기 발광 소자(OLED)들을 전압 구동(Voltage Programming) 혹은 전류 구동(Current Programming)하여 영상을 표현할 수 있다. 이와 같은 유기 전계 발광 표시 장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 산화 인듐 주석(indium thn oxide, ITO) 화소 전극에 연결하고 박막 트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
그러나, 이러한 유기 전계 발광 표시 장치는, 유기 발광 다이오드의 열화에 따른 효율변화에 의하여 원하는 휘도의 영상을 표시할 수 없는 문제점이 있다. 실제로, 시간이 지남에 따라서 유기 발광 다이오드(OLED)가 열화되고, 이에 따라 동일한 데이터신호에 대응하여 점차적으로 낮은 휘도의 빛이 생성되는 문제점이 발생한다.
따라서, 이러한 열화로 인한 휘도의 감소를 보상하기 위한 별도의 유닛이 요구될 수 있다. 또한, 이러한 별도의 유닛이 작동하기 위한 전제로써, 유기 전계 발광 표시 장치로 입력되는 영상의 영역별 계조 정보를 저장할 필요가 있다. 또한, 휘도 감소의 보상 목적 이외에도, 누적되는 스트레스 등에 의한 표시 장치의 데미지를 보상하기 위하여, 입력되는 영상의 영역별 계조 정보를 저장할 필요가 있다.
다만, 표시 장치는 갑작스런 전원 공급의 중단 등에 의하여 비정상적으로 종료될 가능성이 있으며, 특히 휴대용 단말기에 장착되어 동작하는 표시 장치의 경우 그 정도가 더욱 빈번할 수 있다. 그럼에도 불구하고, 표시 장치로 제공되는 영상의 영역별 계조 정보는, 오차 없이 장기간 누적하여 저장할 수 있도록 요구된다.
본 발명이 해결하고자 하는 과제는 비정상적인 종료에도 불구하고, 비정상적인 종료 이전에 어디까지 올바른 데이터가 저장되었는지 판단할 수 있는 표시 장치용 데이터 저장 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 비정상적인 종료에도 불구하고, 비정상적인 종료 이전에 어디까지 올바른 데이터가 저장되었는지 판단할 수 있는 표시 장치용 데이터 저장 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 다른 표시 장치용 데이터 저장 장치는, 복수의 화소를 포함하는 블록 및 복수의 상기 블록을 포함하는 화소부, 각각 복수의 상기 블록 중 하나의 위치에 대한 정보를 포함하는 제1 주소값 및 제2 주소값을 저장하고, 상기 제1 주소값의 유효 여부를 판단하는 제1 지시값 및 상기 제2 주소값의 유효 여부를 판단하는 제2 지시값을 저장하고, 상기 블록에 대한 정보를 포함하는 보상 데이터를 저장하는 메모리부, 상기 제1 지시값 및 상기 제2지시값에 대응하여, 상기 제1 주소값 및 상기 제2 주소값의 유효 여부를 판단하는 유효 주소 판단부, 상기 제1 및 제2 지시값, 상기 제1 및 제2 주소값, 상기 보상 데이터를 갱신하는 갱신부를 포함한다.
또한, 상기 유효 주소 판단부는, 상기 제1 지시값이 제1 값을 가지면, 상기 제1 주소값을 유효한 것으로 판단하고, 상기 제1 지시값이 제2 값을 갖고, 상기 제2 지시값이 제3 값을 가지면, 상기 제2 주소값을 유효한 것으로 판단하고, 상기 제1 지시값이 상기 제2 값을 갖고, 상기 제2 지시값이 제4 값을 가지면, 상기 제1 및 제2 주소값을 모두 유효하지 않은 것으로 판단할 수 있다.
또한, 상기 유효 주소 판단부는, 상기 제1 및 제2 주소값이 모두 유효하지 않은 것으로 판단되면, 기 설정된 초기 주소값을 유효한 것으로 판단할 수 있다.
또한, 상기 초기 주소값은, 일정 주기로 갱신될 수 있다.
또한, 상기 갱신부는, 상기 제1 지시값이 상기 제1 값 또는 상기 제2 값 중 하나의 값을 갖도록 설정하고, 상기 제2 지시값이 상기 제3 값 또는 상기 제4 값 중 하나의 값을 갖도록 설정될 수 있다.
또한, 상기 제1 값은, 상기 제3 값과 동일한 값을 가지며, 상기 제2 값은, 상기 제4 값과 동일한 값을 가질 수 있다.
또한, 상기 메모리부는, 비휘발성 메모리일 수 있다.
또한, 상기 갱신부는, 상기 보상 데이터를 갱신하는 제1 서브 갱신부와, 상기 제1 및 제2 지시값, 상기 제1 및 제2 주소값을 갱신하는 제2 서브 갱신부를 포함할 수 있다.
또한, 상기 메모리부는, 상기 보상 데이터를 저장하는 제1 저장부와, 상기 제1 및 제2 지시값, 상기 제1 및 제2 주소값을 저장하는 제2 저장부를 포함할 수 있다.
또한, 상기 제1 저장부는, 상기 제2 저장부와 물리적으로 구분되는 메모리일 수 있다.
또한, 상기 메모리부는, 상기 제1 및 제2 지시값, 상기 제1 및 제2 주소값을 갱신하여 저장하고, 상기 보상 데이터는 누적하여 저장할 수 있다.
또한, 갱신되는 상기 제1 주소값은, 이전의 상기 제1 주소값에 대응되는 상기 블록의 다음 블록에 대응되고, 갱신되는 상기 제2 주소값은, 이전의 상기 제2 주소값에 대응되는 상기 블록의 다음 블록에 대응될 수 있다.
또한, 갱신되는 상기 제1 주소값과, 갱신되는 상기 제2 주소값은 동일한 블록에 대응될 수 있다.
또한, 상기 메모리부는, 복수의 상기 블록 중 하나의 위치에 대한 정보를 포함하는 제3 주소값과, 상기 제3 주소값의 유효 여부를 판단하는 제3 지시값을 더 저장하고, 상기 유효 주소 판단부는, 상기 제1 내지 제3 지시값에 대응하여, 상기 제1 내지 제3 주소값의 유효 여부를 판단할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치용 데이터 저장 방법은, 제1 지시값 및 제2 지시값에 대응하여, 제1 주소값 및 제2 주소값의 유효 여부를 판단하는 단계, 상기 제1 주소값이 유효한 것으로 판단되면, 상기 제1 지시값, 상기 제1 주소값 및 이에 대응되는 블록의 보상 데이터를 갱신한 후, 상기 제2 지시값 및 상기 제2 주소값을 갱신하는 단계, 상기 제2 주소값이 유효한 것으로 판단되면, 상기 제2 지시값, 상기 제2 주소값 및 이에 대응되는 상기 블록의 상기 보상 데이터를 갱신한 후, 상기 제1 지시값 및 상기 제2 주소값을 갱신하는 단계를 포함한다.
또한, 상기 제1 주소값 및 상기 제2 주소값이 모두 유효하지 않은 것으로 판단되면, 상기 제1 지시값, 상기 제1 주소값 및 기 설정된 초기 주소값에 대응되는 상기 블록의 보상 데이터를 갱신한 후, 상기 제2 지시값 및 상기 제2 주소값을 갱신하는 단계를 더 포함할 수 있다.
또한, 일정 주기로 상기 초기 주소값을 갱신하는 단계를 더 포함할 수 있다.
또한, 상기 제1 지시값, 상기 제1 주소값 및 이에 대응되는 블록의 보상 데이터를 갱신한 후, 상기 제2 지시값 및 상기 제2 주소값을 갱신하는 단계는, 상기 제1 지시값 및 상기 제1 주소값에 저장된 값을 초기화하는 단계, 상기 제1 주소값에 대응되는 상기 블록의 상기 보상 데이터를 초기화하는 단계, 상기 제1 주소값에 대응되는 상기 블록의 갱신된 보상 데이터를 저장하는 단계, 상기 제1 지시값 및 상기 제1 주소값에 갱신된 값을 저장하는 단계, 상기 제2 지시값 및 상기 제2 주소값에 저장된 값을 초기화하는 단계, 상기 제2 지시값 및 상기 제2 주소값에 갱신된 값을 저장하는 단계를 포함할 수 있다.
또한, 상기 제1 지시값 및 상기 제1 주소값에 갱신된 값을 저장하는 단계는, 갱신되기 전의 상기 제1 주소값에 대응되는 상기 블록의 다음 블록에 대응되고, 상기 제2 지시값 및 상기 제2 주소값에 갱신된 값을 저장하는 단계는, 갱신되기 전의 상기 제2 주소값에 대응되는 상기 블록의 다음 블록에 대응될 수 있다.
또한, 갱신되는 상기 제1 주소값과, 갱신되는 상기 제2 주소값은 동일한 블록에 대응될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
데이터 저장 장치의 비정상적인 종료에도 불구하고, 비정상적인 종료 이전에 어디까지 올바른 데이터가 저장되었는지 판단할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 의한 신호 제어부의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 하나의 프레임의 개략도이다.
도 4는 본 발명의 일 실시예에 의한 데이터 저장부의 블록도이다.
도 5는 본 발명의 몇몇 실시예에 의한 제1 및 제2 지시값과, 이에 따라 판단된 유효 주소값을 나타낸 표이다.
도 6은 본 발명의 일 실시예에 의한 데이터 저장 방법의 순서도이다.
도 7은 본 발명의 다른 실시예에 의한 데이터 저장 방법의 순서도이다.
도 8은 본 발명의 다른 실시예에 의한 데이터 저장부의 블록도이다.
도 9는 본 발명의 또 다른 실시예에 의한 데이터 저장부의 블록도이다.
도 10은 본 발명의 몇몇 실시예에 의한 제1 내지 제3 지시값과, 이에 따라 판단된 유효 주소값을 나타낸 표이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치의 개략도이다.
도 1을 참조하면, 표시 장치(1000)는 신호 제어부(200), 데이터 구동부(400), 게이트 구동부(300), 화소부(100)를 포함할 수 있다.
화소부(100)는 다수의 게이트 배선(G1~Gn), 다수의 데이터 배선(D1~Dm) 및 다수의 화소(PX)를 포함할 수 있다. 다수의 게이트 배선(G1~Gn)은 각각 게이트 신호를 전달하고, 다수의 데이터 배선(D1~Dm)은 각각 데이터 신호를 전달할 수 있다. 다수의 게이트 배선(G1~Gn)과 다수의 데이터 배선(D1~Dm)의 교차부에는 하나의 화소(PX)가 생성될 수 있다.
각각의 화소(PX)는 유기 발광 다이오드(OLED), 또는 복수 개의 유기 발광 다이오드들로 구성될 수 있다. 한편, 색 표시를 구현하기 위해서 공간적 합으로 색상을 표시하는 경우, 적색 화소, 녹색 화소 및 청색 화소가 행 방향 또는 열 방향으로 번갈아 가면서 배열될 수 있으며, 또는 세 화소가 삼각형의 세 꼭지점에 해당하는 위치에 배열될 수도 있다.
신호 제어부(200)는 외부로부터 각종 신호들을 제공받아, 게이트 구동부(300) 및 데이터 구동부(400)를 제어할 수 있다. 구체적으로, 신호 제어부(200)는 외부로부터 입력되는 제1 영상 데이터(DATA1) 및 이의 표시를 제어하는 입력 제어 신호들을 입력받을 수 있으며, 게이트 구동부 제어 신호(CONT1), 데이터 구동부 제어 신호(CONT2), 제2 영상 데이터(DATA2) 등을 출력할 수 있다.
제1 영상 데이터(DATA1)는 표시부(110)의 화소(PX) 각각의 휘도 정보를 담고 있으며, 휘도는 정해진 수효, 예를 들어 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가질 수 있으며, 이에 한정되지 아니하고 다른 값을 가질 수도 있다. 또한, 입력되는 제1 영상 데이터(DATA1)는, 프레임 단위로 구분될 수 있다.
신호 제어부(200)에 전달되는 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(Mclk), 데이터 인에이블 신호(DE) 등이 있을 수 있으며, 이에 한정되지 아니 하고 다른 종류의 신호가 더 입력될 수도 있다.
게이트 구동부 제어 신호(CONT1)는 신호 제어부(200)에서 생성하여 게이트 구동부(300)로 전달되는 게이트 구동부(300)의 동작 제어 신호일 수 있다. 게이트 구동부 제어 신호(CONT1)는 스캔 개시 신호, 클록 신호 등을 포함할 수 있으며, 이에 한정되지 아니하고 다른 신호를 더 포함할 수도 있다.
데이터 구동부 제어 신호(CONT2)는 신호 제어부(200)에서 생성하여 데이터 구동부(400)로 전달되는 데이터 구동부(400)의 동작 제어 신호일 수 있다.
신호 제어부(200)는 상기 입력 제어 신호를 기초로 입력 제1 영상 데이터(DATA1)를 데이터 구동부(400)의 동작 조건에 맞게 적절히 영상 처리할 수 있다. 즉, 제1 영상 데이터(DATA1)에 대하여 휘도 보상 등의 영상 처리 과정을 거쳐 제2 영상 데이터(DATA2)를 생성하여 출력할 수 있다. 구체적으로, 유기 전계 발광 표시 장치의 열화를 보상하는 등의 작업을 수행할 수 있으며, 기타 화질의 특성 향상을 위한 다른 작업을 행할 수도 있고, 입력되는 제1 영상 데이터(DATA1)의 데이터 순서를 데이터 구동부(400)가 적절히 동작할 수 있도록 순서를 배열하는 작업을 행할 수도 있다. 이외에도 기타 공지된 데이터 처리 과정이 포함될 수도 있다. 이에 대한 더욱 구체적인 설명은 도 2를 참조하여 후술하기로 한다.
게이트 구동부(300)는 복수의 게이트 배선(G1~Gn)을 통해 화소부(100)에 연결될 수 있다. 게이트 구동부(300)는 게이트 구동부 제어 신호(CONT1)에 따라 화소부(100)의 각 화소(PX)를 활성화시킬 수 있는 복수의 게이트 신호를 생성하여 복수의 게이트 배선(G1~Gn) 중 대응하는 게이트 배선에 전달할 수 있다.
데이터 구동부(400)는 집적회로(IC)로써 접촉 패드(미도시)를 통하여 화소부(100)에 실장되거나, 테이프 캐리어 패키지(Tape Carrier Package, TCP)형태로 화소부(100)와 연결될 수 있다.
도 2는 본 발명의 일 실시예에 의한 신호 제어부의 블록도이다.
도 2를 참조하면, 신호 제어부(200)는 데이터 보상부(500)와, 데이터 저장부(600)를 포함할 수 있다.
데이터 보상부(500)는 외부 호스트(미도시)로부터 제공되는 제1 영상 데이터(DATA1) 신호를 제공받아, 제2 영상 데이터(DATA2)를 출력할 수 있다. 구체적으로, 제1 영상 데이터(DATA1)는 외부 호스트(미도시)로부터 제공될 수 있으며, 표시하고자 하는 영상의 각 화소(PX)별 계조 정보를 담고 있을 수 있다. 제2 영상 데이터(DATA2)는, 유기 전계 발광 표시 장치의 열화를 보상하거나, 기타 다른 처리가 수행된 후의 최종 출력 신호에 해당되며, 제1 영상 데이터(DATA1)를 기초로 연산될 수 있다. 또한, 이에 제한되지 아니하고 데이터 보상부(500)에서는 공지된 모든 종류의 영상 데이터 처리를 행하는 유닛을 포함할 수 있으며, 이에 대한 구체적인 설명은 생략하기로 한다.
데이터 저장부(600)는, 데이터 보상부(500)의 동작에 필요한 각종 정보를 저장할 수 있다. 특히, 유기 전계 발광 표시 장치의 열화를 보상하기 위한 보상 데이터(CD)를 저장할 수 있으며, 이는 제1 영상 데이터(DATA1)에 포함된 표시하고자 하는 영상의 각 화소(PX)별 계조 정보일 수 있다.
또한, 데이터 저장부(600)는 도시된 바와 같이 신호 제어부(200) 내에 형성될 수 있으나, 이에 제한되지 아니하고 유기 전계 발광 표시 장치의 다른 영역에 실장되거나 형성될 수도 있다. 또한, 외부에 위치하는 별도의 외장 저장 장치 형태로 배치되어 데이터 보상부(500)와 연결되어 데이터 보상부(500)에 필요한 정보를 제공할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 하나의 프레임의 개략도이다.
완성된 유기 전계 발광 표시 장치는, 외부 호스트(미도시)로부터 제공되는 제1 영상 데이터(DATA1)에 대응하여 화상을 표시할 수 있는데, 화상은 복수 개의 프레임이 연속되어 재생됨으로써 생성될 수 있다. 도시된 프레임은, 화상을 구성하는 복수 개의 프레임 중 일 프레임을 예시적으로 도시한 것이다.
도 3을 참조하면, 하나의 프레임은 복수 개의 블록(BL11~BLmn)을 포함할 수 있다. 또한, 각각의 블록(BL11~BLmn)은 복수 개의 화소(PX11~PXab)를 포함할 수 있다. 도 3은 세로 방향으로 m개 및 가로 방향으로 n개의 블록이 배치된 프레임을 예시적으로 도시한다. 즉, 하나의 프레임은 1행 1열 블록(BL11) 내지 m행 n열 블록(BLmn)을 포함할 수 있으며, 각각의 블록은 복수 개의 화소(PX11~PXab)를 포함할 수 있다.
이 때, 각각의 블록(BL11~BLmn)은 데이터 저장부(600)에 저장되는 정보의 최소 단위일 수 있다. 구체적으로, 데이터 저장부(600)는 용량상의 문제로 인하여 모든 프레임 및 모든 화소에 대한 계조 정보를 담는 것이 불가능할 수 있다. 모든 프레임 및 모든 화소에 대한 계조 정보를 저장한다고 하면, 입력되는 모든 영상을 그대로 저장하는 것이 될 수 있어 비효율적이기 때문이다. 따라서, 복수 개의 화소를 하나의 블록으로 묶어, 누적 열화량에 대한 정보를 블록 단위로 저장하고 관리함으로써, 요구되는 용량의 크기를 현저하게 감소시킬 수 있다.
다만, 데이터 저장부(600)는 입력되는 모든 영상 데이터를 기초로 필요한 보상 데이터(CD)를 추출하여 누적하여 저장하므로, 장기간에 걸쳐 보상 데이터(CD)를 수집할 수 있다. 이 때, 데이터 저장부(600)의 보상 데이터(CD) 저장 중 비정상적인 전원의 차단 등이 있는 경우, 누적되어 저장되는 보상 데이터(CD)의 신뢰성을 확보할 수 있는 방법이 요구될 수 있다. 즉, 다시 정상적인 전원이 인가되었을 때, 마지막으로 저장되고 있던 보상 데이터(CD)에 대응하는 블록의 위치라던가, 당해 블록의 보상 데이터(CD)가 올바르게 저장되었는지에 대한 판단 등을 행할 수 있어야 한다. 아래에서는, 이러한 목표를 위한 데이터 저장부(600)의 각 구조 및 그 방법에 대하여 서술하기로 한다.
도 4는 본 발명의 일 실시예에 의한 데이터 저장부의 블록도이다.
도 4를 참조하면, 데이터 저장부(600)는 메모리부(630), 유효 주소 판단부(610) 및 갱신부(620)를 포함할 수 있다.
메모리부(630)는 보상 데이터(CD), 제1 주소값(ADD1), 제2 주소값(ADD2), 제1 지시값(FLD1) 및 제2 지시값(FLD2)을 저장할 수 있다. 특히, 메모리부(630)는 신호 제어부(200) 내의 또 다른 유닛인 데이터 보상부(500)와 보상 데이터(CD)를 주고받을 수 있다.
보상 데이터(CD)는, 화소부(100)에 포함되는 각각의 블록에 대한 계조 정보를 포함할 수 있다. 보상 데이터(CD)는 누적하여 저장될 수 있다. 즉, 연속되는 복수 개의 프레임에 대한 각각의 블록별 계조 정보가 누적하여 저장될 수 있다.
제1 주소값(ADD1)은, 화소부(100)에 포함되는 각각의 블록 중 어느 하나에 대응되어 이의 위치를 가리킬 수 있으며, 제2 주소값(ADD2) 역시 화소부(100)에 포함되는 각각의 블록 중 어느 하나에 대응되어 이의 위치를 가리킬 수 있다. 제1 주소값(ADD1) 및 제2 주소값(ADD2)이 가리키는 블록이 상이할 필요는 없으며, 특히 제1 주소값(ADD1) 및 제2 주소값(ADD2)에 의하여 가리키는 블록이 동일할 것이 요구될 수도 있다. 이에 대한 더욱 구체적인 사항에 대하여는 후술하기로 한다.
제1 지시값(FLD1) 및 제2 지시값(FLD2)은, 제1 주소값(ADD1) 및 제2 주소값(ADD2)의 유효 여부에 대한 판단을 하는 데 사용될 수 있다. 제1 지시값(FLD1)이 제1 값을 가지면, 제1 주소값(ADD1)을 유효한 것으로 판단할 수 있다. 또한, 제1 지시값(FLD1)이 제2 값을 갖고, 제2 지시값(FLD2)이 제3 값을 가지면, 제2 주소값(ADD2)을 유효한 것으로 판단할 수 있다. 또한, 제1 지시값(FLD1)이 제2 값을 갖고, 제2 지시값(FLD2)이 제4 값을 가지면, 제1 주소값(ADD1) 및 제2 주소값(ADD2)을 모두 유효하지 않은 것으로 판단할 수 있다. 제1 주소값(ADD1) 및 제2 주소값(ADD2)이 모두 유효하지 않은 것으로 판단되는 경우, 기 설정된 초기 주소값(ADDini)을 유효한 것으로 판단할 수 있다.
이에 대한 구체적인 설명을 위하여 도 5가 참조된다.
도 5는 본 발명의 몇몇 실시예에 의한 제1 및 제2 지시값과, 이에 따라 판단된 유효 주소값을 나타낸 표이다.
도 5에서, 예시적으로, 제1 값 및 제3 값은 1의 값을 갖고, 제2 값 및 제4 값은 0의 값을 갖도록 도시되었다.
도 5를 참조하면, 제1 지시값(FLD1)이 1의 값을 갖는 모든 경우는 제1 주소값(ADD1)이 유효한 것으로 판단할 수 있다. 또한, 제1 지시값(FLD1)이 0의 값을 갖는 모든 경우는, 제1 주소값(ADD1)이 유효하지 않은 것으로 판단되며, 이에 따라 제2 주소값(ADD2) 및 초기 주소값(ADDini) 중 어느 것이 유효한 지 판단이 필요할 수 있다. 이 경우, 제2 지시값(FLD2)을 기초로 제2 주소값(ADD2)의 유효 여부를 판단할 수 있다. 즉, 제1 주소값(ADD1)이 유효하지 않은 경우, 제2 지시값(FLD2)이 1의 값을 가지면 제2 주소값(ADD2)이 유효한 주소값으로 판단되며, 제2 지시값(FLD2)이 0의 값을 가지면 제1 주소값(ADD1) 및 제2 주소값(ADD2)이 모두 유효하지 않은 것으로 판단되어 초기 주소값(ADDini)을 유효한 것으로 판단할 수 있다.
다시 도 4를 참조하면, 데이터 저장부(600)는 메모리부(630) 이외에도 유효 주소 판단부(610) 및 갱신부(620)를 포함할 수 있다.
유효 주소 판단부(610)는, 제1 지시값(FLD1) 및 제2 지시값(FLD2)을 기초로 제1 주소값(ADD1) 및 제2 주소값(ADD2)의 유효 여부를 판단할 수 있다. 구체적으로, 메모리부(630)에 저장되어 있던 제1 지시값(FLD1) 및 제2 지시값(FLD2)을 기초로 현재 메모리부(630)에 저장되어 있는 제1 주소값(ADD1) 및 제2 주소값(ADD2)의 유효 여부를 판단할 수 있으며, 판단 결과를 갱신부(620)로 제공할 수 있다.
유효 주소 판단부(610)는, 신호 제어부(200) 내에 별도의 유닛으로 배치될 수 있으며, 이에 제한되지 아니하고 기 존재하던 신호 제어부(200) 내의 연산 장치 등에 프로그래밍 될 수도 있다. 또한, 신호 제어부(200) 내에 배치되는 것에 제한되지 아니하고, 외부에 별도의 유닛으로 배치될 수도 있다.
갱신부(620)는 유효 주소 판단부(610)에서 판단된 결과에 따라, 제1 지시값(FLD1), 제2 지시값(FLD2), 제1 주소값(ADD1) 및 제2 주소값(ADD2)을 갱신하여 메모리부(630)로 제공할 수 있다.
갱신부(620)는, 신호 제어부(200) 내에 별도의 유닛으로 배치될 수 있으며, 이에 제한되지 아니하고 기 존재하던 신호 제어부(200) 내의 연산 장치 등에 프로그래밍 될 수도 있다. 또한, 신호 제어부(200) 내에 배치되는 것에 제한되지 아니하고, 외부에 별도의 유닛으로 배치될 수도 있다.
유효 주소 판단부(610) 및 갱신부(620)는, 상술한 도 4에 대한 설명과 같은 내용에 기초하여 제1 주소값(ADD1) 및 제2 주소값(ADD2)의 유효 여부를 판단할 수 있으며, 이에 대한 더욱 구체적인 설명을 위하여 도 6이 참조된다.
도 6은 본 발명의 일 실시예에 의한 데이터 저장 방법의 순서도이다.
도 6을 참조하면, 먼저 제1 지시값(FLD1)이 1의 값을 갖는지 확인(S10)할 수 있다. 제1 지시값(FLD1)은, 상술한 바와 같이 제1 주소값(ADD1)의 유효 여부를 판단할 수 있으며, 본 도면에서는 제1 주소값(ADD1)이 유효할 경우 1의 값을 갖도록 예시적으로 도시되어 있다. 또한, 제1 지시값(FLD1)이 1의 값을 갖는지 여부의 확인은 유효 주소 판단부(610)에서 행해질 수 있다.
제1 지시값(FLD1)이 1의 값을 갖는 경우, 메모리부(630)에 저장된 제1 주소값(ADD1)은 유효한 것이므로, 제1 주소값(ADD1)에 대응되는 블록에 대한 보상 데이터(CD)를 저장하는 과정(S11~S15)이 후에 행하여질 수 있다. 구체적으로, 제1 주소값(ADD1)에 대응되는 블록에 대한 보상 데이터(CD)를 갱신하기 전에, 제1 지시값(FLD1)을 0의 값으로 설정하고, 제1 주소값(ADD1)을 임의의 값으로 설정(S11) 할 수 있다. 이 때, 현재 제1 주소값(ADD1)에 저장되어 있는 값은 보상 데이터(CD)를 갱신하는 데 사용될 수 있으므로, 임시로 다른 저장 영역에 저장될 수도 있다.
제1 지시값(FLD1) 및 제1 주소값(ADD1)이 0의 값으로 초기화(S11)되면, 저장되어 있던 제1 주소값(ADD1)에 대응되는 블록에 대한 보상 데이터(CD)를 제공받아, 메모리부(630)에 저장(S12)할 수 있다. 이 때, 제1 지시값(FLD1), 제2 주소값(ADD2) 및 보상 데이터(CD)가 저장되는 메모리부(630)는, 전원이 차단된 상태에서도 저장된 정보를 잃지 않아야 하므로, 비휘발성 저장 장치일 수 있다. 보상 데이터(CD)의 저장이 완료된 후에는, 올바르게 보상 데이터(CD)가 저장되었으므로 제1 지시값(FLD1) 및 제1 주소값(ADD1)에 알맞은 값을 다시 저장(S13)한다. 이 때, 올바르게 보상 데이터(CD)가 저장되었으므로 제1 지시값(FLD1)으로 1의 값을 저장할 수 있으며, 직전에 저장된 보상 데이터(CD)에 대응하는 블록의 다음 블록에 해당하는 위치 정보를 포함하도록 제1 주소값(ADD1)을 설정할 수 있다.
이후에, 제2 지시값(FLD2) 및 제2 주소값(ADD2)을 초기화(S14)할 수 있다. 이 때, 제2 지시값(FLD2) 및 제2 주소값(ADD2)을 0의 값으로 설정할 수 있다.
제2 지시값(FLD2) 및 제2 주소값(ADD2)의 초기화(S14)가 완료된 후에는 제2 지시값(FLD2) 및 제2 주소값(ADD2)을 저장(S15)할 수 있다. 구체적으로, 제2 주소값(ADD2)은 직전에 메모리부(630)에 저장된 보상 데이터(CD)에 대응되는 블록의 다음 블록을 가리키도록 설정될 수 있으며, 제2 주소값(ADD2)이 올바르게 설정되었으므로 제2 지시값(FLD2)은 1의 값으로 설정될 수 있다.
상술한 제1 및 제2 지시값(FLD1, FLD2), 제1 및 제2 주소값(ADD1, ADD2), 보상 데이터(CD)를 갱신하는 과정은 갱신부(620)와 메모리부(630)의 상호 작용에 의하여 수행될 수 있다.
제2 주소값(ADD2)은 제1 주소값(ADD1)과 동일한 값일 수 있으며, 제2 주소값(ADD2)은 제2 주소값(ADD2)의 일종의 백업의 개념으로 동작하기 때문에, 제1 주소값(ADD1)과 제2 주소값(ADD2)은 동일한 값을 갖는 것이 이상적일 수 있다.
제1 및 제2 지시값(FLD1, FLD2), 제1 및 제2 주소값(ADD1, ADD2)은 보상 데이터(CD)와는 달리 누적되어 저장될 필요가 없으며, 따라서 매우 작은 용량만을 할당하여 사용될 수 있다.
갑작스런 전원의 차단 등으로 인한 비정상적인 종료가 없는 경우, 상술한 과정이 반복되며 메모리부(630)에 보상 데이터(CD)가 누적하여 저장될 수 있다.
한편, 메모리부(630)에 보상 데이터(CD)를 저장하는 과정 중에 갑작스런 전원의 차단 등으로 인하여 비정상적으로 종료된 경우, 다시 전원의 정상적으로 연결되었을 경우, 제1 지시값(FLD1) 및 제2 지시값(FLD2)의 적어도 하나는 0의 값을 가질 수 있다.
예시적으로, 제1 주소값(ADD1)에 대응되는 블록의 보상 데이터(CD)를 저장하던 도중(S13)에 전원의 차단이 발생하였다면, 다시 전원을 공급하였을 경우, 제1 지시값(FLD1) 및 제2 주소값(ADD2)은 초기화 된 상태이므로, 제1 지시값(FLD1) 및 제2 주소값(ADD2)은 0의 값을 가질 수 있다. 이 경우, 제1 주소값(ADD1)은 신뢰할 수 있는 값을 가지지 못하므로, 제2 주소값(ADD2)의 사용이 요구될 수 있다.
구체적으로, 제1 지시값(FLD1)이 0의 값을 갖는 경우, 제1 주소값(ADD1)은 유효하지 않은 것으로 판단(S10)될 수 있으며, 이어서 제2 지시값(FLD2)의 유효 여부를 확인하는 과정(S20)이 수행될 수 있다. 이는 유효 주소 판단부(610)에서 행해질 수 있다.
제2 지시값(FLD2)이 1의 값을 갖는 경우, 메모리부(630)에 저장된 제2 주소값(ADD2)은 유효한 것이므로, 제2 주소값(ADD2)에 대응되는 블록에 대한 보상 데이터(CD)를 저장하는 과정(S21~S25)이 후에 행하여질 수 있다. 따라서, 비록 제1 주소값(ADD1)은 올바른 값을 가리키지 않더라도, 제2 주소값(ADD2)에 의하여 이전까지 올바른 보상 데이터(CD)가 저장된 블록의 위치를 확인할 수 있고, 보상 데이터(CD)를 갱신해 나갈 수 있다.
구체적으로, 제2 주소값(ADD2)에 대응되는 블록에 대한 보상 데이터(CD)를 갱신하기 전에, 제2 지시값(FLD2) 및 제2 주소값(ADD2)을 0의 값으로 설정(S21)할 수 있다. 이 때, 현재 제2 주소값(ADD2)에 저장되어 있는 값은 보상 데이터(CD)를 갱신하는 데 사용될 수 있으므로, 임시로 다른 영역에 저장될 수도 있다.
제2 지시값(FLD2) 및 제2 주소값(ADD2)이 0의 값으로 초기화(S21)되면, 저장되어 있던 제2 주소값(ADD2)에 대응되는 블록에 대한 보상 데이터(CD)를 제공받아, 메모리부(630)에 저장(S22)할 수 있다. 이 때, 제2 지시값(FLD2), 제2 주소값(ADD2) 및 보상 데이터(CD)가 저장되는 메모리부(630)는, 전원이 차단된 상태에서도 저장된 정보를 잃지 않아야 하므로, 비휘발성 저장 장치일 수 있다. 보상 데이터(CD)의 저장이 완료된 후에는, 올바르게 보상 데이터(CD)가 저장되었으므로 제2 지시값(FLD2) 및 제2 주소값에 알맞은 값을 다시 저장(S23)한다. 이 때, 올바르게 보상 데이터(CD)가 저장되었으므로 제2 지시값(FLD2)으로써 1의 값을 저장할 수 있으며, 직전에 저장된 보상 데이터(CD)에 대응하는 블록의 다음 블록에 해당하는 위치 정보를 포함하도록 제2 주소값을 설정할 수 있다.
이후에, 제1 지시값(FLD1) 및 제1 주소값(ADD1)을 초기화(S24) 할 수 있다. 이 때, 제1 지시값(FLD1) 및 제2 주소값(ADD2)을 0의 값으로 설정할 수 있다.
제1 지시값(FLD1) 및 제1 주소값(ADD1)의 초기화(S24)가 완료된 후에는 제1 지시값(FLD1) 및 제1 주소값(ADD1)을 저장(S25)할 수 있다. 구체적으로, 제1 주소값(ADD1)은 직전에 메모리부(630)에 저장된 보상 데이터(CD)에 대응되는 블록의 다음 블록을 가리키도록 설정될 수 있으며, 제1 주소값(ADD1)이 올바르게 설정되었으므로 제1 지시값(FLD1)은 1의 값으로 설정될 수 있다.
상술한 제1 및 제2 지시값(FLD1, FLD2), 제1 및 제2 주소값(ADD1, ADD2), 보상 데이터(CD)를 갱신하는 과정은 갱신부(620)와 메모리부(630)의 상호 작용에 의하여 수행될 수 있다. 또한, 제1 주소값(ADD1) 및 제2 주소값(ADD2)이 동일한 값을 가질 수 있음은 상술한 바와 같다.
한편, 제1 주소값(ADD1) 및 제2 주소값(ADD2) 모두 유효하지 않은 것으로 판단될 경우의 처리가 문제될 수 있다. 제1 주소값(ADD1) 및 제2 주소값(ADD2)이 모두 유효하지 않은 것으로 판단되려면, 제1 지시값(FLD1) 및 제2 지시값(FLD2)이 모두 0의 값을 갖는 경우에 해당할 수 있다. 예시적으로, 제2 주소값(ADD2)에 대응하여 보상 데이터(CD)를 저장하던 도중에 또 비정상적으로 종료된 경우에 해당할 수 있다.
이 경우, 제1 지시값(FLD1) 및 제2 지시값(FLD2)이 모두 1의 값을 갖는지 확인하는 과정(S10, S20)을 거치게 되며, 제1 지시값(FLD1) 및 제2 지시값(FLD2)이 모두 0의 값을 갖는 경우 이후에는, 기 설정된 초기 주소값(ADDini)에 대응하여 보상 데이터(CD)의 저장할 시도할 수 있다.
구체적으로, 제1 지시값(FLD1) 및 제2 지시값(FLD2)이 모두 0의 값을 갖는 것으로 판단되는 경우(S10, S20)에는, 제1 지시값(FLD1) 및 제1 주소값(ADD1)을 우선 초기화(S31)할 수 있다.
제1 지시값(FLD1) 및 제1 주소값(ADD1)을 모두 0으로 설정한 뒤에는, 기 설정된 초기 주소값(ADDini)에 대응되는 블록에 대한 보상 데이터(CD)를 메모리부(630)에 저장(S32)할 수 있다.
보상 데이터(CD)의 저장이 완료된 후에는, 제1 지시값(FLD1) 및 제1 주소값(ADD1)에 새로운 값을 저장(S33)할 수 있다. 이 때, 제1 주소값(ADD1)은 초기 주소값(ADDini)에 대응되는 블록의 다음 블록의 주소에 대한 정보를 담도록 설정될 수 있으며, 제1 주소값(ADD1)이 다시 올바르게 설정되었으므로 제1 주소값(ADD1)도 1로 설정될 수 있다.
이후에는, 제2 지시값(FLD2) 및 제2 주소값(ADD2)을 초기화(S34)한 이후에, 제2 지시값(FLD2) 및 제2 주소값(ADD2)에 새로운 값을 저장(S35)할 수 있다. 제2 주소값(ADD2) 역시 초기 주소값(ADDini)에 대응되는 블록의 다음 블록의 주소에 대한 정보를 담도록 설정될 수 있으며, 제2 주소값(ADD2)이 다시 올바르게 설정되었으므로 제2 주소값(ADD2)도 1로 설정될 수 있다.
한편, 초기 주소값(ADDini)을 주기적으로 갱신할 수 있다면 비정상적인 종료가 연속되는 경우에도 저장되는 보상 데이터(CD)의 안정성을 더욱 확보할 수 있다. 이에 대한 더욱 구체적인 설명을 위하여 도 7이 참조된다.
도 7은 본 발명의 다른 실시예에 의한 데이터 저장 방법의 순서도이다.
도 7은 도 6과 비교하여 다르게 도시된 부분을 제외한 나머지 구성 요소에 대하여는, 도 6에 대한 설명에서 기재한 바와 동일하므로, 이에 대한 설명은 생략하기로 한다.
도 7을 참조하면, 도 6에 도시된 바와는 달리, 제1 및 제2 지시값(FLD1, FLD2), 제1 및 제2 주소값(ADD1, ADD2), 보상 데이터(CD)를 갱신(S10~S15, S20~S25, S31~S35)한 후에 초기 주소값(ADDini)을 갱신하는 단계들을(S40~S43) 더 포함할 수 있다.
구체적으로, 초기 주소값(ADDini) 카운터라는 별도의 값이 요구될 수 있다. 이는 메모리부(630)에 저장될 수 있으며, 이외의 다른 장소에 저장될 수도 있다. 도 6에서는 초기 주소값(ADDini) 카운터를 재 초기화하는 기준으로 10의 값을 예시하였지만, 이에 제한되지 아니하고 다양한 값을 가질 수 있다. 초기 주소값(ADDini) 카운터가 10인 경우, 10개의 블록에 대한 보상 데이터(CD)가 저장될 때 마다 초기 주소값(ADDini)을 갱신한다는 의미를 가질 수 있다.
초기 주소값(ADDini) 카운터의 값을 확인(S40)하였을 때, 10의 값을 갖지 않는 경우에는, 초기 주소값(ADDini) 카운터의 값이 1 증가(S43)될 수 있다. 이 경우, 초기 주소값(ADDini)에 저장되어 있는 값은 동일하게 유지될 수 있다.
이와 반대로, 초기 주소값(ADDini) 카운터의 값을 확인(S40)하였을 때, 10의 값을 갖는 경우에는, 현재 제1 주소값(ADD1)에 저장되어 있는 값을 초기 주소값(ADDini)으로 설정(S41)할 수 있다. 중간에 차단되는 과정 없이 초기 주소값(ADDini)에 대한 처리를 행하는 단계까지 수행되었다면, 제1 주소값(ADD1)에 저장된 값을 유효한 값일 수 있기 때문이다. 초기 주소값(ADDini)을 제1 주소값(ADD1)에 저장되어 있는 값으로 설정(S41)한 이후에는, 초기 주소값(ADDini) 카운터를 0으로 설정(S42)할 수 있다. 다만, 이에 제한되지 아니하고 초기 주소값(ADDini)을 제1 주소값(ADD1)으로 설정하는 단계(S41)와, 초기 주소값(ADDini) 카운터를 0으로 설정하는 단계(S42)의 순서는 서로 뒤바뀔 수도 있고, 동시에 행하여질 수도 있음은 물론이다.
도 8은 본 발명의 다른 실시예에 의한 데이터 저장부의 블록도이다.
도 8은 도 4와 비교하여 다르게 도시된 부분을 제외한 나머지 구성 요소에 대하여는, 도 4에 대한 설명에서 기재한 바와 동일하므로, 이에 대한 설명은 생략하기로 한다.
도 8을 참조하면, 도 4와는 달리 갱신부(620)는 제1 서브 갱신부(621) 및 제2 서브 갱신부(622)를 포함할 수 있다.
제1 서브 갱신부(621)는 보상 데이터(CD)를 갱신할 수 있으며, 제2 서브 갱신부(622)는 제1 및 제2 지시값(FLD1, FLD2), 제1 및 제2 주소값(ADD1, ADD2)을 갱신할 수 있다. 제1 서브 갱신부(621) 및 제2 서브 갱신부(622)는 물리적으로 동일한 유닛 내에서 처리 영역만 구분되게끔 배치될 수 있으며, 제1 서브 갱신부(621) 및 제2 서브 갱신부(622)가 아예 물리적으로 다른 유닛으로 배치될 수도 있다.
이러한 구분은, 상술한 바와 같이 제1 서브 갱신부(621)는 제어하는 보상 데이터(CD)는 누적되어 저장되어야 하나, 제2 서브 갱신부(622)가 제어하는 제1 및 제2 지시값(FLD1, FLD2), 제1 및 제2 주소값(ADD1, ADD2)은 누적되어 저장될 필요가 없으므로 그 성질이 상이할 수 있기 때문이다.
도 9는 본 발명의 또 다른 실시예에 의한 데이터 저장부의 블록도이다.
도 9는 도 4와 비교하여 다르게 도시된 부분을 제외한 나머지 구성 요소에 대하여는, 도 4에 대한 설명에서 기재한 바와 동일하므로, 이에 대한 설명은 생략하기로 한다.
도 9를 참조하면, 도 4와 달리 메모리부(630)는 제1 저장부(631) 및 제2 저장부(632)를 포함할 수 있다.
제1 저장부(631)는 보상 데이터(CD)를 저장할 수 있으며, 제2 저장부(632)는 제1 및 제2 지시값(FLD1, FLD2), 제1 및 제2 주소값(ADD1, ADD2)을 저장할 수 있다.
또한, 제1 저장부(631) 및 제2 저장부(632)는 물리적으로 서로 구분되는 비휘발성 저장 장치에 해당될 수 있다.
이러한 구분은, 상술한 바와 같이 제1 저장부(631)가 저장하는 보상 데이터(CD)는 누적되어 저장되어야 하나, 제2 저장부(632)가 저장하는 제1 및 제2 지시값(FLD1, FLD2), 제1 및 제2 주소값(ADD1, ADD2)은 누적되어 저장될 필요가 없으므로, 제1 저장부(631)가 제2 저장부(632)에 비하여 월등히 많은 용량을 요구할 수 있기 때문이다.
도 10은 본 발명의 몇몇 실시예에 의한 제1 내지 제3 지시값과, 이에 따라 판단된 유효 주소값을 나타낸 표이다.
도 10은 도 5와 비교하여 다르게 도시된 부분을 제외한 나머지 구성 요소에 대하여는, 도 5에 대한 설명에서 기재한 바와 동일하므로, 이에 대한 설명은 생략하기로 한다.
도 10을 참조하면, 도 5와는 달리 제3 주소값(ADD3) 및 이의 유효 여부를 판단하는 제3 지시값(FLD3)을 더 포함할 수 있다.
제3 지시값(FLD3)이 1의 값을 갖는 경우, 제3 주소값(ADD3)은 유효한 것으로 판단될 수 있다. 다만, 상술한 바와 같이 제1 지시값(FLD1) 및 제2 지시값(FLD2)에 의하여 제1 주소값(ADD1) 및 제2 주소값(ADD2)의 유효 여부가 먼저 판단되는 만큼, 제1 지시값(FLD1) 및 제2 지시값(FLD2)이 모두 0의 값을 갖고, 제3 지시값(FLD3)이 1의 값을 가질 경우에만 제3 주소값(ADD3)이 유효한 것으로 판단될 수 있다.
또한, 제1 내지 제3 지시값(FLD1~FLD3)이 모두 0의 값을 갖는 경우, 제1 내지 제3 주소값(ADD1~ADD3)은 모두 유효하지 않은 것으로 판단될 수 있으며, 이 경우 초기 주소값(ADDini)을 유효한 주소값으로 판단할 수 있다.
제3 지시값(FLD3) 및 제3 주소값(ADD3)을 추가적으로 더 포함함으로써, 본 발명에 의한 표시 장치용 데이터 저장 장치는 저장되는 보상 데이터(CD)의 신뢰성을 더 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1000: 표시 장치
200: 신호 제어부
600: 데이터 저장부
610: 유효 주소 판단부
620: 갱신부
630: 메모리부
CD: 보상 데이터
FLD1: 제1 지시값
FLD2: 제2 지시값
ADD1: 제1 주소값
ADD2: 제2 주소값
ADDini: 초기 주소값

Claims (20)

  1. 복수의 화소를 포함하는 블록 및 복수의 상기 블록을 포함하는 화소부;
    각각 복수의 상기 블록 중 하나의 위치에 대한 정보를 포함하는 제1 주소값 및 제2 주소값을 저장하고,
    상기 제1 주소값의 유효 여부를 판단하는 제1 지시값 및 상기 제2 주소값의 유효 여부를 판단하는 제2 지시값을 저장하고,
    상기 블록에 대한 정보를 포함하는 보상 데이터를 저장하는 메모리부;
    상기 제1 지시값 및 상기 제2지시값에 대응하여, 상기 제1 주소값 및 상기 제2 주소값의 유효 여부를 판단하는 유효 주소 판단부;
    상기 제1 및 제2 지시값, 상기 제1 및 제2 주소값, 상기 보상 데이터를 갱신하는 갱신부를 포함하는 표시 장치용 데이터 저장 장치.
  2. 제1 항에 있어서,
    상기 유효 주소 판단부는,
    상기 제1 지시값이 제1 값을 가지면, 상기 제1 주소값을 유효한 것으로 판단하고,
    상기 제1 지시값이 제2 값을 갖고, 상기 제2 지시값이 제3 값을 가지면, 상기 제2 주소값을 유효한 것으로 판단하고,
    상기 제1 지시값이 상기 제2 값을 갖고, 상기 제2 지시값이 제4 값을 가지면, 상기 제1 및 제2 주소값을 모두 유효하지 않은 것으로 판단하는 표시 장치용 데이터 저장 장치.
  3. 제2 항에 있어서,
    상기 유효 주소 판단부는, 상기 제1 및 제2 주소값이 모두 유효하지 않은 것으로 판단되면, 기 설정된 초기 주소값을 유효한 것으로 판단하는 표시 장치용 데이터 저장 장치.
  4. 제3 항에 있어서,
    상기 초기 주소값은, 일정 주기로 갱신되는 표시 장치용 데이터 저장 장치.
  5. 제2 항에 있어서,
    상기 갱신부는, 상기 제1 지시값이 상기 제1 값 또는 상기 제2 값 중 하나의 값을 갖도록 설정하고,
    상기 제2 지시값이 상기 제3 값 또는 상기 제4 값 중 하나의 값을 갖도록 설정하는 표시 장치용 데이터 저장 장치.
  6. 제5 항에 있어서,
    상기 제1 값은, 상기 제3 값과 동일한 값을 가지며,
    상기 제2 값은, 상기 제4 값과 동일한 값을 갖는 표시 장치용 데이터 저장 장치.
  7. 제1 항에 있어서,
    상기 메모리부는, 비휘발성 메모리인 표시 장치용 데이터 저장 장치.
  8. 제1 항에 있어서,
    상기 갱신부는, 상기 보상 데이터를 갱신하는 제1 서브 갱신부와,
    상기 제1 및 제2 지시값, 상기 제1 및 제2 주소값을 갱신하는 제2 서브 갱신부를 포함하는 표시 장치용 데이터 저장 장치.
  9. 제1 항에 있어서,
    상기 메모리부는, 상기 보상 데이터를 저장하는 제1 저장부와,
    상기 제1 및 제2 지시값, 상기 제1 및 제2 주소값을 저장하는 제2 저장부를 포함하는 표시 장치용 데이터 저장 장치.
  10. 제9 항에 있어서,
    상기 제1 저장부는, 상기 제2 저장부와 물리적으로 구분되는 메모리인 표시 장치용 데이터 저장 장치.
  11. 제1 항에 있어서,
    상기 메모리부는, 상기 제1 및 제2 지시값, 상기 제1 및 제2 주소값을 갱신하여 저장하고, 상기 보상 데이터는 누적하여 저장하는 표시 장치용 데이터 저장 장치.
  12. 제11 항에 있어서,
    갱신되는 상기 제1 주소값은, 이전의 상기 제1 주소값에 대응되는 상기 블록의 다음 블록에 대응되고,
    갱신되는 상기 제2 주소값은, 이전의 상기 제2 주소값에 대응되는 상기 블록의 다음 블록에 대응되는 표시 장치용 데이터 저장 장치.
  13. 제12 항에 있어서,
    갱신되는 상기 제1 주소값과, 갱신되는 상기 제2 주소값은 동일한 블록에 대응되는 표시 장치용 데이터 저장 장치.
  14. 제1 항에 있어서,
    상기 메모리부는, 복수의 상기 블록 중 하나의 위치에 대한 정보를 포함하는 제3 주소값과, 상기 제3 주소값의 유효 여부를 판단하는 제3 지시값을 더 저장하고,
    상기 유효 주소 판단부는, 상기 제1 내지 제3 지시값에 대응하여, 상기 제1 내지 제3 주소값의 유효 여부를 판단하는 표시 장치용 데이터 저장 장치.
  15. 제1 지시값 및 제2 지시값에 대응하여, 제1 주소값 및 제2 주소값의 유효 여부를 판단하는 단계;
    상기 제1 주소값이 유효한 것으로 판단되면, 상기 제1 지시값, 상기 제1 주소값 및 이에 대응되는 블록의 보상 데이터를 갱신한 후, 상기 제2 지시값 및 상기 제2 주소값을 갱신하는 단계;
    상기 제2 주소값이 유효한 것으로 판단되면, 상기 제2 지시값, 상기 제2 주소값 및 이에 대응되는 상기 블록의 상기 보상 데이터를 갱신한 후, 상기 제1 지시값 및 상기 제1 주소값을 갱신하는 단계를 포함하는 표시 장치용 데이터 저장 방법.
  16. 제15 항에 있어서,
    상기 제1 주소값 및 상기 제2 주소값이 모두 유효하지 않은 것으로 판단되면,
    상기 제1 지시값, 상기 제1 주소값 및 기 설정된 초기 주소값에 대응되는 상기 블록의 보상 데이터를 갱신한 후, 상기 제2 지시값 및 상기 제2 주소값을 갱신하는 단계를 더 포함하는 표시 장치용 데이터 저장 방법.
  17. 제16 항에 있어서,
    일정 주기로 상기 초기 주소값을 갱신하는 단계를 더 포함하는 표시 장치용 데이터 저장 방법.
  18. 제15 항에 있어서,
    상기 제1 지시값, 상기 제1 주소값 및 이에 대응되는 블록의 데이터를 갱신한 후, 상기 제2 지시값 및 상기 제2 주소값을 갱신하는 단계는,
    상기 제1 지시값 및 상기 제1 주소값에 저장된 값을 초기화하는 단계;
    상기 제1 주소값에 대응되는 상기 블록의 상기 보상 데이터를 초기화하는 단계;
    상기 제1 주소값에 대응되는 상기 블록의 갱신된 보상 데이터를 저장하는 단계;
    상기 제1 지시값 및 상기 제1 주소값에 갱신된 값을 저장하는 단계;
    상기 제2 지시값 및 상기 제2 주소값에 저장된 값을 초기화하는 단계;
    상기 제2 지시값 및 상기 제2 주소값에 갱신된 값을 저장하는 단계를 포함하는 표시 장치용 데이터 저장 방법.
  19. 제18 항에 있어서,
    상기 제1 지시값 및 상기 제1 주소값에 갱신된 값을 저장하는 단계는,
    갱신되기 전의 상기 제1 주소값에 대응되는 상기 블록의 다음 블록에 대응되고,
    상기 제2 지시값 및 상기 제2 주소값에 갱신된 값을 저장하는 단계는,
    갱신되기 전의 상기 제2 주소값에 대응되는 상기 블록의 다음 블록에 대응되는 표시 장치용 데이터 저장 방법.
  20. 제19 항에 있어서,
    갱신되는 상기 제1 주소값과, 갱신되는 상기 제2 주소값은 동일한 블록에 대응되는 표시 장치용 데이터 저장 방법.
KR1020140195633A 2014-12-31 2014-12-31 표시 장치용 데이터 저장 장치 및 이의 저장 방법 KR102227636B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140195633A KR102227636B1 (ko) 2014-12-31 2014-12-31 표시 장치용 데이터 저장 장치 및 이의 저장 방법
US14/700,081 US9852681B2 (en) 2014-12-31 2015-04-29 Data storage device for storing compensation data and data storage method for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195633A KR102227636B1 (ko) 2014-12-31 2014-12-31 표시 장치용 데이터 저장 장치 및 이의 저장 방법

Publications (2)

Publication Number Publication Date
KR20160081595A KR20160081595A (ko) 2016-07-08
KR102227636B1 true KR102227636B1 (ko) 2021-03-16

Family

ID=56164798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195633A KR102227636B1 (ko) 2014-12-31 2014-12-31 표시 장치용 데이터 저장 장치 및 이의 저장 방법

Country Status (2)

Country Link
US (1) US9852681B2 (ko)
KR (1) KR102227636B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830404B2 (en) 2021-05-26 2023-11-28 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9619326B2 (en) * 2014-12-09 2017-04-11 Western Digital Technologies, Inc. Methods and systems for implementing redundancy in memory controllers
US11355083B2 (en) * 2018-06-13 2022-06-07 Shenzhen Torey Microelectronic Technology Co. Ltd. Correction device, display device, method of performing correction for display device, and method of manufacturing display device
CN108877666A (zh) * 2018-07-25 2018-11-23 昆山国显光电有限公司 显示面板和补偿数据传输方法
TWI716120B (zh) * 2019-09-25 2021-01-11 友達光電股份有限公司 畫素電路與顯示面板
CN111816121B (zh) * 2020-07-07 2021-11-05 合肥维信诺科技有限公司 显示面板的亮度补偿方法、系统及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006164319A (ja) 2004-12-02 2006-06-22 Internatl Business Mach Corp <Ibm> 不正データを検出するための装置、方法、及びプログラム

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364356B2 (ja) * 1995-03-30 2003-01-08 富士通株式会社 メモリ書替え装置
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
AU4294099A (en) * 1999-06-10 2001-01-02 Belle Gate Investment B.V. Arrangements storing different versions of a set of data in separate memory areas and method for updating a set of data in a memory
US6977847B2 (en) 2001-11-23 2005-12-20 M-Systems Flash Disk Pioneers Ltd. Detecting partially erased units in flash devices
US6844883B2 (en) * 2002-06-24 2005-01-18 Koninklijke Philips Electronics N.V. Color non-uniformity correction method and apparatus
CN101231618B (zh) 2002-10-02 2012-06-13 松下电器产业株式会社 非易失性存储器装置的控制方法
JP4058322B2 (ja) 2002-10-07 2008-03-05 株式会社ルネサステクノロジ メモリカード
US6981106B1 (en) * 2002-11-26 2005-12-27 Unisys Corporation System and method for accelerating ownership within a directory-based memory system
US6810347B2 (en) * 2003-01-09 2004-10-26 Micrel, Inc. Robust power-on meter and method
KR100530361B1 (ko) * 2004-01-29 2005-11-22 삼성전자주식회사 정전시 기록정보 백업 가능한 광 기록/재생 장치 및기록정보 백업 방법
JP3924568B2 (ja) * 2004-02-20 2007-06-06 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム
TWI238374B (en) * 2004-06-17 2005-08-21 Au Optronics Corp Organic light emitting diode display, display luminance compensating device thereof, and compensating method thereof
US20060077136A1 (en) * 2004-10-08 2006-04-13 Eastman Kodak Company System for controlling an OLED display
ATE538467T1 (de) * 2005-10-20 2012-01-15 Koninkl Philips Electronics Nv Beleuchtungsvorrichtung
KR101274707B1 (ko) * 2008-06-05 2013-06-12 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법
US7917803B2 (en) * 2008-06-17 2011-03-29 Seagate Technology Llc Data conflict resolution for solid-state memory devices
KR101385476B1 (ko) * 2008-08-26 2014-04-29 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
US8350495B2 (en) * 2009-06-05 2013-01-08 Light-Based Technologies Incorporated Device driver providing compensation for aging
RU2012108840A (ru) * 2009-08-11 2013-09-20 Конинклейке Филипс Электроникс Н.В. Избирательная компенсация связанных со старением неоднородностей в устройстве отображения
TW201112222A (en) * 2009-09-25 2011-04-01 Holtek Semiconductor Inc A method for extending duration of a display apparatus having brightness compensation and an apparatus realizing the same
US8339386B2 (en) * 2009-09-29 2012-12-25 Global Oled Technology Llc Electroluminescent device aging compensation with reference subpixels
EP2731094B1 (en) * 2009-11-27 2016-10-19 Yazaki Corporation Display device for vehicle
KR101735388B1 (ko) * 2010-11-15 2017-05-16 엘지디스플레이 주식회사 발광표시장치의 메모리 제어장치 및 제어방법
US8514179B2 (en) * 2010-12-23 2013-08-20 Research In Motion Limited Handheld electronic communication device having an age compensating display
KR101332774B1 (ko) 2012-02-08 2013-11-25 주식회사 디에이아이오 비휘발성 메모리 시스템 및 이의 데이터 전송 제어 방법
WO2013190628A1 (ja) * 2012-06-18 2013-12-27 Ｎｅｃディスプレイソリューションズ株式会社 ディスプレイ装置、ディスプレイ装置の調整方法
GB2521170A (en) * 2013-12-11 2015-06-17 Advanced Risc Mach Ltd Method of and apparatus for displaying an output surface in data processing systems
US9619326B2 (en) * 2014-12-09 2017-04-11 Western Digital Technologies, Inc. Methods and systems for implementing redundancy in memory controllers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006164319A (ja) 2004-12-02 2006-06-22 Internatl Business Mach Corp <Ibm> 不正データを検出するための装置、方法、及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830404B2 (en) 2021-05-26 2023-11-28 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same

Also Published As

Publication number Publication date
US20160189337A1 (en) 2016-06-30
KR20160081595A (ko) 2016-07-08
US9852681B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
KR102227636B1 (ko) 표시 장치용 데이터 저장 장치 및 이의 저장 방법
CN105810148B (zh) 有机发光显示设备
US9934718B2 (en) Electroluminescent display device, system including the same and method of driving the same
JP6959140B2 (ja) 電気学的補償に用いられるメモリにおけるデータ更新の方法及び装置
KR102236561B1 (ko) 열화 보상 장치, 이를 포함하는 표시 장치 및 열화 보상 방법
KR102119775B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
CN102479480A (zh) 源极驱动电路、显示装置及其操作方法
KR102058691B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102101361B1 (ko) 표시 장치 및 그 구동 방법
KR20110133281A (ko) 유기 발광 표시 장치 및 그의 구동방법
JP2011247981A (ja) 画像表示装置
KR102278599B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102604472B1 (ko) 표시장치
KR102582287B1 (ko) 유기발광 표시패널 및 이를 이용한 유기발광 표시장치
KR102576937B1 (ko) 유기 발광 다이오드 표시 장치 및 그 off-rs 수행 방법
CN111105742A (zh) 显示装置
KR102350692B1 (ko) 유기발광표시장치 및 그의 구동방법
US20230386377A1 (en) Display apparatus and control method thereof
JP2019023676A (ja) 信号処理回路、表示装置およびプログラム
US20230129192A1 (en) Display panel and display device including the same
KR102462528B1 (ko) 유기 발광 다이오드 표시 장치
KR102316565B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 유기 발광 다이오드 디스플레이 장치의 보상 데이터 처리방법
KR102613410B1 (ko) 유기 발광 다이오드 표시 장치, 그 타이밍 컨트롤러 및 그 rs 데이터 보정 방법
CN115909961A (zh) 显示装置以及处理和应用该显示装置的补偿数据的方法
CN114694584A (zh) 显示装置及其控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant