JP6959140B2 - 電気学的補償に用いられるメモリにおけるデータ更新の方法及び装置 - Google Patents

電気学的補償に用いられるメモリにおけるデータ更新の方法及び装置 Download PDF

Info

Publication number
JP6959140B2
JP6959140B2 JP2017555645A JP2017555645A JP6959140B2 JP 6959140 B2 JP6959140 B2 JP 6959140B2 JP 2017555645 A JP2017555645 A JP 2017555645A JP 2017555645 A JP2017555645 A JP 2017555645A JP 6959140 B2 JP6959140 B2 JP 6959140B2
Authority
JP
Japan
Prior art keywords
data
block
compensation
compensation data
updated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017555645A
Other languages
English (en)
Other versions
JP2019530027A (ja
Inventor
松 孟
▲飛▼ ▲楊▼
丹娜 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2019530027A publication Critical patent/JP2019530027A/ja
Application granted granted Critical
Publication of JP6959140B2 publication Critical patent/JP6959140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Control Of El Displays (AREA)
  • Retry When Errors Occur (AREA)
  • Read Only Memory (AREA)

Description

本発明は、表示技術分野に関し、より具体的には、アクティブマトリクス型有機発光ダイオード（AMOLED、Active Matrix organic light emitting diode）の電気学的補償、Norメモリのデータ更新を行う際に、電源オフによる必要なデータの損失を防止する方法及び装置に関する。
AMOLED表示装置は、有機発光ダイオード（OLED、organic light emitting diode）に基づく自発光素子である。OLEDは、電界の駆動で有機半導体材料と発光材料がキャリア注入及び複合を行うことを利用して発光する。AMOLED表示装置は、高輝度、高解像度、超薄型及び良い表示パフォーマンスなどの優位性を有するため、ますます広く応用されることが期待される。
AMOLED表示装置は、幾千幾萬もの画素から構成されており、画素ごとにOLED及び前記OLEDを駆動するための画素回路が備えられている。画素回路は、スイッチ薄膜トランジスタ(TFT、thin-film transistor)、コンデンサ及び駆動TFTから構成されている。スイッチTFTは、データ信号に対応する電圧を、コンデンサに充電させ、駆動TFTは、コンデンサの電圧に応じて、OLEDへの電流の大小を調節する。OLEDの発光量は前記電流と正比例をなしているため、OLEDの輝度が調整される。
しかし、技術等の問題により、各画素の駆動TFTの閾値電圧Vthと移動度に、特異的相違が存在する。そのため、OLEDを駆動するための各画素の電流の大小が異なって、各画素の輝度にバラつきが生じてしまう。よって、表示画面に輝度ムラが生じてしまい、そしてAMOLED表示パネルの使用寿命減少又は画像の残像が発生しうる。
この問題を解決するために、従来技術は、一般に補償回路を用いてVthドリフトに対して補償を行う。そこで、外部補償が通常パターンの1つである。補償機能を有する画素回路を、カスタマイズされた駆動チップと合わせて使用することにより、外部補償が実現される。
この補償プロセスでは、大量のデータに対して算出及びアクセスが行われるため、データを処理するためのランダムアクセスメモリ（例えば、DDR、Double Data Rate ダブルデータレート同期式動的ランダムアクセスメモリ）が必要となる。それと同時に、次回の起動に関して補償を行うために、相当な量の中間プロセスデータを記憶する必要がある。よって、電気学的補償データを記憶するためのメモリ（例えば、フラッシュメモリチップ）が必要となり、さらに、このデータが、TFT及びOLEDの劣化に伴って常に更新される必要がある。
データの更新時間が長いため、1つの問題として、途中に電源がオフされることに直面しなければならない。メモリにおけるデータの1つのブロックが消去されたばかり、又はデータ更新中でまだ完了していない場合に、電源がオフされると、一部の画素の補償データが損失されてしまう。次回起動するとき、一部の画素に関して補償を行うことができない。
従来の電源オフを防止するためのデータ更新方法では、毎回1ブロックのデータを消去する前に、そのデータを空きブロックにバックアップしておき、その後、消去を行って新たなデータを書き込むと共に、フラグを変更する。ここで、もし電源がオフされたら、次回起動する際に、フラグの状況に基づいてバックアップブロックから現在の損失データを読み取る。この方法では、1ブロックのデータを更新するたびに、バックアップブロックに対して消去、書込みを行う必要があり、メモリ内の千個以上のブロックを更新するたびに、バックアップブロックに対して千回以上の消去、書込みを行う必要がある。このような問題により、メモリの寿命がひどく減少し、製品寿命にボトルネックが生じてしまう。また、ブロックのデータが更新される前に、どれもバックアップされる必要があるので（バックアップブロックに対して消去、書込みを行う）、更新時間が倍に伸ばされる。しかも、フラグに係る操作が非常に複雑であるため、メモリの読取り/書込みモードを頻繁に切り換えることが必要となり、読取り/書込みの効率が低くなる。
本発明のその他の様態及び利点の部分は、後述の説明で述べる。もう1つの様態の部分は、記述から明らかに見て取れる、又は本発明の実践から得ることができる。
電気学的補償プロセスにおいて、次回起動時に画素回路に関して補償を行うため、大量のデータを記憶する必要がある。よって、電源がオフされてもデータを損失しないようメモリを用いる必要がある。そして、TFT及びOLEDの劣化に伴って、メモリ内のデータを常に更新しなければならない。データ更新のプロセス時間が長いので、更新プロセス中の電源オフ状況に対応しなければならない。メモリのデータ更新では、ブロックが消去されてから、新たなデータの書込みができるようになる。1ブロックのデータを消去したばかりの場合、又はデータ書き込み中に電源がオフされると、一部の画素の補償データが損失してしまう。従来の方法では、消去・書込みを行うたびにバックアップすることにより、電源がオフされてもデータを損失しないことを実現する。しかし、この方法は、バックアップブロックに対して非常に大量に消去・書込みを行うことがあり、メモリの寿命にひどく影響を与えて、製品の寿命に影響してしまう。また、全てのブロックのデータをバックアップする必要があるため、すなわち更新時間が倍に伸ばされてしまう。
本開示は、リアルタイムの電気学的補償プロセスにおいて、メモリ内のデータを更新し、このプロセスにある電気切れによる必要なデータの損失を防止するものである。具体的な実施方法は、小容量の不揮発性メモリ、例えばE2PROM (Electrically Erasable Programmable Read-Only Memory、電気的消去可能プログラマブル読取専用メモリ)を、マスターチップ（例えば、FPGA、Field-Programmable Gate Array、現場でプログラム可能なゲートアレイ）の外部につけて、マスターチップが電源オフ信号を受信すると、現在更新中のブロックの番号を不揮発性メモリに書き込む。この動作の所要時間が短く（何十マイクロ秒）、電源が完全にオフされる前に完了しうる。次回起動するときには、メモリから補償データを読み取る前に、まずは不揮発性メモリに記憶されたブロックの番号を読み取り、検索テーブルに基づいてこのブロックに記憶されたデータがパネルのどれらの行のデータを取得し、損失した補償データの代わりとして、隣接する幾つかの行の補償データを使用する。隣接する幾つかの行の初期パネル特性が近接するため、正常に表示するとき、表示内容も近接する。TFTとOLEDの劣化する程度が近いため、補償データが近く、隣接するデータを代わりとすることができる。
本開示は、マスターチップの外部に不揮発性メモリを1つ加えるだけで、電源オフ時の現在更新中のブロック番号（何ブロック目）を記憶する。次回起動するときには、このブロックの番号に基づいてどれらの行のデータが損失したかを特定し、その後、隣接する行のデータで差し替える。この操作が簡単で、効率もいいし、データ更新時間も短い。そして何よりメモリ部品の寿命には影響しない。
本開示は、マスターチップが電源オフ信号を受信すると、現在更新中のブロック番号又は所定値を不揮発性メモリに書き込むことを備える電気学的補償に用いられるメモリにおけるデータ更新方法を提供する。
さらに、本開示は、データを記憶する不揮発性メモリと、マスターチップが電源オフ信号を受信すると、現在更新中のブロック番号又は所定値を不揮発性メモリに書き込むマスターチップとを備える電気学的補償に用いられるメモリにおけるデータ更新装置を提供する。
図面を合わせて本発明の好ましい実施形態について詳細に説明することにより、本発明の上述及びその他の目的、特性、利点がさらに明確になってくる。そこで、同じ番号は、同一構成のユニットを指定する。
画素回路の回路構成を示す図である。 従来の電源オフを防止するためのデータ更新方法を示す図である。 本開示の実施形態に係る電気学的補償に用いられるメモリにおけるデータ更新方法のフローチャートを示す図である。 本開示の実施形態に係る電気学的補償に用いられるメモリにおけるデータ更新方法のフローチャートを示す図である。
以下、本発明の実施の形態を示す図面を参照しながら、本発明を詳しく説明する。しかしながら、本発明は、複数の異なる形態で具現化することができ、ここで示す実施形態に限定されるものと解釈してはならない。逆に、これらの実施の形態を提供することで、本開示を徹底的かつ完全なものにし、そして、当業者に本発明の範囲を十分に説明することができる。図面では、はっきりにするため構成要素を拡大した。
図1は画素回路の回路構成を示す図であり、n行m列目の画素の画素回路構成を例としている。
図1に示すように、この画素回路は、第1トランジスタT1、第2トランジスタT2、第3トランジスタT3、第1コンデンサC1、及び有機発光ダイオード素子OLEDを含む。第1走査信号線G1は、第1走査信号を第2トランジスタT2のゲートに入力しうる。よって、データ電圧Vdataは、T2のソース・ドレインを介して第1コンデンサC1の一端、及び駆動トランジスタとしての第1トランジスタT1のゲートに伝送されうる。駆動トランジスタT1のソースとドレインのうちの1つが有機発光ダイオード素子OLEDのアノードに接続され、もう1つがVDDに接続される。有機発光ダイオード素子OLEDのアノードには、第1コンデンサC1の他端が同時に接続され、カソードには、低レベルが接続される。第3トランジスタT3のゲートが、第2走査信号G2に接続され、ソースとドレインのうちの1つがOLEDのアノードに接続され、他端が誘導線に接続される。
上記の構成に基づいて、所定のデータ電圧Vdataを通じて、誘導線を流れる電流Isenseを測定するか、又は電荷の積み重ねによってVsense値を取得すると共に、計算を行うことでデータ電圧Vdataを調節し、補償の効果を達成する。
図2は従来の電源オフを防止するためのデータ更新方法を示す図である。図2に示すように、毎回1ブロックのデータを消去する前に、そのデータを空きブロックにバックアップしておき、その後、消去を行って新たなデータを書き込むと共に、フラグを変更する。ここで、もし電源がオフされたら、次回起動する際に、フラグの状況に基づいてバックアップブロックから現在の損失データを読み取る。
図3Aと3Bは、本開示の実施形態に係る電気学的補償に用いられるメモリにおけるデータ更新方法のフローチャートを示した。
電源オフ時の操作は図3Aに示されるとおりである。まず、ステップ301において、電源オフ信号が受信されたか否かを検出する。電源オフ信号が受信されると、ステップ302に進み、電源オフ信号が受信されていないと、ステップ301に戻り、引き続き検出を行う。
一般に、ホストの電源オフに2つの方式があり、すなわちリモートコントロールスタンバイと強制的電源オフとである。リモートコントロールスタンバイ信号が受信されると、電源コードがオンであるため、電源基板は、通常、1〜2秒遅延して電源をオフすることができる。しかも、この遅延がすでに実現された。この時間を利用して現ブロックのデータに対する消去と書込みを完了すると共に、メモリ内のデータ更新を停止することができる。強制的電源オフは、電源コードを直接抜くことであり、電源基板が1〜2秒を維持することができないが、業界のデファクト標準に基づいて、通常50ms遅延して電源オフすることができる。しかも、この遅延がすでに実現された。
ステップ302において、受信されたのがリモートコントロールスタンバイ信号であるか、それとも強制的電源オフ信号であるかを判断する。リモートコントロールスタンバイ信号が受信された場合、ステップ303に進み、強制的電源オフ信号が受信された場合、ステップ304に進む。
ステップ303において、0XFFFFなどの所定値を外部不揮発性メモリに書き込む。該所定値は、データを損失しなかったことを意味する。
ステップ304において、現在、メモリに関して補償データを更新しているかどうかを判断する。
補償データを更新している場合、ステップ305に進み、1ブロックがちょうど更新されたか否かを検出する。1ブロックの更新がちょうど完了したでない場合、ステップ306に進み、現在更新中のブロック番号を不揮発性メモリに書き込む。
メモリを更新している場合でない（すなわち、ステップ304において「いいえ」と判断された場合）、又は1ブロックの更新がちょうど完了した場合（すなわち、ステップ305において「はい」と判断された場合）、ステップ303に進み、所定値を不揮発性メモリに書き込み、データ損失のないことを示す。該所定値の書込み作業の所要時間が数十μsしかないので、完了するのに50msが十分である。
次回起動するときには、図3Bに示すようなステップで操作する。起動後、ステップ307において、外部不揮発性メモリからデータを読み取る。
ステップ308において、外部不揮発性メモリから読み取ったデータが所定値であるかブロックの番号であるかについて判断を行う。データが所定値である場合、補償データ損失のないことが示され、ステップ309に進む。
ステップ309において、メモリ内の補償データを通常に読み取る。その後、ステップ313に進む。
該所定値でないと判断された場合、すなわち該データが現ブロックの番号である場合、該数値ブロック内の補償データに損失があることが示される。ブロックのサイズによって完全な行又は何行かの完全な行の補償データをちょうど記憶することができない可能性がある。そのため、検索テーブルに基づいて現ブロックに記憶されたデータが何行目の補償データであるかを算出し、その後、次の何行か又は前の何行かの補償データを代わりとして使用することが必要となる。データを読み取る方向が異なるため、真ん中の行については、前又は次の補償データで一括に代替を行い、両端の行については個別に処理する。
この現ブロックの番号が1である場合、第1のブロック内の補償データに損失があることが示され、ステップ301に進み、第2のブロックから読み取りを行うと共に、次の何行かの補償データで第1のブロック内の補償データを代替する。例えば、第1のブロックに2行以上の補償データが記憶された場合、4行目の補償データから読み取りを行い。4〜6行を2回読み取り、1回目は1〜3行の補償データを代替するためであり、2回目は4〜6行のためである。その後、補償データを順番に読み取った後、ステップ313に進む。
この現ブロックの番号が最後のブロックである場合、ステップ311に進み、後ろから2番目のブロックまで補償データを順番に読み取ると共に、最後のブロックの前の何行かの補償データで最後のブロック内の補償データを代替する。最後のブロックに最後の一行以上の補償データが記憶されれば、後ろから4行目〜後ろから3行目を2回読み取る。2回目は最後のブロック内の補償データを代替するためであり、最後の2行の補償データ（すなわち最後のブロック内の補償データ）は読み取らない。その後、ステップ313に進む。
この現ブロックの番号は、第1のブロックと最後のブロックを除いたほかのブロックである場合、ステップ312に進み、現ブロックまで補償データを順番に読み取る。検索テーブル（LUT、Look Up Table）に基づいてこの現ブロックに記憶されたデータが何行目の補償データであるかを算出し、そして、次の何行か又は前の何行かの補償データを読み取ると共に、これらの補償データで現ブロック内の補償データを代替する。その後、後続のブロック内の補償データを順番に読み取ってから、ステップ313に進む。
ステップ313において、メモリの読み取りを完了させる。
代わりのデータと実際の所要データとの間に少し差があるが、僅か2、3行なので、発覚されることがなく、2、3行のデータ損失と比べて明らかにマシである。しかも、しばらくのリアルタイム補償を経て、全てのデータがまた実際の所要データとなり、代わりのデータが存在しなくなる。
本開示の実施の形態に基づく上記電気学的補償に用いられるメモリにおけるデータ更新方法は、マスターチップの外部に不揮発性メモリを1つ加えることによって実現されうる。
ここで、本発明の実施の形態に基づく方法、装置（システム）、コンピュータプログラム製品のブロック図及びフローチャットを参照しながら、本発明の例示的な実施の形態を説明した。フローチャット及び/又はブロック図の各ブロック、及びフローチャット及び/又はブロック図のブロックの組合せは、コンピュータプログラムの指令によって実現されうることが理解されよう。これらのコンピュータ指令は、汎用コンピュータ、専用コンピュータ又はその他プログラマブルデータ処理装置の処理装置に提供されて機器を生成することができる。よって、コンピュータまたはその他プログラマブルデータ処理装置の処理装置によって実行された指令により、フローチャット及び/又はブロック図のブロックに指定された機能/動作を実現する手段を構築する。
明細書及び特許請求の範囲に記載された用語「第1」、「第2」、「第3」、「第4」など（もしあれば）は、類似する素子を区分するためのものであり、特定した連続的な順番又は時間順の順番を説明するものとは限らない。このように使用された用語は適宜差し替えうるものであることが理解されよう。よって、ここで説明した複数の実施例は、例えば、ここで例示された又はその他の様態で説明された順番で操作されうる。さらに、用語「備える」と「有する」及びそれらの任意の変形は、非排他的包含物をカバーするように意図される。よって、一連の素子を備える処理、方法、品物、装置又はデバイスが、それらの要素に限定されずに、明確に例示されていない又はこれら処理、方法、システム、品物、装置又はデバイスに固有のその他の要素を備えてもよい。
本発明は、特定の好ましい実施形態を参照しながら説明されたものであるが、添付の特許請求の範囲によって限定された本発明の精神及び範囲を逸脱しない限りにおいて、その形式と詳細については種々な変更をすることができることに理解されよう。
本出願は、2016年09月07日出願の中国特許出願第201610809062.6号に関して優先権を請求する。ここで、上記中国特許出願の公開内容の全文を引用して、本願の一部とする。
T1 第1トランジスタ
T2 第2トランジスタ
T3 第3トランジスタ
C1 第1コンデンサ
OLED 有機発光ダイオード素子
G1 第1走査信号線
G2 第2走査信号
Vdata データ電圧

Claims (14)

  1. マスターチップが電源オフ信号を受信した場合、現在更新中のブロックの番号又は所定値を不揮発性メモリに書き込み、
    次回起動する際には、メモリから補償データを読み取る前に、不揮発性メモリに記憶されたデータを読み取り、
    不揮発性メモリに記憶されたデータが所定値である場合、メモリ内の補償データを通常に読み取り、
    不揮発性メモリに記憶されたデータがブロック番号である場合、該ブロック番号に基づいて検索テーブルにより現ブロックに記憶されたデータが何行目のデータであるかを算出してから、隣接する何行かの補償データで該ブロック内の補償データを代替することを特徴とする電気学的補償に用いられるメモリにおけるデータ更新方法。
  2. マスターチップが電源オフ信号を受信した場合、この電源オフ信号がリモートコントロールスタンバイ信号であるか、それとも強制的電源オフ信号であるかを判断することを特徴とする請求項１に記載のデータ更新方法。
  3. リモートコントロールスタンバイ信号が受信された場合、所定値を不揮発性メモリに書き込むことを特徴とする請求項２に記載のデータ更新方法。
  4. 強制的電源オフ信号が受信された場合、データを更新しているか否か、そしてデータの更新が完了したか否かを判断することを特徴とする請求項２に記載のデータ更新方法。
  5. データ更新中であり、かつデータの更新が完了でない場合、現在更新中のブロックの番号を不揮発性メモリに書き込むことを特徴とする請求項４に記載のデータ更新方法。
  6. データ更新中でなく、又はデータ更新中であるがデータ更新が完了した場合、所定値を不揮発性メモリに書き込むことを特徴とする請求項４に記載のデータ更新方法。
  7. 該ブロックの番号が１である場合、次の何行かの補償データで第１のブロック内の補償データを代替し、
    該ブロックの番号が最終のブロックである場合、前の何行かの補償データで最終のブロック内の補償データを代替し、
    該ブロックの番号が他のブロックである場合、検索テーブルに基づいて該現ブロックに記憶されたのが何行目の補償データであるかを算出してから、次の何行か又は前の何行かの補償データを読み取り、これらの補償データで該ブロック内の補償データを代替することを特徴とする請求項１に記載のデータ更新方法。
  8. データを記憶する不揮発性メモリと、
    電源オフ信号を受信した場合、現在更新中のブロックの番号又は所定値を該不揮発性メモリに書き込むマスターチップとを備え、
    マスターチップは、
    次回起動する際に、メモリから補償データを読み取る前に、不揮発性メモリに記憶されたデータを読み取り、
    データが所定値である場合、メモリ内の補償データを通常に読み取り、
    データがブロック番号である場合、該ブロック番号に基づいて検索テーブルにより現ブロックに記憶されたデータが何行目のデータであるかを算出してから、隣接する何行かの補償データで該ブロック内の補償データを代替することを特徴とする電気学的補償に用いられるメモリにおけるデータ更新装置。
  9. マスターチップは、電源オフ信号を受信した場合、該電源オフ信号がリモートコントロールスタンバイ信号であるか、それとも強制的電源オフ信号であるかを判断することを特徴とする請求項８に記載のデータ更新装置。
  10. マスターチップは、リモートコントロールスタンバイ信号が受信された場合、所定値を
    不揮発性メモリに書き込むことを特徴とする請求項９に記載のデータ更新装置。
  11. マスターチップは、強制的電源オフ信号が受信された場合、データを更新しているか否か、そしてデータの更新が完了したか否かを判断することを特徴とする請求項９に記載のデータ更新装置。
  12. マスターチップは、データ更新中であり、かつデータの更新が完了でない場合、現在更新中のブロックの番号を不揮発性メモリに書き込むことを特徴とする請求項１１に記載の
    データ更新装置。
  13. マスターチップは、データ更新中でなく、又はデータ更新中であるがデータ更新が完了した場合、所定値を不揮発性メモリに書き込むことを特徴とする請求項１１に記載のデータ更新装置。
  14. 該ブロックの番号が１である場合、次の何行かの補償データで第１のブロック内の補償データを代替し、
    該ブロックの番号が最終のブロックである場合、前の何行かの補償データで最終のブロック内の補償データを代替し、
    該ブロックの番号が他のブロックである場合、検索テーブルに基づいて該現ブロックに記憶されたのが何行目の補償データであるかを算出してから、次の何行か又は前の何行かの補償データを読み取り、これらの補償データで該ブロック内の補償データを代替することを特徴とする請求項８に記載のデータ更新装置。
JP2017555645A 2016-09-07 2017-05-17 電気学的補償に用いられるメモリにおけるデータ更新の方法及び装置 Active JP6959140B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610809062.6 2016-09-07
CN201610809062.6A CN106328059B (zh) 2016-09-07 2016-09-07 用于电学补偿的存储器中数据更新的方法和装置
PCT/CN2017/084695 WO2018045773A1 (zh) 2016-09-07 2017-05-17 用于电学补偿的存储器中数据更新的方法和装置

Publications (2)

Publication Number Publication Date
JP2019530027A JP2019530027A (ja) 2019-10-17
JP6959140B2 true JP6959140B2 (ja) 2021-11-02

Family

ID=57786596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017555645A Active JP6959140B2 (ja) 2016-09-07 2017-05-17 電気学的補償に用いられるメモリにおけるデータ更新の方法及び装置

Country Status (4)

Country Link
US (1) US10642523B2 (ja)
JP (1) JP6959140B2 (ja)
CN (1) CN106328059B (ja)
WO (1) WO2018045773A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328059B (zh) * 2016-09-07 2017-10-27 京东方科技集团股份有限公司 用于电学补偿的存储器中数据更新的方法和装置
US10379979B2 (en) 2017-05-31 2019-08-13 Western Digital Technologies, Inc. Power fail handling using stop commands
KR102350692B1 (ko) * 2017-08-09 2022-01-13 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
CN107316611B (zh) * 2017-08-30 2019-10-11 深圳市华星光电半导体显示技术有限公司 Oled显示器的补偿方法
CN108120915B (zh) * 2017-12-15 2020-05-05 京东方科技集团股份有限公司 应用于显示面板的老化处理方法及老化处理系统
TWI695386B (zh) * 2018-07-17 2020-06-01 旺宏電子股份有限公司 半導體電路及其操作方法
CN108877666A (zh) * 2018-07-25 2018-11-23 昆山国显光电有限公司 显示面板和补偿数据传输方法
CN109584769A (zh) * 2018-12-12 2019-04-05 惠科股份有限公司 显示面板的控制方法、显示面板及存储介质
CN109857000B (zh) * 2018-12-20 2021-01-26 奥克斯空调股份有限公司 一种自动开机控制方法、装置及遥控器
CN113724662A (zh) * 2021-07-08 2021-11-30 芯颖科技有限公司 一种显示模组、显示装置以及补偿方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952032A (en) * 1987-03-31 1990-08-28 Canon Kabushiki Kaisha Display device
US5233446A (en) * 1987-03-31 1993-08-03 Canon Kabushiki Kaisha Display device
US6326943B1 (en) * 1987-03-31 2001-12-04 Canon Kabushiki Kaisha Display device
US4922241A (en) * 1987-03-31 1990-05-01 Canon Kabushiki Kaisha Display device for forming a frame on a display when the device operates in a block or line access mode
JP2579933B2 (ja) * 1987-03-31 1997-02-12 キヤノン株式会社 表示制御装置
JP2612267B2 (ja) * 1987-03-31 1997-05-21 キヤノン株式会社 表示制御装置
DE69231873T2 (de) * 1992-01-08 2002-04-04 Emc Corp Verfahren zur Synchronisierung von reservierten Bereichen in einer redundanten Speicheranordnung
US5535399A (en) * 1993-09-30 1996-07-09 Quantum Corporation Solid state disk drive unit having on-board backup non-volatile memory
JPH08125914A (ja) * 1994-10-26 1996-05-17 Canon Inc 画像入力装置
US5801621A (en) * 1995-07-17 1998-09-01 Chrysler Corporation Method for re-initializing vehicle parameters after a power loss in a motor vehicle
US20010011318A1 (en) 1997-02-27 2001-08-02 Vishram P. Dalvi Status indicators for flash memory
US7017825B2 (en) * 2001-12-11 2006-03-28 Matsushita Electric Industrial Co., Ltd. IC card and data processing method therefor
KR100732104B1 (ko) * 2003-01-08 2007-06-25 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치
US6925523B2 (en) 2003-03-03 2005-08-02 Agilent Technologies, Inc. Managing monotonically increasing counter values to minimize impact on non-volatile storage
JP2004284077A (ja) * 2003-03-19 2004-10-14 Ricoh Co Ltd Ｌｅｄプリンタ及び画像形成装置
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
GB2434674B (en) * 2004-10-26 2009-12-16 Spansion Llc Information setting method of nonvolatile storage device, and nonvolatile storage device
JP4842563B2 (ja) * 2005-05-16 2011-12-21 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
US7610445B1 (en) * 2005-07-18 2009-10-27 Palm, Inc. System and method for improving data integrity and memory performance using non-volatile media
US20090100290A1 (en) * 2005-08-22 2009-04-16 Matsushita Electric Industrial Co., Ltd. Memory controller, nonvolatile memory device, nonvolatile memory system, and data writing method
JP2007072863A (ja) * 2005-09-08 2007-03-22 Sony Corp 電源制御装置および方法、プログラム、並びに記録再生装置
US7779056B2 (en) * 2006-09-15 2010-08-17 Sandisk Corporation Managing a pool of update memory blocks based on each block's activity and data order
US7774392B2 (en) * 2006-09-15 2010-08-10 Sandisk Corporation Non-volatile memory with management of a pool of update memory blocks based on each block's activity and data order
US20080091871A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Non-volatile memory with worst-case control data management
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
US20080258637A1 (en) * 2007-04-20 2008-10-23 Shun Kei Leung Light emitting element driver and control method therefor
JP5209993B2 (ja) * 2008-03-03 2013-06-12 キヤノン株式会社 情報処理装置及びその制御方法
US20140313111A1 (en) * 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US8937632B2 (en) * 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US20150212937A1 (en) * 2012-09-06 2015-07-30 Pi-Coral, Inc. Storage translation layer
JP2014115412A (ja) * 2012-12-07 2014-06-26 Canon Inc 発光装置
US8866796B2 (en) * 2012-12-20 2014-10-21 Synaptics Incorporated Compensation for air gap in an input device
US9430968B2 (en) 2013-06-27 2016-08-30 Sharp Kabushiki Kaisha Display device and drive method for same
KR102014852B1 (ko) * 2013-08-30 2019-08-27 엘지디스플레이 주식회사 유기발광 표시장치의 화질 보상장치 및 보상방법
US9323637B2 (en) * 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
US9244785B2 (en) * 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9122636B2 (en) * 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9761170B2 (en) * 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
WO2015170454A1 (ja) * 2014-05-07 2015-11-12 ソニー株式会社 メモリ制御装置、メモリ装置およびメモリ制御方法
KR102184906B1 (ko) * 2014-10-22 2020-12-02 엘지디스플레이 주식회사 표시장치 및 제어장치
CN104464621B (zh) * 2014-11-14 2017-01-25 深圳市华星光电技术有限公司 补偿amoled电源压降的方法
CN104505024B (zh) * 2015-01-05 2017-09-08 上海天马有机发光显示技术有限公司 一种显示驱动方法、显示面板和显示装置
CN104810055B (zh) * 2015-05-08 2018-09-07 京东方科技集团股份有限公司 Flash芯片读写控制电路和方法、AMOLED应用电路
CA2892714A1 (en) * 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
KR102448094B1 (ko) * 2015-11-27 2022-09-29 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN105513536B (zh) * 2016-02-02 2018-06-29 京东方科技集团股份有限公司 一种像素驱动芯片、方法及像素结构
CN105702207B (zh) * 2016-04-15 2019-01-18 京东方科技集团股份有限公司 防止关机时显示面板的画面残影的驱动方法及显示装置
KR20170136750A (ko) * 2016-06-02 2017-12-12 삼성전자주식회사 전자 장치 및 그의 동작 방법
KR102514566B1 (ko) * 2016-08-23 2023-03-27 삼성전자주식회사 전자 장치 및 그의 동작 방법
CN106328059B (zh) * 2016-09-07 2017-10-27 京东方科技集团股份有限公司 用于电学补偿的存储器中数据更新的方法和装置

Also Published As

Publication number Publication date
US20180293016A1 (en) 2018-10-11
CN106328059A (zh) 2017-01-11
US10642523B2 (en) 2020-05-05
JP2019530027A (ja) 2019-10-17
WO2018045773A1 (zh) 2018-03-15
CN106328059B (zh) 2017-10-27

Similar Documents

Publication Publication Date Title
JP6959140B2 (ja) 電気学的補償に用いられるメモリにおけるデータ更新の方法及び装置
KR101932744B1 (ko) 픽셀 회로, 이를 위한 구동 방법 및 능동형 유기 발광 디스플레이
KR101451584B1 (ko) 유기발광다이오드표시장치
US20190012948A1 (en) Pixel circuit, and display device and driving method therefor
US20140333680A1 (en) Pixel of an organic light emitting display device and organic light emitting display device
CN108231004B (zh) 电致发光显示器及其驱动方法
KR102172389B1 (ko) 유기 발광 표시 장치
JP5532964B2 (ja) 表示装置、表示駆動方法
KR102281755B1 (ko) 유기전계발광 표시장치
JP2009053382A (ja) 画像表示装置及びその駆動方法
KR102119775B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
KR102227636B1 (ko) 표시 장치용 데이터 저장 장치 및 이의 저장 방법
US20170084229A1 (en) High resolution oled display operation circuit
JP2017120402A (ja) 有機発光素子表示装置およびその駆動方法
CN111816122A (zh) 控制方法、控制装置、电子设备和可读存储介质
KR102576937B1 (ko) 유기 발광 다이오드 표시 장치 및 그 off-rs 수행 방법
JP2011118020A (ja) 表示装置、表示駆動方法
KR102613410B1 (ko) 유기 발광 다이오드 표시 장치, 그 타이밍 컨트롤러 및 그 rs 데이터 보정 방법
US9095031B2 (en) Organic light emitting diode driving circuit, display panel, display and driving method
KR102615886B1 (ko) 유기발광 표시 장치 및 그 oled 보상 방법
US20180330662A1 (en) Light-emitting sub-pixel circuit for a display panel, drive method thereof, and display panel/unit using the same
JP2011118084A (ja) 表示装置、表示駆動方法
JP5477004B2 (ja) 表示装置、表示駆動方法
JP2011118085A (ja) 表示装置、表示駆動方法
KR102348764B1 (ko) 유기 발광 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211007

R150 Certificate of patent or registration of utility model

Ref document number: 6959140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150