TWI317099B - - Google Patents

Description

1317099 九、發明說明： 【發明所屬之技術領域】 本發明係關於例如使用NAND型快閃記憶體之記憶卡及 其起動時之控制方法。 【先前技術】 使用NAND型快閃記憶體之系統有必要在系統起動時掃 也》己隐體内之各區塊之資料’以獲得各種資訊。作為此等 =貝訊，係指該區塊是否為有錯誤之區塊（以下稱壞區塊）、是 否為空區塊、所寫入之資料之邏輯區塊位址為何等。但， 近時，有人考慮在記憶體内設置集中管理此等資訊之集中 管理區塊，預先將記憶體内之全區塊之各種資訊一併寫入 此集中管理區塊之方法（例如參照日本特開平9198884號公 報）。 ' 藉由設置此集中管理區塊，在起動時檢測集中管理區

塊’由此集中管理區塊讀出資料時，即可不必掃描記憶體 内之全區塊而獲得記憶體全體之資訊。 [發明所欲解決之問題] 但，在集中管理區塊之讀出時產生不能訂正之錯誤，不 能讀出集甲管理區塊之資訊之情形，即不能起動二此 情形，儘管幾乎大部分之區塊都正常，也難以使用記憶卡， 故對用戶而言，非常不便。因此，希望能有在集中管理區 :有錯誤之情形下，亦能確實起動系統之記憶卡及其控制 【發明内容】 111803.doc 1317099 本發明之第1觀點所提供之記憶卡係包含：記憶體， 、：包括含管理資訊之複數區塊、與集中各區塊之前述管 义貝訊之集中管理區塊者；及控制部’其係在起動時 剛述記憶體内之前沭隹φ怂_ 1 之則34集中管理區塊者；此控制部係在前述 ="理&塊含有錯誤之情形’在系統所設定之限制時間 ’由前述記龍内之複數之前述區塊中檢索前述管 訊’將此經檢会夕；H ’、S貝訊寫入前述記憶體之前述集中管 理區塊。 康本發月之第2觀點所提供之記憶卡之控制方法係包 檢利。己隐體内之集中管理區塊；在此集 理區塊含有錯誤之愔开彡 ㈣，在系統所設定之限制時間内，由 刖述記憶體内之趨备夕ρ , 複數之&塊中檢索管理資訊； 之前述管理資訊耷人&、+、 肿、4檢常 貝訊寫入則述記憶體之前述集中管理區塊。 依據本發明之第3觀點所提供之圮情卡之批別士上 人· 1托伢之。己隐卡之控制方法係包 各.在起動時檢測記憶體 集中管理區塊含有㈡^ ^ &理區塊，在經檢測之 尾3有錯誤之情形，在系統所設定之限制時間 ’由則述記憶體内之複數之區塊中檢索管理資 檢索之前述管理資邙宜 Α 將'、1 _ 貝訊寫入前述記憶體之前述集令管理居 塊，在經檢測之隼中M ^ " 、十·…區塊不含有錯誤之情形，判別前 述集中管理區塊是否記錄有全區塊之管理資訊·且在1 錄全區塊之管理資訊H且在未記 之期門由1、+, 清形，在短於前述限制時間之時間 之期間，“述記憶體之剩τ之區塊 經檢索之複數管理資气穹 、資訊，將 區塊。 °寫入則述記憶體内之前述集中管理 111803.doc 1317099 【實施方式】 以下，參照圖式，說明有關本發明之實施型態。 圖2係表示搭載於本發明之實施型態之記憶卡之元件類 之概略構成之立體圖。 §己憶卡1係由PCB(Printed Circuit Board)基板2、配置於此 PCB(Printed Circuit Board)基板2上之NAND型快閃記憶體3 及控制器4所構成。控制器4具有cpu(Central Pr〇cessing Unit)8及R〇M(Read Only Memory)9等之功能區塊。各元件 之詳細容後再述《又，NAND型快閃記憶體3既可為在丨個記 憶胞中記憶1位元之資訊之2值記憶體，也可為在丨個記憶胞 中記憶多於1位元之資訊（例如2位元）之多值記憶體。又，圖 2係表示在P C B基板2上配置N a N D型快閃記憶體3及控制器 4之情形，但NAND型快閃記憶體3及控制器4也可配置於同 一 LSI(Large-Scale Integration)基板上。

解能單位之位址之情形。

中’在與圖2同一部份附上同一符號。

(哪裡之物理區塊位址含有第幾個邏輯磁 來存取被連接之記憶卡之 理記憶卡内部之物理狀態 1固邏輯磁區位址？或哪裡 111803.doc

I 1317099 之區塊處於拭除狀態？），並直接控制記憶卡内之快閃記憶 體。 又’主機20係以使用拭除時之拭除區塊大小定於16 kByte 之NAND型快閃記憶體為前提，以丨6 kByte單位施行邏輯· 物理位址之分配’在許多情形下，對邏輯位址丨6 kByte份循 序地施行寫入存取或讀出存取（發出符合之命令）。 主機1被連接於主機20時，接受供電而執行動作，執行對 應於來自主機20之存取之處理。此記憶卡1如前所述，具有 H NAND型快閃記憶體3及控制器4。 NAND型快閃記憶體3係拭除時之區塊大小（拭除區塊大 小）例如設定於256 kByte之非揮發性記憶體，可以16 kByte 單位施行資料之寫入•讀出。此NAND型快閃記憶體3例如 係以0·09 μιη製程技術所製成。即，NAND型快閃記憶體3 之设计法則不足〇. 1 μ瓜。 控制器4除了前述之CPU 8及ROM 9以外，並搭載有記憶 $ 體介面部5、主機介面部6、緩衝區7及RAM(Random Access Memory) 1 〇。 記憶體介面部5係施行控制器4與NAND型快閃記憶體3之 間之介面處理。主機介面部6係施行控制器4與主機20間之 介面處理。 緩衝區7係在將由主機2〇送來之資料資料寫入NAnd型快 閃記憶體3之際，一時地記憶一定量之資料（例如1頁份），或 將由NAND型快閃記憶體3讀出之資料送出至主機2〇之際， 一時地記憶一定量之資料。 111803.doc 1317099 CPU 8負t執行記憶卡i全體之動作。此cpu 8例如在記 憶卡1被供電之際，執行將儲存於R〇M 9中《勒體（控制程 式）載入至RAM 10上而執行特定處理。即，cpiJ 8係在RAM 10上製成各種表，或由主機2〇接受寫入命令、讀出命令、 拭除命令而存取NAND型快閃記憶體3上之符合區域，或透 過緩衝區7控制資料轉送處理。

ROM 9係藉CPU 8儲存被使用之控制程式等之記憶體。 RAM 10係被使用作為CPU 8之作業區，並記憶控制程式及 各種表之揮發性記憶體。 圖4係表示主機20所假想使用之快閃記憶體與實際使用 之快閃記憶體（即，NAND型快閃記憶體3)之資料配置之差 異。 在主機20所假想使用之快閃記憶體中，各頁具有528 Byte(512 Byte份之資料記憶份+ 16 Byte份之冗餘份），並以 32頁份作為1拭除單位（即，16 kByte+0_5 kByte(在此，k為 1024))。以下，有時將搭載此種快閃記憶體之卡片稱為「小 區塊卡」。 另一方面，在實際使用之快閃記憶體3，各頁具有2112 Byte(例如512 Byte份之資料記憶份χ4+10 Byte份之冗餘份x 4+24 Byte份之管理資料記憶份），並以128頁份作為1拭除單 位（即’ 256 kByte+8 kByte)。以下，有時將搭載此種快閃記 憶體3之卡片稱為「大區塊卡」。又，在以下之說明中，為 方便起見’將小區塊卡之拭除單位稱為16 kByte，將大區塊 卡之拭除單位稱為256 kByte。 111803.doc 1317099 又，主機20所假想使用之快閃記憶體與實際使用之快閃 ®己憶體3分別具有對快閃記憶體輸出入資料用之頁緩衝 區。主機20所假想使用之快閃記憶體具有之頁緩衝區之記 憶容量為528 Byte(512 Byte+l6 Byte)。另一方面，實際使 用之快閃記憶體3具有之頁緩衝區之記憶容量為2i 12 Byte(2048 Byte+64 Byte)。在資料寫入等之際，各頁緩衝區 係以相當於本身之記憶容量之丨頁份之單位執行對快閃記 憶體之資料輸出入處理。 • 圖4所不之例係表示實際使用之快閃記憶體3之拭除區塊 大小為主機20所假想使用之快閃記憶體之拭除區塊大小之 16倍之情形。但，本實施型態並不限定於此，只要屬於略 整數倍，也可構成別的倍率。 為使大區塊卡成為實用上有效之製品，最好圖4所示之快 閃圯憶體3之記憶容量在1G位元以上。快閃記憶體3之記憶 容量例如為1G位元之情形，256 kByte區塊（拭除單位）之數 為5 12個。 又’在圖4中’雖例示拭除單位為256 kByte區塊之情形， 但’將拭除單位構建為128 kByte區塊時，在實用上也相當 有效。此情形，128 kByte區塊之數為1〇24個。 又’在圖4中，雖例示實際使用之快閃記憶體3之拭除區 塊大小大於主機20所假想使用之快閃記憶體之拭除區塊大 小之情形。但’本實施型態並不限定於此，也可構成實際 使用之快閃記憶體3之拭除區塊大小小於主機20所假想使 用之快閃記憶體之拭除區塊大小。 111803.doc -10- 1317099 圖5係表示主機20側系統及記憶卡1 (大區塊卡）之各通訊 階層之圖。 主機20侧系統具有應用軟體21、檔案系統22、驅動軟體 23、及小區塊卡物理存取層24 ◦另一方面，記憶卡丨（大區 塊卡）具有小區塊卡物理存取層丨1、小區塊卡物理•小區塊 卡邏輯變換層12、小區塊卡邏輯•大區塊卡物理變換層 13、及大區塊卡物理存取層14。 例如，主機20側之應用軟體21向檔案系統22要求寫入槽 ® 案時’檔案系統22依據小區塊卡之邏輯區塊位址，指示驅 動軟體23執行循序之磁區寫入。接受此指示，驅動軟體23 實現依據小區塊卡之邏輯區塊位址之每16 kByteg塊之循 序之寫入。此際’驅動軟體23執行邏輯•物理區塊變換， 經由小區塊卡物理存取層24，對大區塊卡發出利用小區塊 卡之物理區瑰位址之隨機之寫入命令，並施行資料轉送。 又，在寫入存取中，無論小區塊卡之情形或大區塊卡之 籲 情形’在協定上’皆以（1)命令、（2)頁位址（列位址）、（3)行 位址、（4)資料、（5)程式確認命令之順序執行資訊之收發為 前提。 大區塊卡側之小區塊卡物理存取層U由主機2〇接受到利 用小區塊卡之物理區塊位址之寫入命令時，除了物理區塊 位址及資料以外，取得附帶於此之附帶資料所含之邏輯區 塊位址。 小區塊卡物理•小區塊卡邏輯變換層12具有在讀出資料 等之際由小區塊卡之物理區塊位址（對應於16 kByte區塊份） lli803.doc -11 - 1317099 對小區塊卡之邏輯區塊位址（對應於16 kByte區塊份）之變 換處理用之第1表。變換層12係在小區塊卡物理存取層^接 焚到寫入命令而取得小區塊卡之邏輯區塊位址時，使其反 映於上述第1表。有關物理區塊位址，也使其反映於上述第 1表。 小區塊卡邏輯•大區塊卡物理變換層13具有在讀出資料 等之際由小區塊卡之邏輯區塊位址（對應於循序之16 kByte 區塊X 16個份）對大區塊卡之物理區塊位址（對應於256 Ιί kByte物理區塊份）之變換處理用之第2表。變換層12係在小 區塊卡物理存取層11接受到寫入命令而取得小區塊卡之邏 輯區塊位址時，使其反映於上述第2表。 大區塊卡物理存取層14係依據小區塊卡物理存取層11接 受到寫入命令而取得之小區塊卡之邏輯區塊位址，決定快 閃記憶體3内部之資料配置，在256 kByte物理區塊内，以2 kByte(l頁）單位循序地寫入16 kByte份之資料。又，大區塊 卡物理存取層14係將取得之小區塊卡之邏輯區塊位址及物 理區塊位址儲存於快閃記憶體3内之管理資料區域内之特 定區域。 如此，由於主機20發出依據小區塊卡之物理區塊位址之 命令，故大區塊卡侧可加以管理以獲悉對應於小區塊卡之 物理區塊位址之資料存在於哪一 256 kByte物理區塊中。具 體而言，係依照每16 kByte區塊管理小區塊卡邏輯·物理區 塊位址之對應關係，並獲悉對應於小區塊卡之連續之256 kByte物理區塊份之邏輯區塊位址之資料存在於大區塊卡 111803.doc •12- 1317099 内之哪一 256 kByte物理區塊中。 圖6係表示主機20側送來之命令之格式之圖。主機20側送 來之命令之封包如圖6A所示，含有命令種別資訊（在此為 「寫入」）、位址（物理區塊位址）、資料（内容等之實際資料 及附帶資料（512 Byte+16 Byte))等各種資訊。 在此種格式之封包中，如圖6B所示，在附帶資料16 Byte 中之特定位置配置有小區塊卡之「邏輯區塊位址」（對應於 作為存取對象之16 kByte區塊之邏輯位址）。大區塊卡除取 ί 得命令種別資訊、物理區塊位址、資料以外，尤其可取得 上述「邏輯區塊位址」《又，此「邏輯區塊位址」在讀出命 令之情形不被附加。 圖7係表示主機20側所假想執行之區塊寫入操作、與記憶 卡1(大區塊卡）側實際執行之寫入處理之對比圖。 在主機20側（同圖左側）中，發生依據小區塊卡之邏輯區 塊位址之16 kByte區塊單位之循序之寫入操作時，施行依據 g 小區塊卡之物理區塊位址之16 kByte區塊單位之隨機之寫 入操作。 另一方面，在大區塊卡侧（同圖右側）中，由主機2〇侧接 受到寫入命令之情形，將依據小區塊卡之邏輯區塊位址之 16 kByte區塊單位之資料循序地寫入快閃記憶體3内。 如前所述，主機20施行依據小區塊卡之物理區塊位址之 16 kByte區塊單位之隨機之寫入操作。在此種隨機之寫入操 作中’ 一般經常發生僅用來改寫大區塊卡（256 kByte)之一 部份之處理。在NAND型快閃記憶體中，只能以區塊單位施 111803.doc -13- 1317099 行拭除，故僅改寫區塊之一部份之情形，有必要將 新資料寫入已拭除之新區塊，由 田3被_新資枓改寫之舊資 之舊區塊，將未被改寫之剩下 ’ 「又貧枓拷貝至新區塊上。如 此，僅改寫區塊之一部份之處理帶有未被改寫之資料之拷 拷貝」）’故經常發生僅改寫區 塊之-部份之處理時，耗用時間會增加非常的多。因此，

在本實施型態令’依照由主機2〇側所得之邏輯位址之順 序’在大區塊卡側將物理位址再度分配，藉以降低僅改寫 區塊之-部份之寫人之發生，抑制耗用時間之增多。 、圖8係表示大區塊卡内之NAND型快閃記憶體3之區塊格 式（拭除單位之256 kByte物理區塊份）之一例之圖。 在大區境卡中，在拭除單位之256 物理區塊之中， 含有用來寫人相當於主機2〇側所管理之單位之16四炸區 塊之資料之區塊（以下稱主機管理區塊）16個份。在資料寫入 之際’依照小區塊卡之邏輯區塊位址之順序配置各個資料。 各主機管理區係由8個頁所構成，各頁含有5i2Byte資料 區域4個伤，並含有對應於各資料區域之1 〇 Byte ECC區 域又在頁中之最後之5 12 Byte資料區域（第4個5 12 Byte 資料區域）之後面，也設有24 Byte管理資料區域。因此，在 頁中之最後之1〇 Byte ECC區域係呈現對應於第4個512

Byte資料區域與24Byte管理資料區域之雙方之構成。 在拭除單位之256 kByte物理區塊所含之128個24 Byte管 理資料區域中，例如在最後之24 Byte管理資料區域中，可 彙總地儲存相當於由主機20側送來之指令所取得之物理區 111803.doc -14- 1317099 塊位址之位址資訊、及相當於邏輯區塊位址之位址資訊。 此等位址資訊係在製作圖5所說明之小區塊卡物理•小區 塊卡邏輯變換層12所具有之第丨表、與小區塊卡邏輯•大區 塊卡物理變換層13所具有之第2表之際被使用。 圖9係表示異於圖8之區塊格式之例之圖。

圖9所示之區塊格式與圖8之區塊格式相比時，各頁之 ECC0、ECC1、ECC2之區域之配置位置有所不同。但，各 頁之用戶資料之記憶容量在圖8所示之區塊格式與圖9所示 之區塊格式則相同。即，圖8所示之區塊格式在各頁設有 2048 Byte(512 Byte+512 Byte+512 Byte+512 Byte)之記憶區 域’圖9所示之區塊格式在各頁設有2〇48 Byte(518 Byte+518 Byte+5 1 8 Byte+494 Byte)之記憶區域。以下，以採用圖9所 示之區塊格式之情形為前提加以說明。 圖10係表示主機20對本實施型態之記憶卡1施行寫入之 際之該記憶卡1之I/O接腳與R/B接腳之信號例之時間圖。 假定記憶卡係具有16 kByte之拭除區塊大小之非揮發性 記憶體’而由主機20控制記憶卡。例如，在施行對記憶卡 之寫入之際，主機20將串列資料輸入命令80H(H表示16進制） 輸入至I/O接腳1〜8。其次，主機20將行位址C/A及頁位址P/A 輸入至I/O接腳1〜8。又，在此，行位址C/A及頁位址p/A係 主機20對記憶卡1假想之假想物理位址空間之行位址及頁 位址。 另外，主機20對I/O接腳1~8個別地輸入528次寫入資料。 具體而言’主機20係一面計時對寫入生效接腳之輸入信號 111803.doc -15- 1317099 · 528次，一面使528位元（全部之I/O接腳合計528位元組）之資 料逐次移入各I/O接腳。資料之移入完畢時，主機20將程式 命令10H輸入I/O接腳1〜8。回應此輸入，記憶卡向其R/B接 腳輸出低位準之信號，表示記憶卡處於忙碌狀態。其後， 在特定時間後，向其R/B接腳輸出高位準之信號時，表示記 憶卡處於就緒狀態。 但，圖10之R/B接腳之狀態畢竟係表示記憶卡1對主機20 處於何種狀態。也就是說，在圖10中，即使回應程式命令 ί 10H之輸入而表示R/B接腳處於忙碌狀態（也就是說，輸出低 位準），也不一定表示有在内部實際執行對NAND型快閃記 憶體3之寫入動作（也就是說，由頁缓衝區對記憶胞陣列之 資料轉送）。又，即使R/B接腳恢復就緒狀態，也不一定表 示已在内部實際完成對NAND型快閃記憶體3之寫入動作。 圖11係表示對本實施型態之記憶卡1内之NAND型快閃記 憶體3，該記憶卡1内之控制器4施行寫入之際之NAND型快 閃記憶體3之I/O接腳與R/B接腳之信號例之時間圖。 ® 控制器4辨識NAND型快閃記憶體3為具有256 kByte之拭 除區塊大小之非揮發性記憶體。例如，在施行對NAND型快 閃記憶體3之寫入之際，控制器4將串列資料輸入命令80H 輸入至I/O接腳1〜8。其次，控制器4將行位址C/A及頁位址 P/A輸入至I/O接腳1~8。又，在此.，行位址C/A及頁位址P/A 係控制器4對NAND型快閃記憶體3所假想之實際物理位址 空間之行位址及頁位址。因此，與圖1 0之行位址C/A及頁位 址P/A未必一致。 111803.doc -16- 1317099 另外，控制器4係對1/0接腳個別地輸入寫入資料2ιΐ2 次。具體上，控制器4係一面計時對寫入生效接腳之輸入信 號2112次，一面使2112位元（全部之1/〇接腳合計2112位元 之資料逐次移入各I/O接腳。資料之移入完畢時，控制器4 將程式命令10H輸入I/O接腳1〜8。回應此輸入，記憶卡向其 R/B接腳輸出低位準之彳e號，表示記憶卡處於忙確狀態。其 後，在特定時間後，向R/B接腳輸出高位準之信號時，表示 記憶卡處於就緒狀態。圖11之R/B接腳之狀態係表示nand 型快閃記憶體3對控制器4實際處於何種狀態。 又，上述圖10及圖11係分別以！循環表示行位址C/A及頁 位址P/A之輸入，但也有依照記憶卡丨之容量或nand型快 閃記憶體3之容量而適宜地增加至2循環以上之情形。 由上述圖10及圖11可以知悉，記憶卡處於忙綠狀態之時 間有限制。因此，必須在其間施行資料寫入，且必須在特 定期間後，於主機侧顯示記憶卡已處於就緒狀態。 在以下之說明中，將主機20所假想之快閃記憶體之物理 區塊位址、邏輯區塊位址分別簡稱為「xPB A」、「xLB A」， 將快閃記憶體3之物理區塊位址簡稱為「PB A」。 在本實施型態中，將主機20所假想之快閃記憶體之資料 記憶區域分成複數區，在各區附上號碼而加以管理。具體 上，將對應於物理區塊位址xPBA 1〜1023之1024個區塊群定 義為ZoneO,將對應於物理區塊位址XPBA 1024〜2〇47之1〇24 個區塊群定義為Zonel，將對應於物理區塊位址xPBA 2048〜3071之1024個區塊群定義為Zone2、…，並使1000個 111803.doc 17· 1317099 xLBA對應於各區。又’使記憶與該記憶卡1有關之CIS(Card Information Structure;卡片資訊結構）（後述）之區塊對應於 物理區塊位址xPBAO。 圖12A、12B係分別對比地表示快閃記憶體3上之資料區 塊及集中管理區塊之概略構成。 圖12A所示之資料區塊（丨物理區塊份）亦如圖9所示，係由 128個資料頁所構成。此種資料區塊在快閃記憶體3上有複 數個存在，被用來記憶用戶資料（用戶可讀寫之文章、靜止 ® 晝、動畫等之資料）。又，在各個資料區塊之例如最終資料 頁中之特定區域’記憶著對應於該資料區塊之PB A之xPB A 及xLB A之資訊，在製成位址變換表之際可被利用。 另一方面，圖12B所示之集中管理區塊（丨物理區塊份）係 由 1個 CIS(Card Information Structure ;卡片資訊結構）頁及 複數管理頁0, 1，2, 3，…所構成。此集中管理區塊在該快閃 記憶體3上僅有1個存在。此集中管理區塊係彙總地記憶有 _ 關快閃記憶體3之種種管理資訊（基本上係用戶不能自由讀 寫’在快閃記憶體3起動時等供主機及控制器使用之資訊） 之特別之區塊’係被设置於全物理區域中堅勃性（robustness) 最高之區域。即，集令管理區塊係被設置於全物理區域中 ECC錯誤數最少之區域。 集中管理區塊中之CIS頁例如係用來分辨快閃記憶體3是 否依照特定之記憶卡之物理格式化規格被格式化之頁。管 理頁0，1，2, 3，…係記憶各個資料區塊分別所屬之區號 (Zone No.)及有關各個資料區塊之錯誤之狀態（status)之 111803.doc 1317099 • 頁。此管理頁係用以獲悉符合被預先指定作為表製作對象 區之區之資料區塊群之PBA，且在製作位址變換表之際被 利用。 圖13係表示圖12B所示之集中管理區塊之格式之一例。圖 I4係圖I3所示之主要資訊之相關說明之彙總。又，圖^係 表示圖14中所示之管理頁〇之各行之格式之一例。以下，參 照圖13〜圖15，說明CIS頁及管理頁〇,込2, 3，…之詳細。 在圖13中之CIS頁中’有以「CIS」、「CIS-PBA」、「識別 • 號碼」、「ID」、「空BLK」、「ECC」、「Mode」'「Max PBA」、 「MaxPPA」、「l〇34B」、「4B」等表示之種種區域。區域 「CIS」係記憶可供主機20讀取之卡片資訊結構資料（CIS 資料）之區域。區域「CIS-PBA」係記憶表示由主機2〇側所 見之CIS資料之儲存位置之物理位址（χρΒΑ)之區域（為了可 應付主機20執行CIS資料之改寫之情形之需要，故記憶該物 理位址）。區域「識別號碼」係記憶記憶卡！之識別號碼之 區域。區域「ID」係記憶寫在該頁之資料之種類及壞區域 鲁 屬性之區域。區域「空BLK」係記憶資料已被拭除之空區 塊之PBA之區域。區域「ECC」係記憶對應於行位址〇_517 之^訊之ECC、對應於行位址528-1045之資訊之ECC、及對 應於行位址1056-2101之資訊之ECC之區域。區域「Modej、 「MaxPBA」、「MaxPPA」、「1〇34Β」、「4Β」係記憶除錯時 使用之各種資訊之區域（在此省略詳細之說明）。 另一方面’在圖13中之管理頁〇, 1，2，3，…中，有以 「Assign & Status」、「ID」、「ECC」、「19Β」、「4Β」等表示 複數之區域。區域「Assign & Status」係記憶在各資料區塊 111803.doc -19- 1317099 中被該資料區塊所指定之區號（z〇ne n〇 )及表示該資料區 塊有幾個ECC錯誤存在之狀態（status)之區域。區域「m」 係δ己憶寫在該頁之資料種類及壞區塊屬性之區域。區域 ECC」係記憶對應於行位址0-517之資訊之ECC '對應於 行位址528-1045之資訊之ECC、對應於行位址1056-1573之 身訊之ECC、及對應於行位址1584-2101之資訊之ECC之區 域。區域「19B」及「4B」係空區域（未使用區域）。

例如’著眼於全管理頁〇, I 2, 3，…中之管理頁〇時，如 圖15所示’在構成管理頁〇之各個行Col.〇, C〇l，l，Col.2,…’設有對應於識別各個資料區塊之pBA〇, PBA1’PBA2，…之區域，在各區域(1邮份)，記憶著上述 區號（Zone Νο·)(7 bit中之上述6 bit)及狀態（status)(2 bit)之 組合。 而，如別所述，在集中管理區塊之讀出時，發生不能訂 正之錯誤，不能讀出集中管理區塊之資訊之情形，有必要 重新作成集中管理區塊。因此，為獲得記憶體内之各種資 訊，有必要掃描記憶體内之全區塊。纟，因有在系統起動 時設定限制時間之系'統，掃描時間比此限制時間長之情 形’會發生不能起動系統之問題。 例如考慮使用i頁之大小為（2048+64) Byte，i區塊為128 頁’全部8192區塊所構成之NAND型快閃記憶體之系統。假 設此系統在將表示記憶體全體之空區塊之位置寫入集中管 理區塊時，在發生不能讀出此管理資訊之情形，有必要掃 描8192區塊之全部而檢查是否為空區塊。假設掃描丨區塊所 需之時間為100 時，I掃描全區塊約需82〇邮之時間。 111803.doc •20- 1317099 假定此系統起動時所設定之限制時間在5〇〇 ms#内時， 即難以在此限制時間内讀出全部區塊之管理資訊。因此， 在不能讀出管理資訊之時點’便不能起動系統。此情形， 儘管幾乎大部分之區塊都正常，也難以使用記憶卡。 因此，在本實施型態中，藉由如圖丨所示之動作，再構建 管理區塊，使系統之起動成為可能。圖丨例如係表示記憶卡 1之控制器4之動作。 以下，參照圖1說明有關記憶卡之起動時之動作。 如圖3所示，將記憶卡丨裝在主機2〇上，藉主機2〇起動記 憶卡時（S11) ’檢測快閃記憶體3内之集中管理區塊（S12)。 此集中管理區塊之檢測例如係利用如下方式執行。 如圖16所示，製品出貨時，快閃記憶體3之記憶區域被預 格式化成複數區域AreaO〜3。1個區域例如含有1〇24個區 塊。各區域具有含記憶表示集中管理區塊是否存在之資訊 之特定頁之資料區塊（以下稱「標示區塊」）。即，在各區塊 设有1個標示區塊。例如，在構成特定頁（page〇)之全部之行 之值為"0”時’該特定頁所屬之區域中無集中管理區塊存 在，行之值為”1”之集中管理區塊有一個之情形，以表示該 特定頁所屬之區域中有集中管理區塊存在之方式被定義。 在圖16所示之例之情形，Area 1有集中管理區塊存在。 控制器4在檢索集中管理區塊時’係搜尋各區域所含之標 示區塊’並藉由參照該標示區塊中所含之特定頁，以檢索 集中管理區堍。 檢測集中管理區塊時，即可讀出集中管理區塊内之資訊 111803.doc -21- 1317099 . (S13)。在此讀出時判斷是否發生例如ECC錯誤等不能訂正 =錯誤（S14)。此結果，發生錯誤之情形，再構建集中管理 A鬼即，掃描快閃記憶體3之各區塊，由各區塊讀出管理 " 將此讀出之管理資訊例如保持於圖3所示之缓衝區 7。快閃記憶體3内之區塊數例如為8192個之情形，重複此 乍至"半之4096個份（S 1 5)。如此，由快閃記憶體3内 之前半之區塊中檢索管理資訊時，將保持於此緩衝區7之管 理資訊寫入快閃記憶體3内之集中管理區塊（S16)。 此後，掃描快閃記憶體3内之刺下之4096區塊，由此等區 塊中讀出管理資訊（S17)。將此讀出之管理資訊保持於緩衝 區7由後半之4096區塊讀.出管理資訊時，將緩衝區7内之 S理資訊寫入快閃記憶體3内之集中管理區塊（s 18)。 而在後半之4〇96區塊之掃描中，達到設定於系統之限 制時間時，即不能起動。此後，再度起動系統時(s丄i )，檢 索集中管理區塊（SI2)，讀出集中管理區塊（S13)。此後，判 φ 別疋否發生癀出錯誤（S14)。此情形，上述前半之4096區塊 之資料已被記錄於集中管理區塊，此記錄已正常結束。因 此並未發生ECC錯誤。因此，將控制轉移至步驟s丨9，判 別全部區塊之管理資訊是否被記錄於集中管理區塊。此情 形，由於僅全部區塊之一半區塊之管理資訊被記錄，故將 控制轉移至步驟S17，掃描剩下之4096區塊，檢索管理資 訊。將此檢索之管理資訊記憶於緩衝區17，檢索結束時， 將保持於緩衝區17之管理資訊寫入快閃記憶體3内之集中 管理區塊（S18)。後半之掃描只要掃描全部區塊之一半區塊 111803.doc -22- 1317099 即可 / 因此’可在設定於系統之限制時間之範圍内，檢索 後半之管理資訊。因此，可在後半之掃描之期間避免超時。 具體而言，假設掃描m塊所需之時間例如為i〇(^s，此 系統起動時所設定之限料間例如為5⑽ms之情形，婦描 ⑽個區塊之-半之4096個區塊所需之時間約41〇邮。: 此，前半之區塊掃描及後半之區塊掃描可在 束，因此，可避免超時。 ° 如此’可將檢索之管理資訊寫入集中管理區塊，在再構 建集中管理區塊之狀態下，起動系統（S2〇)。 又’在上述實施型態中’區塊掃描係設定為比設定於系 統之限制時間略短，且前半、後半均為全區塊數之半數之 彻6區塊。但，並不限定於此，也可依照旧塊之掃描所需 之時間、及系㈣動時之限制時間，而減少掃播對象之區 塊數。例如，將限制時間設定為掃描記憶體3之全區塊數之 半數以下之區塊數所需之時間之情形’利用】次之掃描所能 讀出之管理資訊之區塊數在彻6個以下。因此，掃描記憶 體3之全區塊數之次數會增加，故雖會增加至正常起動以: 之再起動次數，但卻可避免不能再起動。 依據上述實施型態’在系統起動時，不能讀出集中管理 資訊之情形’可在設定於系統之限制時_，掃描快閃記 憶體3之區塊而讀出管理資訊，將讀出之管理資訊寫入集中 管理區塊。因A ’在不能讀出集中管理資訊之情形，也可 再起動系統幾次而檢索各區塊之管理資訊，將其寫入集中 管理區塊，藉以恢復集中管理資訊，並可避免系統不能再 111803.doc -23- 1317099 起動。 有鑑於精通此技藝者可輕易地加以變更，獲取附加利 益。因此’從廣義而言，本發明之内容不應僅限定於上述 特殊細節及代表性之實施型態。從而，在不背離其精神或 一般發明概念下’自可進行種種之變更，且應依後附請求 項及其同等物界定其範圍。 【圖式簡單說明】 圖1係表示實施型態之動作之流程圖。

圖2係表示搭載於本發明之實施型態之記憶卡之元件類 之概略構成之立體圖。 圖3係表示含主機與圖2所示之記憶卡之構成之區塊圖。 圖4係表示主機所假想使用之快閃記憶體與實際使用之 快閃記憶體之關係之圖。 圖5係表示主機側系統與記憶卡之各通訊階層之圖。 圖6A、6B係表示主機侧送來之命令之格式之圖。 圖7係表示主機侧所假想執行之區塊寫入操 ^ 兴5己憶+ 實際執行之寫入處理之對比圖。 〜 圖8係表示大區塊卡内之nand型快閃記憶體之 之一你I夕m。 D°塊格式 圖9係表示異於圖8之區塊格式之例之圖。 圖1〇係表示主機對本實施型態之記憶卡施 信號例之時間圖。 ·、·、 之際之 圖11係表示對本實施型態之記憶卡内之快閃 記憶卡内之控制器施行寫人之際之信號例之時^發’議 111803.doc -24· 1317099 圖12A、12B係表示快閃記憶體上之資料區塊及集中管理 區塊之概略構成之圖。 圖13係表示圖12B所示之集中管理區塊之格式之—例之 圖。 圖14係表示圖13所示之主要資訊之相關說明之圖。 圖15係表示圖14中所示之管理頁〇之各行之格式3 圖16係表不集中管理區塊之位置之圖。

【主要元件符號說明】 1 記憶卡 2 PCB基板 3 NAND型快閃記憶體 4 控制器 5 記憶體介面部 6 主機介面部 7 緩衝區

8 CPU

9 ROM

10 RAM 11 小區塊卡物理存取層 12 小區塊卡物理、區塊卡邏輯變換層 13 小區塊卡邏輯/大區塊卡物理變換層 14 大區塊卡物理存取層 20 主機 111803.doc -25- 1317099 21 應用軟體 22 檔案系統 23 驅動軟體 24 小區塊卡物理存取層 111803.doc -26-

Claims (1)

1. I31"7|)ft9i2i9_i0 號專利申請案 〇q1 〇 ο …；— - 中文申請專利範圍替換本(98年4月） 车·日修正本 Γ 十、申請專利範圍： 1 · 種δ己憶卡’其係包含： β °己憶體，其係包括含管理資訊之複數區塊、與集中各 區塊之前述管理資訊之集中管理區塊；及

   控制邛，其係組態為在起動時檢測前述記憶體内之前 述集中管理區塊；其中當前述集中管理區塊含有錯誤 夺上述控制部在系統所設定之限制時間内，由前述記 隐體内之複數之前述區塊中檢索前述管理資訊，將此經 檢索之理資訊寫人前述記憶體之前述集中管理區塊。 2.如吻求項1之記憶卡，其中進一步包含： 記憶複數資訊之緩衝區； 」:述控制部係在短於前述限制時間之時間之期間，由 j述。己It體内之複數之前述區塊中檢測管理資訊而使其 記憶於f述緩衝區，將記憶於前述緩衝區之複數管理資 s寫入岫述S己憶體内之前述集中管理區塊。 3.如凊求項1之記憶卡，其中 塊控制部係在起動時前述集中管理區塊未記錄全區 s理貝矾之情形，在短於前述限制時間之時間之期 乂由則述記憶體之剩下之區塊中檢索管理資訊而使其 :於:述緩衝區，將記憶於前述缓衝區之複數管理資 。‘”、入則述記憶體内之前述集中管理區塊。 4_如清求項1之記憶卡，其中 、集中s理區塊係包含表示前述區塊是否正常之第 貝 0 111803-980430.doc 1317099 5.如請求項1之記憶卡，其中 月:述限制時間係設定在掃描前述記憶體之全區塊所需 、〗之半以上，刖述控制部係在集中管理區塊含有 錯誤之情形，掃描前述記憶體之一半之區塊。 6·如請求項1之記憶卡，其中 月:述限制時間係設定在掃描前述記憶體之全區塊所需 之時間之一半以下，前述控制部係在集中管理區塊含有 錯誤之情形’掃描前述記憶體之全區塊數之—半以下之 區塊。 1'如請求項1之記憶卡，其中 前述錯誤係不可能訂正之錯誤。 8. 如請求項1之記憶卡，其中 前述記憶體係NAND型快閃記憶體。 9. 一種記憶卡之控制方法，其係包含： 在起動時檢測記憶體内之集中管理區塊； 在此集中&理區塊含有錯誤之情形，在系統所設定之 限制時間内’由前述記憶體内之複數之區塊中檢索管理 資訊；且 冬丄檢索之則述管理資訊寫入前述記憶體之前述集中 官理區塊。 10. 如請求項9之方法，其中進—步包含： s己憶複數資訊之緩衝區； 在短於前述限制時間之時間之期間，由前述記憶體内 之複數之前述區塊中檢測管理資訊而使其記憶於前述緩 111803-980430.doc 1317099 衝薛 ，α ro，將記憶於前述緩衝區之複數管理 憶體内之前述集中管理區塊。 寫入一 U•如請求項9之方法，其中 次^述起動時前料中管㈣塊未記錄全區塊之管理 :情形’在短㈣述限制時間之時間之期間，由前 述緩：體之剩下之區塊中檢索管理f訊而使其記憶於前 心m憶於前述緩衝區之複數管理資訊寫入前 ° ^體内之前述集中管理區塊。 12.如請求項9之方法，其中 之:述限制時間係設定在掃描前述記憶體之全區塊所需 如之半以上，别述控制部係在集中管理區塊含有 錯决之情形，掃描前述記憶體之一半之區塊。 13·如請求項9之方法，其中 '述限制時間係設定在掃描前述記憶體之全區塊所需 令 Y 半以下’鈿述控制部係在集中管理區塊含有 錯誤之情形’掃描前述記憶體之全區塊數之—半以下之 區塊。 14·如請求項9之方法，其中 述集中&理區塊係包含表示前述區塊是否正常之第 1資訊。 15.如請求項9之方法，其中 前述錯誤係不可能訂正之錯誤。 16· 一種記憶卡之控制方法，其係包含： 在起動時檢測記憶體内之集中管理區塊; 111803-980430.doc 1317099 在經檢測之集中管理區塊含有錯誤之 設定之限制時間内，由前述記憶體内“數之所 索管理資訊； 是致之^塊中檢 將經檢索之前述管理資訊寫入前 管理區塊； ^己隐體之前述集中 在經檢測之集中管理區塊不含有錯誤 述集中管理F 士台θ 、月形’判別前 4果中目理£塊是否記錄有全區塊之管理資訊；且 在未記錄全區塊之管理資訊之情 時間之在紐於前述限制 时间之時間之期間，由前述記恃 鸽禅^ ®料隐體之剩下之區塊中檢索 &里寊ail，將經檢索之複數營 …十·“ ·寒之複數&理資訊寫入前述記憶體内 之刖述集中管理區塊。 17. 如請求項16之方法，其中 =述限制時間係設定在掃描前述記憶體之全區塊所需 ^之半以上，則述控制部係在集中管理區塊含有 錯誤之情形，掃描前述記憶體之-半之區塊。 18. 如請求項16之方法，其中 之日J述限制時間係設定在掃描前述記憶體之全區塊所需 之^間之—半以下，前述控制部係在集中管理區塊含有 錯涘之情形，掃描前述記憶體之全區塊數之一半以下之 區塊。 19. 如印求項16之方法，其中 —述集中官理區塊係包含表示前述區塊是否正常之第 1資訊。 20·如請求項16之方法，其中 4域·錯誤係不可能訂正之錯誤。 111803-980430.doc