SU993247A1 - Устройство дл сравнени чисел - Google Patents
Устройство дл сравнени чисел Download PDFInfo
- Publication number
- SU993247A1 SU993247A1 SU813251773A SU3251773A SU993247A1 SU 993247 A1 SU993247 A1 SU 993247A1 SU 813251773 A SU813251773 A SU 813251773A SU 3251773 A SU3251773 A SU 3251773A SU 993247 A1 SU993247 A1 SU 993247A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- elements
- output
- decoder
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ
Изобретение относитс к автоматике и вычислительной технике и может быть испальзовано в цифровых системах контрол и управлени , работаюпих в реальном масштабе времени , в вычислительных системах коллективного пользовани сет х ЭВМ.
Известно устройство дл сравнег ни двоичных чисел с допусками, со-, держащее двоичный счетчик, блок паNiHTH , блок сравнени , элементы И,.; инвертор, формирователь импульсов, триггеры.
Сравнение двоичного числа с нижним и верхним допусками и выдача сигналов Меньше, Больше, Норма осуществл етс с помощью блока сравнени , на который последовательно : подаютс значени нижней и верхней границ допуска, а также текущее значение контролируемой величины il
Недостатками этого устройства вл ютс низкое быстродействие, сложность и ограниченные функциональные возможности. .
Наиболее близким техническим решением к предлагаемому вл етс устройство дл сравнени двоичных чисел, содержащее регистр, группы элементов И, ИЛИ, накапливающие сумматоры.
элементы И, ИЛИ, триггеры, элементы задержки, причем первый информаци-. онный вход устройства соединен с информационными входами регистра, пр мые выходы которого подключены к первым входам элементов И первой , группы, выходы которых соединены с першлми входами группы элементов ИЛИ, инверсные выходы регистра подключены
10 к первым входам элементов И второй группы, выходы которых соединены с первыми информационными входами перВ .ОГО и второго сумматоров, другие информационные входы, которые соеди15 нены с второй и третьей информационными шинами устройства соответственно , перва шина управлени устройством подключена к входу установки в единичное состо ние первого-триг20 гера и к первым входам первого и второго элементов ИЛИ, пр мой выход первого триггера соединен с первым входом первого элемента И, другой вход которого соединен с второй ши25 ной управлени устройством и с вхот-дом первого элемента задержки, а его выход - с первыми входами третьего, четвертого и п того элементов ИЛИ, выход первого элемент задержки сое30 динен с инверсным входом первого
триггера, вторым входом второй группы элементов И, с входами второго элемента задержки, выход которого соединен с входом третьего элемента задержки, выход которого соединен с входом четвертого элемента задержки , выход которого соединен с входом управлени регистра и с другим входом третьего элемента ИЛИ, выход которого соединен с вторыми входами первой группы элементов И, выход второго элемента задержки соединен с первыми входами второго и третьего элементов И соответственно к с riepвыми входами третьей, четвертой и п той групп элементов И, вторые входы которых соединены с пр мыми выходами регистра, а их выходы - с первой, второй и третьей выходными шинами устройства соответственно С2.
Однако устройство осуществл ет сортировку и определ ет экстремальгеле значени только модулей чисел, а ссфтировка и выбор экстремальных значений чдасел с произвольными з;наками не может выполн тьс .
Цель изобретени - расширение области применени устройства за счет сравнени чисел и выбора экстремальных величин с разными знаками.
Поставленна цель достигаетс тем, что в устройство дл сравнени чисел, содержащее регистр, группы элементов И и ИЛИ, сумматоры, элементы И, ИЛИ и ИЛИ-НЕ, триггеры, элементы задержки, дешифраторы, причем первый информационный вход устройства соединен с информащионным входом регистра, пр мые выкод которого подключены к информационным входам элементов И первой, второй, третьей и четвертой групп, инверсные выходы регистра соединены с информационными входами элементов И п той группы, выходы элементов И первой и п той групп подключены к вводам -элементов ИЛИ группы, выходы которых соединены с первыми информационными входами первого и второго сумматоров инверсные выходы которых подключены к вхрдам первого и второго элементов ИЛИ соответственно, пр мые выходы пе вого и второго сумматоров соединены .с информационными входами элеме нтов И шестой и седьмой групп соответственно , пр мой и инверсный выходы знакового разр да первого сумматора и выход первого элемента ИЛИ подключены к первому, второму и третьему входам соответственно первого дешифратора , пр мой и инверсный выходы знакового разр да второго сумматора и выходвторого элемента ИЛИ соединены с первым, зтарам и третьим входа ми соответственно второго дешифратора , выходы первого и второго дешиф раторов подключены к первым управл ющим входам элементов И второй и четвертой групп соответственно и к входам элемента ИЛИ-НЕ, выход которого соединен с первыми управл ющими входами элементов И.третьей группы, управл ющий вход устройства подключен к первому входу первого элемента И и через первый элемент задержки - к входу установки в нулевое состо ние первого триггера, к управл ющим входам элементов И п той группы и к входу второго элемента задержки, выход которого соединен с вторыми управл ющими входами элементов И второй, третьей и четвертой групп и через третий элемент задержки с первым входом третьего элемента ИЛИ и с входом четвертого элемента задержки, выход которого подключен к входу установки в нулевое состо ние регист )ра, вход начального пуска устройст1ва соединен с первыми входами четвертого и п того элементов ИЛИ и с входами установки в единичное состо ни первого и второго триггеров, пр мой выход первого триггера подключен к второму входу первого элемента И, выход которого соединен с первыми входами шестого и седьмого элементов ИЛИ и вторым входом третьего элемен та ИЛИ, вход опроса устройства подключен к входу установки в нулевое состо ние второго триггера, к управл ющим входам элементов И шестой и седьмой групп и через п тый элемент задержки к вторым входам четвертого и п того элементов ИЛИ, выходы которых соединены с входами установки в нулевое -состо ние первого и второго сумматоров соответственно , введены триггеры знаков, элементы И и ИЛИ, а пр мой выход знакового разр да регистра соединен с четвертыми входами первого и второго дешифраторов и с первыми входами второго и третьего элементов И, выходы которых подключены к входам установки в единичное состо ние первого и второго триггеров.знаков с6отве ственно , инверсный выход знакового разр да регистра соединен с п тыми входами первого и второго дешифраторов , выходы которых подключены к первым входам четвертого и п того элементов И соответственно, вторые входы четвертого и п того элементов И соединены с выходом второго элемента задержки, выходы четвертого элемента И через шестой элемент задержки подключен к третьему входу четвертого элемента ИЛИ и к входу седьмого элемента задержки, выход которого соединен с вторым .входом шестого элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, выход п того элемента И подключен через восьмой элемейт задержки к третьему входу
п того элемента ИЛИ и к входу дев того элемента задержки, выход которого соединен с вторым входом седьмого элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, пр мой выход второго триггера подключен к третьим входгии четвертого и п того элементов И, вт рой информационный вход устройства соединен с вторым информационным входом первого сумматора и с информационным входом первого триггера знака, пр мой и инверсный выходы которого подключены к шестому и седьмому входам соответственно первого дешифратора, третий информационный вход устройства соединен с вторым информационным входом второго суьщлатора информационным входом вторго триггера знака, пр мой и инверсный выходы которого подключены к шестому и седьмому входам второго дешифратора.
Первый дешифратор состоит из элементов И и ИЛИ, причем первый вход дешифратора соединен с первым входом первого элемента И, выход которго подключен к перВ1Ому входу элемента ИЛИ, второй вход дешифратора I соединен с первым входом второго элемента И, выход которого подключен к второму входу элемента ИЛИ, третий вход дешифратора соединен с вторцп4и входами первого и второго элементов И, четвертый вход деишфратора подключен к третьему входу первого элемента И и к первому входу третьего элемента И, выход которого соединен с третьим входом элемента ИЛИ, п тый,и шестой входы ,дешифратора подключены к третьим входсш первого и второго элементов И соответственно, седьмой вход дешифратора соединен с четвертым входом звторого элемента И и с вторым входом третьего элемента И.
Второй дешифратор содержит э ёмеиты И и ИЛИ, причем первый и второй входы дешифратора соединены 1с первыми входами первого и второго элементов И соответственно, третий вход дешиыфратора подключен к вторым вход первого и второго элементов И, четвертый вход дешифрат а соединен с третьим входом второго элемента И и с первым входом третьего элемента И, ПЯТЕЛЙ и шестой входы дешифратора подкошочены к третье лу входу первого элеилента И и к четвертому входу второго эдемента И соответственно , седьмой вход дешифратора соединен с четвертым входом первого элемента И и с BTOE«IM входом третьего элемента И, выходы элемеи тов И подключены к входам элемента ИЛИ, выход которого соединен с шлходом дешифратора.
На фиг. 1 приведена блок-сх ма устройства; на фиг. 2 и 3 - функциональные схеил дешифраторов.
Устройство содержит триггеры 1 и 2, триггеры 3 и 4 знаков, эле-.
менты 5 - 13 задержки, элементы И 14 - 24, элементы ИЛИ 25 - 33, регистр 34,группы элементов И 35 - 41, (группу элементов ИЛИ 42, сумматоры 43 и 44, элемент ИЛИ-НЕ 45, дешифра0 торы 46 и 47, выходы 48 - 52 устройства , информационные входы ёЗ - 55 устройства, вход 56 опроса, управл ю щий вход 57, вход 58 начального пуска. Элементы И 19 - 21 и ИЛИ 32
5 вход т в состав дешифратора 47, а элементы И 22 - 24 и ИЛИ 33 вход т в состав дешифратора 46.
Устройство может работать в режиме сравнени поступак цих чисел с заданQ ными допусками и в режиме поиска экстремальных чисел. В обоих режимах поступивише на устройство числа сравниваютс с допусками и в .зависимости от результата сравнени
5 распредел ютс по трем группам: числа меньше нижнего допуска, числа больше верхнего допуска, числа равны допускам или наход тс в интервале между ними.
В режиме сравнени чисел с допусками последние устанавливгиотс перед началом работы и не мен ютс .
В режиме поиска экстремальных чисел допуски в процессе работы мен ютс . В качестве нижнего и верх него допусков используютс наименьшее и наибольшее числа соответственно из поступивших на вход устройства чисел.
0 В конце цикла работы в сумматорах нижнего и верхнего допусков записаны минимальное-и максимальное числа из чисел, поступивших на вход устройст- . ва. Выдача экстремальных чисел про- (
5 изводитс и конце цикла работы. Де- шифраторы 46 (фиг. 2) и 47 (фиг. 3) представл ют собой логические автоматы без пам ти. Каждый дешифратор . состоит из трех элементов И и элеQ мента ИЛИ. .
Устройство работает следую&дам образом.
В режимесравнени поступающих чисел с заданными допусками числа,
5 соответствующие значени м нижнего и , верхнего допусков, с их знаками по информационным входам 53 и 54 со- . ответственно поступают в сумматоры 43 и 44,, а знаки допусков, кроме
0 того, занос тс в триггеры з,наков 3 и 4..
Сравнивае{ «е числа по инфс мационному входу 55 записмвгиотс в регистр 34. Числа поступают в паралле5 льном или последовательном коде в
зависимости от типа источника сравниваемых чисел. «
С выхода регистра 34 пр мой код числа подаетс на информационные входы групп элементов И 36, 39, 40 и 41, обратной код - на входы группы элементов И 35.
С пр мого и инверсного выходов знакового разр да регистра 34 сигналы поступают на входы дешифраторов 46 и 47. В исходном состо нии триггеры 1 и 2 наход тс в нулевом состо нии и своими потенциалами с единичных выходов запирают эл менты И 17, 18 и 15,
После записи, числа на управл ющий вход 57 подаетс сигнал, который через элемент 6 задержки поступает на вход элемента 5 задержки и на . управл ющие входы группы элементов И 35.
. По этому сигналу обратный код содержимого регистра 34 через группу элементов ИЛИ 42 выдаетс на входы сумматоров 43 и 44, В сумматорах 43 и 44 получаютс обратные коды сумм нижнего и верхнего допусков с сравниваемым числом.
Коды знаков сравниваемого числа (триггер знака регистра 34),нижнего допуска (триггер знака 3), верхнего допуска (триггер знака 4), коды знаков сумм (триггеры знаков сумматоров 43 и 44) и результаты проверки содержимого сумматоров на нуль (выходы элементов ИЛИ 30 и 31) поступают на входы дешифраторов 46 и 47.
В случае, когда число меньше нижнего допуска, единичный по вл етс на выходе дешифратора 46 и поступает на управл ющий вход гpyп пы элементов И 39, а при сравниваемом числе, большем верхнего допуска единичный потенциал формируетс на выходе дешифратора 47 и подаетс на управл ющие входы группы элементов и 41. ,
Если число равно одному из допусков или находитс в интервале между ними, на выходах дешифраторов формируютс нулевые потенциалы, на выходе элемента ИЛИ-НЕ 45 будет потенциал единица, который подготавливает к открыванию группу элементов И 40.
Сигнал управлени , задержанный на врем переходных процессов в сумматорах элементов задержки 5, поступает на вход элемента 7 задержки и на управл ющие входы групп элементов И 39 - 41, По. этому сигналу одна из групп элементов И 39 - 41 открываетс и н-а соответствующие выходы 48 50 выдаетс код сравниваемого числа.
Импульс с выхода элемента 7 за держки поступает на вход элемента 9 задержки, а также через элемент ИЛИ
25 - на управл кицие входы хруппы элементов И 36, а пр мой код числа из регистра 34 через группу элементов И 36 и ИЛИ 32 выдаетс на сумматоры 43 и 44.
в сумматорах восстанавливаютс значени верхнего (сумматор 44) и нижнего (сумматор 43) допусков.
Импульсом, задержанным элементом 9 задержки на врем передачи пр мого 0 кода из регистра 4 в сумматоры, регистр 34 устанавливаетс в нулевое состо ние.
При поступлении очередного числа цикл работы устройства повтор етс . 5 В режиме поиска экстремальных чисел перед поступлением первого числа побледовательности на устройство подаетс импульс Начало поиска экстремума дл перевода устройQ ства в нужный режим работы, а после поступлени всех сравниваемых чисел - импульс Конец поиска экстремума , которым выдаютс на выходы наибольшее и наименьшее числа из поступивших на устройство, и устройство приводитс в исходное состо ние.
Импульр Начало поиска экстремума поступает на вход 58 начального, пуска. Этим импульсом устанавливаютс в 1 триггеры 1 и 2. и через элемент ИЛИ 26 устанавливаютс в О триггер знака 3 и сумматор 43, а через элемент ИЛИ 29 - триггер 4 знака и сумматор 44.
Крд первого сравниваемого числа поступает на информационный вход 55 и записываетс в регистр 34.
После записи числа на вход 57 подаетс импульс, который через элемент И 15, подготовленный к открыванию единичным потенциалом с 2, и элемент ИЖ 25 поступает на управл ющие входы группы элементов И 36, в результате чего пр мой код числа из регистра 34 через группу элементов И 36 и ИЛИ 42 заноситс в сумматоры 43 и 44.
Импульсы с выхода элемента И 15 через элементы ИЛИ 27 и 28 поступают на управл кнцие входы элементов И 14 и 16 соответственно, а на информационные входы этих элементов подаетс потенциал единичного выхода триггера знака регист)а 34. Код знака числа записываетс в триггера 3 « 4,
Управл киций импульс, задержанный элементом 6 задержки, поступает на вход установки в,О триггера 2, на вход элемента 5 «адержки и на yn-i равл ющие входы группы элементов И 35,
Триггер 2 устанавливаетс импульсом в О, а через группы элементов И 35 и ИЛИ 42 обратный код числа из регистра 34 поступает на сумматоры 43 и 44.
В результате суцФшровани пр мого и обратного кодов одного числа в сумматорах образуетс обратный код нул (отрицательный нуль), т.е. все разр ды сумматоров устанавливаютс в единичное состо ние.
На выходах элементов ИЛИ 30 и 31 формируютс нулевые потенциалы, которые совместно с потенциалами триггеров знаков сумматоров 43 и 44, регистра 34 и триггеров 3 и 4 постуПсцот на входы дешифраторов 46 и 47.
На выходах дешифраторов формируютс нулевые потенцигшы, которые запирают элементы И 17 и 18, а на выходе элемента ИЛИ-НЕ 45 обеспечивают единичный потенциал. Этим потенциалом подготавливаетс к открыванию группа элементов И 40. Так как на информационные входы группы элементов И 40 поступает пр мой код числа из регистра 34. то с приходом управл ющего импульса с выхода элемента 5 задержки на третьи входы группы элементов И 40, на выходи 49 выдаетс код числа. Импульс с выхода элемента 5 задержки, задержанный элементом 7 з адержки, через элемент ИЛИ 25 поступает на управл ющие входы группы элементов И 36.
В результате через группы элементов И 36 и ИЛИ 42 пр мой код числа заноситс в сумматоры 43 и 44. С выхода элемента 9 задержки задержанный импульс устанавливает регистр 34 в нулевое состо ние. Таким образом после поступлени первого числа в устройство код числа выдаетс на выход 49 и записываетс в сумматоры 43 и 44, а знак числа хранитс в триггерах 3 и 4. Второе число поступает на информащюнный вход 55 и заноситс в регистр 34. Импульс .уп .равлени с управл ющего входа 57 поступает на входы элемента 6 задержки и элемента И 15. На шлход элемента И 15 импульсм не проход т, так как. на один из входов поступает потенциал с единичного выхода триггера 2, наход щегос в нулевом состо нии.
Импульс задержанный элементом 6 задержки, подтверждает нулевое состо ние триггера 2, а также поступает на вход элемента 5 задержки и на управл ющие входы элемента И 15 благодар чему обратный код числа из регистра 34 через группы элементов И 35 и ИЛИ 42 заноситс в сумматоры 43 и 44, где хранитс первое число .
В результате сложени обратного |кода второго числа с содержикым сумматоров в последних (43 и 44) обра-, зуютс обратные коды разности первого и второго чисел. При этом возможны три случа : второе число равно первому чивлу, второе число больше
первого числа, второе число меньше первого числа.
Если второе число равно первому числу, в сумматорах 43 и 44 образуетс обратный код нул (отрицательный нуль.
Б соответствии с логикой работы дешифраторов 46 и 47 на их щлходах формируютс нулевые потенциалы, которые запирают групгы элементов И 39
0 и 41, элементы И 17 и 18 и через элемент ИЛК-ИЕ 45 его выходш м потенциалом подготов т к открыванию группу элементов И 40.
Импульсом с выхода элемента 5
5 задержки код числа из регистра 34 через группу элементов И 40 выдаетс на выходы 49. Через элемент 7 задержки, элемент ИЛИ 25 управл ющий импульс поступает на управл ю0 щие входы группы элементов И 36, что обеспечивает выдачу пр мого кода второго числа из регистра 34 через группы элементов И 36 и ИЛИ 42 на сумматоры 43 и 44 и восстановление в
5 сумматорах пр мого кода первого
числа.
Импульсом, задержанным элементом
9 задержки, регистр 34 устанавливаетс в нулевое состо ние.
Если очередное число равно чис лу, хран щемус в сумматорах, процесс повтор етс , т.е. число выдаетс на выход 49, а в сумматорах 43 и 44 восстанавливаетс пр мой код первого числа.
5 Когда поступает число, не равное первому числу, в сумматорах 43 и 44 образуютс обратные разности, не равной нулю, и в соответствии с логикой работы дешифраторов на од0 ном из выходов дешифраторов 46 или 47 соответственно формируетс единичный потенциал (на выходе дешифратора 46, если поступившее число меньше первого числа, и на выходе
5 дешифратора 47, если поступишаее- число больше первого числа).
Если поступившее число больше числа, хран щегос в сумматорах 43 и 44, то еда1ничный потенциал с
Q выхода дешифратора 47 подготавливает к открыванию Ipynny элементов И 41, элемент И 18.
На выходе элемента ИЛИ-НЕ 45 этот сигнал формирует нулевой по , тенциал, который закрывает группу элементов И 40. Нулевым потенциалом с выхода дешифратора 46 закрываетс группа элементов И 39 и элемент И 17.
Импульс управлени , задержанный
элементом 5 задержки, поступает на вход .элемента 7 э адержки и на управл ющие входы групп элементов И 39 41 и элементы И 17 и 18, на третьи которых поступает
5 единичный потенциал с триггера 1.
Пр мой код числа из регистра 34 выдаетс на выход-50 через группу элементов И 41.
Импульс с выхода элемента И 18, задержанный элементом 12 задержки на врем выдачи кода числа на выход 50, через элемент ИЖ 29 устанавливает сумматор 44 и триггер знака 4 в О, а с выхода элемента 11 задержки через элемент ИЛИ 28 поступает на управл ющий вход элемента И 16, на информационный вход .кцторого подаетс сигнал с единичного выхода знакового разр да регистра 34. В триггер знака 4 заноситс код знака числа.
Импульс управлени с выхода элемента 7 задержки через элемент ИЛИ 25 поступает на управл ючще входы группы элементов И 36 - этим импульсом пр мой код числа из регистра 34- заноситс в сумматор 44. С выхода элемента 7 задержки импульс управлени , задержанный элементом 9 задержки, устанавливает в О регистр 34. I..
Таким образом, при поступлении числа большего, чем число, хран щеес в сумматорах, оно выдаетс на выход 50 и заноситс в сумматор 44 (верхнего допуска) в качестве верх-него допуска, а его знак заноситс в триггер 4 знака. В случае, когда число, поступившее на устройство дл сравнени чисел, оказываетс меньше числа, хран щегос на сумматорах , на выходе дешифратора 46 формируетс единичный потенциал, а на выходе дешифратора 47 - нулевой потенциал.о
Потенциалом с выхода дешифратора 46 подготавливаютс к открыванию группа элементов И 39, элемент И 17, закрываетс через элемент ИЛИ-НЕ 45 группа элементов И 40, а потенциалом с выхода дешифратора 47 закрываютс группа элементов И 41 и элемент И 18.
Импульс управлени , задержанный элементом 5 задержки, поступает на входы элемента 7 задержки, групп элементов И 39 - 41 и элементов И 17 и 18. Код числа из регистра 34 через группу элементов И 39 выдаетс на выход 48. На выходе элемента И 17 импульс задерживаетс элементом 13 .задержки на врем выдачи кода числа и через элемент ИЛИ 26 устанавливает в О сумматор 43 и триггер 3 знака iнижнего допуска), а через врем задержки элемента 10 задерж ки поступает на вход элемента ИЛИ 27 и через элемент И 14 заносит код знака из регистра 34 в триггер 3 знака (.нижнего допуска).
Занесение кода числа в сумматор 43 (.нижнего допуска) производитс через группы элементов И 36 и ИЛИ 42 импульсом задержанным элементом.7
задержки и прошедшим через элемент ИЛИ 25.
Установка регистра 34 в О производитс импульсом, задержанным элементом 9 задержки.
Таким образом, при поступлении, числа, меньшего, чем число, хран щеес в сумматоре 43, оно выдаетс на выход 48 и заноситс в сумматор (нижнего допуска), знак числа заноситс в триггер 3 знака.
В процессе поступлени чисел на устройство они сравниваютс с содержимым сумматоров (.верхнего и нижнего допусков) и в зависимости от результатов сравнени выдаютс на выход 48, если числа меньше числа, хран щегЬс в сумматоре 43 (нижнего допуска), - на выход 50, если поступившие числа больше числа, хран щегос в сумматоре 44 (верхнего допуска), - на выход 49, если числа равны содержимому одного из сумматоров или наход тс в интервале между ними.
И с приходом каждого числа, меньшего содержимого сумматора 43 или большего содержимого сумматора 44, содержимое сумматоров мен етс . Меньшее число записываетс в сумматор 43, большее - в сумматор 44. Т.е. в сумматорах 43 и 44 всегда хрн тс наименьшее и наибольшее, соответственно, из всех поступивших чисел.
Конец цикла поиска экстремального числа определ етс поступлением на вход 56 импульса Конец поиска экстремума. Этот импульс подаетс на управл ющие входы групп элементов И 3.7 и 38, на информационные входы которых поступают пр мые коды чис л из сумматоров 43 и 44 соответственно . Коды чисел наибольшег и наименьшего чисел выдаютс на выходы 52 и 51 соответственно. Кроме того, импульс Конец поиска экстремума устанавливает в О триггер 1 и через врем задержки элемента 8 здержки , через элементы ИЛИ 26 и 29 устанавливает в О сумматоры 43 и 44И триггеры знаков 3 и 4.
Таким образом, применение дополнительных элементов и функциональных св зей позвол ет расширить область применени устройства.
Claims (3)
- Предлагаемое устройство производит сравнение двоичных чисел с допуками с учетом знаков чисел и допусков , осуществл ет распределение поступивших двоичных чисел в соответствии с результатами сравнени по тре группам: числа меньше нижнего допус числа больше верхнего допуска, числа равны одному из допусков или лежат в интервале между ними, а также производит отыскание и выдачу наибольшего и наименьшего из всех поступивших на устройство чисел. При этом поступающие числа устройство вы дает по трем группам, аналогично вышеуказанному, но В качестве верхнего и нижнего допусков используютс наименьшее и наибольшее из поступивших а данный момент чисел, т.е. происходит сравнение чисел не с посто нными, а с мен ющимис допусками . Формула изобретени 1. Устройство дл сравнени чисел/ содержащее регистр, группы элементов И и ИЛИ, сумматоры, элементы ИЛИ и ИЛИ-НЕ, триггеры, элементы задержки, даашфраторы, причем первый информационный вход устройства соединен с информационным входом регист ра/ выходы которого подключены к информационным входам элементов И первой, второй, третьей и четверто групп, инверсные выходы регистр соёданены с информационными входами элементов И п той группы, выходы элементов И первой и п той групп подключены к входгш элементов ИЛИ группы, выходы которых соединены с первыми информационными входами первого и второго сумматоров, инверсные выходы которых подключены к входам первого и второго элементов ИЛИ соответственно, гр мые выходы первого и второго сумматоров соединены с информационными входами элеJMeHTjaB И. шестой и седьмой групп соответственно , пр мой, и инверсный вы ходы знакового разр да первого сумматора и выход первого элемента ИЛИ подключены к первому, второму и третьему входам соответственно первого дёишфратора, пр мой и инверсный выходы знакового разр да второго сумматора и выход второго элёмен та ИЛИ соединены с первым, вторым и третьим входами соответственно второго дешифратора, первого и второго дешифраторов подключены к первым управл кхф1м входам элементов И второй и четвертой групп соответственно и к входам элемента ИЛИ-НЕ, выход которого соединен с первыми управл ющими входами элементов И тр тьей группы, управл ющий вход устро ства подключен к первому вуоду первого элемента И и через первый элемент задержки - к входу установки в нулевое состо ние первого триггер к управл ющим входам элементов И п той группы и к входу второго элемен Зсщержки, выход которого соединен с вторыми управл ющими входами элемен тов И второй, треть.ей и четвертой групп и через третий элемент задержки с первым входом третьего эле мента ИЛИ и с входом четвертого эле мента задержки, выход которого подключен к входу установки в нулевое состо ние егистра, вход начального пуска устройства соединен с первыми входами четвертого к п того элементов ИЛИ и с входами установки в единичное состо ние первого и второго триггеров, пр мой вЬход первого триггера подключен к второму входу первого элемента И, выход которого соединен с первыми входами шестого и седьмого элементов ИЛИ и вторым входом третьего элемецта ИЛИ, вход опроса устройства подключен к входу установки в нулевое состо ние второго триггера, к управл ющим входам элементов И шестой и седьмой групп и через п тый элемент задержки к вторым входам четвертого и п того элементов ИЛИ, выходы которых соединены с входами установки в нулевое состо ние первого и второго сумматоров соответственно, отличающеес тем, что, с целью расширени области применени устройства путем сравнени чисел и выбора экстремальных величин с разными знаками, в не (Го введены триггеры знаков, элементы И и ИЛИ, а пр мой выход знакового разр да регистра соединен с чет вертыми входами первого и второго деши йэаторов и с первыми входами второго и третьего элементов И, выходы которых подключены к входам установки в единичное состо ние первого и второго триггеров знаков соответственно , инверсный выход знако- вого разр да регистра соединен с п тыми входами первого и второго дешифраторов, выходы которых подключены к первым входам четвертого и п того элементов И соответственно, вторые входы четвертого и п того элементов И соединены с выходом второго элемента задержки, выходы четвертого .элемента И через шестой элемент задержки; подключен к третьему входу четвертого элемента ИЛИ и к входу седьмого элемента задержки, выход которого соединен с вторым входом шестого элемента ИЛИ, выход которого соединен со вторым .входом второго элемента. И, выход п того элемента И подключен через восьмой элемент задержки к третьему входу п того элемента ИЛИ и к входу де- , в того элемента задержки, выход которого соединен с вторым входом седьмого эл емента ИЛИ, выход которого соединен с вторым входом третьего элемента И, пр мой выход второго триггера подключен к третьим входам четвертого и п того элементов И, второй информационный вход устройства соединен с вторым информационным входом первого сумматора и с информационным входом первого триггера знака , пр мой и инверсный выходы ко- торого подключены к шестому и седьмому входам соответственно первого дешифратора, третий информационныйВХОД устройства соединен с вторым информационным входом второго сумматора и с информационным входом второго триггера знака, пр мой и инверсны выходы которого подключены к шестому и седьмому входам второго дешифратора .
- 2. УСТРОЙОТВО ПОП..1, ОТЛИ чающеес тем, что в нем первый дешифратор состоит из элементов И и ИЛИ, причем первый вход дешифратора соединен с первым входом первого элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход дешифратора соединен с первым входом второго элеменца И, выход которого подключен к второму входу элемента ИЛИ, третий вход дешифратора соединен с вторыми входами первого и второго элементов И, четвертый вход дешифратора поДклю чен к третьему входу первого элемента И и к первому входу третьего элемента И, выход которого соединен с третьим уходом элемента ИЛИ, п тый и шестой входы дешифратора подключены к третьим входам первого и второго элементов И соответственно, се- дьмой вход дешифратора соединен с четвертым входом второго элемента Ии с звторым входом третьего элемента И.
- 3. Устройство по п. 1, отличающеес тем, что в нем вто рой дешифратор содержит элементы И и ИЛИ, причем первый и второй вхо,ды дешифратора соединены с первыми входами riepBoro и второго элементов И соответственно, третий вход дешифратора подключен к вторым входам первого и второго элементов И, четйертий вход дешифратора соединен с третьим входом второго элемента И и с первым входом третьего элемента И, п тый и шестой входы дешифратора подключены к третьему входу первого элемента.И и к четвертому входу Btoporb элемента И соответственно, седьмой вход дгхшфратора соединен с четвертым входом первого элемента И и с вторым входом третьего.элемента И, выходы элементов И подю ючены к входам элемента ИЛИ, выход которого соединен с выходом дешифратораИсточники информации, прин тые во внимание при экспертизе1.Авторское свидетельство СССР 538359, кл. G Об F 7/04, 1976.2.Авторское свидетельство СССР по за вке № 2814371/18-24,кл. G Об F 7/04, 17.07,80 (прототип2Вг0t/at/ffJf4t , 1 r . I Lг/
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813251773A SU993247A1 (ru) | 1981-02-25 | 1981-02-25 | Устройство дл сравнени чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813251773A SU993247A1 (ru) | 1981-02-25 | 1981-02-25 | Устройство дл сравнени чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU993247A1 true SU993247A1 (ru) | 1983-01-30 |
Family
ID=20944421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813251773A SU993247A1 (ru) | 1981-02-25 | 1981-02-25 | Устройство дл сравнени чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU993247A1 (ru) |
-
1981
- 1981-02-25 SU SU813251773A patent/SU993247A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU993247A1 (ru) | Устройство дл сравнени чисел | |
SU1182510A1 (ru) | Устройство дл сортировки чисел | |
SU1107118A1 (ru) | Устройство дл сортировки чисел | |
SU1444744A1 (ru) | Программируемое устройство дл вычислени логических функций | |
SU1211723A1 (ru) | Устройство дл управлени системой обегающего контрол | |
SU1223222A1 (ru) | Устройство дл сортировки чисел | |
SU1019638A1 (ru) | Цифро-частотный умножитель | |
SU1403059A1 (ru) | Устройство дл сортировки массивов чисел | |
SU993260A1 (ru) | Устройство дл логического управлени | |
SU1615756A1 (ru) | Устройство дл распознавани образов | |
SU1589281A2 (ru) | Устройство дл обнаружени ошибок в дискретной последовательности | |
SU881735A1 (ru) | Устройство дл сортировки чисел | |
SU1277387A2 (ru) | Делитель частоты следовани импульсов | |
SU741474A2 (ru) | Управл емый делитель частоты | |
SU1297057A1 (ru) | Устройство дл контрол схем сравнени | |
SU951294A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1103226A1 (ru) | Устройство дл вычислени квадратного корн | |
SU1234826A1 (ru) | Устройство дл сравнени чисел с допусками | |
SU1555858A1 (ru) | Управл емый делитель частоты | |
SU1539775A1 (ru) | Устройство дл комбинационно-логического управлени сложными системами | |
SU869056A1 (ru) | Пересчетное устройство | |
SU625203A1 (ru) | Преобразователь параллельного двоичного кода в число-импульсный код | |
SU1086407A1 (ru) | Устройство дл допускового контрол параметров | |
SU1585790A1 (ru) | Устройство дл ввода информации | |
SU1667234A1 (ru) | Многоальтернативный аналоговый компаратор |