SU741474A2 - Управл емый делитель частоты - Google Patents

Description

54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

1

Изобретение относитс  к импульсной технике, а более конкретно к делител м частоты, предназначено дл  автоматического делени  частоты импульсов на переменный коэффициент делени  и может найти применение в системах управлени  шаговым приводом, в системах фазовой автоподстройки, в -автоматических стабилизаторах частоты, в цифровых вычислительных устройствах автоматических регул торов,, в коммутирующих устройствах телеметрической аппаратуры, в устройствах с программным управлением и т. д.

Известны управл емые делителичастоты , обеспечивающие программное изменение коэффициента делени .

Наиболее близким по технической сущности  вл етс  управл емый делитель частоты, содержащий шину источника входного сигнала, соединенную со входом блока разрешени  делени ,. и вторую входную шину, соединенную со входом вентил , управл ющий вход которого св зан с первым выходом блока разрешени  делени , выход же вентил  соединен со счетным- входом пересчетного блока, разр дные

входы которого подключены к выходу устройства записи кода, а второй выход блока разрешени  делени  подведен к первому входу логического элемента ИЛИ I. Недостатками описанного делител   вл ютс : во-первых, занйженность быстродействи  из-за того, что при.завершении цикла делени  делитель лишь подготавливаетс  к

10 приему кода сле.дующего коэффициента делени  Кд, дл  чего устройство о записи кода сбрасываетс  на О, при этом увели 1иваетс  врем  ввода следующего Кд и уменьшаетс  скорость

5 делени ; выходной сигнал по вл етс  с задержкой во времени по отношению к моменту прихода команды на разрешение делени , и устройство предназначено дл  приема обратного кода;

20 и во-вторых, ограниченность функциональных возможностей и области применени  малым диапазоном изменени  коэффициента делени , поскольку максимальное его значение Кд,,

25 1, где ti- число разр дов пересчетного блока, совпадение состо ний которых вы вл етс , а также тем, что он не предусматривает ввода последовательного кода коэффициента

30 делени .

Целью изобретени   вл етс  повышение быстродействи  при одновременном расширении функциональных возможностей.

С этой целью в управл е1иый делитель частоты, содержащий устройство записи кода, на вход которого подан сигнал ввода коэффициента делени , а выход соединен с разр дными входами пересчетного блока, блок разрешени  делени , на вход которого подан сигнал разрешени , вентил Первый вход которого соединен с первым выходом блока разрешени  делени , второй - с шиной источника входного сигнала, а выход - с счетным входом пересчетного блока и элемент ИЛИ, первый вход которого подключен ко второму выходу блока разрегиени  делени , введен формирователь импульсов, включенный между выходом пересчетного блока и вторым входом элемента ИЛИ, и блок вентилей , включенный между выходом элемента ИЛИ и входами устройства записи кода коэффициента делени , первый дополнительный вход которого подключен к шине ввода последовательного кода коэффициента делени , а второй соединен с выходом пересчетного блока , вход сброса которого подключен ко второму выходу блока разрешени  делени , при этом сигнальный вход блока вентилей соединен с шиной ввода пр мого параллельного кода коэффициента делени ,

На фиг, 1 показана структурна  электрическа  схема управл емого - делител  частоты; на фиг. 2 представлены временные диаграммы его работы.

Он содержит входную шину 1, соединенную со входом блока 2 разрешени  делени , шина 3 источника входного сйгнала подведена к информационному входу вентил  4, управл ющий вход которого соединен с первым (потенциальным ) выходом блока 2 разрешени  делени , а выход со счетным входом пересчетного блока 5, шина сквозного эаема которого выведена на выходную шину 6, Шина 7 ввода последовательного кода коэффициента делени  КД подведена к счетному входу устройства 8 записи кода коэффициента делени , второй вход которого (разрешение записи- Ед в пересчетный блок 5 соедине .н с шиной заема блока 5, подведенной также ко входу формировател  9 импульсов, а третий, разр дный вход с выходом блока 10 вентилей, второй вход которого подключен к выходу элемента 11 ИЛИ, соединенного своим первым входом со вторым (импульсным ) выходом блока 2 разрешени  делени , а вторым входом - с выходом формировател  9 импульсов, К nepBOf-iy же в.ходу блока 10 вентилей

подключена шина 12 ввода пр мого параллельного кода коэффициента делени .

Работа управл емого делител  частоты по сн етс  временными диаграмма U-f(i)r где а) потенциальный выход блока разрешени  делени ; б) .импульсный выход блока 2; в) шина 3 источника входного сигнала; г) вы- ходна  шина б делител ; д), ж), з)выходы соответственно первого, второго и третьего разр дов делител ; и), к), л), м) - выходы соответственно первого, второго, третьего, чевертого разр дов устройства 8 записи кода. На диаграммах иллюстрируетс  три цикла делени  на коэффициенты , Кд , Кд и введение коэффициента делени  дл  четвертого цикла Кд .

Упpaвл e Ый делитель частоты работает следующим образом.

В момент перепада входного напр жени , за которым следует отрица- . тельный (несчетный) фронт импульса, сигнал разрешени  делени  с шины 1 поступает на блок 2 разрешени  делени , который вырабатывает потенциал и формирует импульс разрешени  делени ,. Потенциал разрешени  делени  открывает вентиль 4, обеспечива  доступ входных импульсов с шины 3 к счетному входу пересчетного блока 5; импульс разрешени  делени  устанавливает его на О, и, пройд  через элемент 11 ИЛИ и блок 10 ветилей , -вводит пр мой код koэффициeнта делени  Кд 1 с шины 12 в устройство 8 записи кода. С приходом отрицательного перепада напр жени  на вход блока 5 на его шине сквозного заема, выведенной на шину 6, формируетс  потенциальный перепад,  вл ющийс  передним фронтом выходного импульса, поступающий также на второй вход устройства 8 записи кода. При этом происходит перезапись кода Кд 1 из устройства 8 в блок 5, триггеры соответствующих разр дов которого (в расматр 1йаемом случае третьего ) регенирируют, ликвидиру  потенциальный перепад на шине заема и формиру  задний фронт выходного импульса .

Формирователь 9 ио положительному перепаду входного нййр жение (заднему фронту выходного импульса) формирует импульс, проход щий через элемент 11 ИЛИ на вход блока 10 вентилей , записыва  в устройство 8 значение кода Кд дл  следующего цикла (в рассматриваемом примере Кд

После записи в блок 5 кода коэффициента делени  (Кд 1) начинаетс  его работа на вычитание. С приходом положит&пьного (переднего) фронта входного импульса, пор дковый номер которого равен коэффициенту делени  (Кд ), все разр ды блока 5 устанавливаютс  в нулевое состо ни а с приходом его заднего фронта на 1  не заема формируемс  передний фронт второго выходного импульса и начинае с  второй цикл делени  (на Кд , н пример) . Во втором цикле делени  все происходит аналогично описанному выше, но выходной импульс формируетс  после прихода третьего входного импульса. При необходимости ввода коэффициента делени  последовательным кодом с шины 7 на счетный вход устройства 8 записи кода подаютс  импул сы на суммирование по команде, формируемой передним фронтом выходного импульса. Частота вЬода следующего значени  пр мого параллельного или последовательного кода Кд равна частоте выходного сигнала . При неизменном коэффициенте делени  gt -const, где fg частота входного сигнала. Таким образом, в отличие от известных устройств, в управл емом делителе частоты практически отсутст вует временна  задержка в по влении выходного сигнала, скорость делени  возрастает благодар  вводу следующего коэффициента делени  непосредственно в момент завершени  предыдущего цикла делени . Кроме того, максимальный коэффициент делени  конструкцией не ограничен и превышает Кд прототипа в -1/255 120 раз - 1/2« (где, например, и- 16 - число разр  доз двоичного пересчетного блока, ч увеличива  диапазон изменени  коэффициента делени , расшир ет область применени  делител ; при использова нии в пересчетном блоке схем средне

Claims (1)

1. Фш. или большой степени интеграции создйетс  возможность получить высокое быстродействие при большом количестве разр дов пересчетного блока (при больших Кд); на врем  пор дка периода выходного сигнала уменьшена временна  задержка в по влении выходной последовательности импульсов; скорость делени  увеличена на суммарное врем  сброса на нуль устройства записи кода плюс врем  преобраэован«   пр мого кода в обратный. Формула изобретени  Управл емой делитель частоты по авт. св. 520713, отличающийс  тем, что, с цель повышени  быстродействи  при одновременном расширении функциональных возможностей, в него введены формирователь импульсов включенный между выходом пересчетного блока и вторым входом элемента ИЛИ, и блок вентилей, включенный между выходом элемента ИЛИ и входами устройства записи кода коэффициента делени , первый дополнительный вход которого подключен к шине ввода последовательного кода коэффициента делени , а второй соединен с выходом пересчетного блока, вход сброса которого подключен ко второму выходу блока разрешени  делени , при этом сигнальный вход блока вентилей соединен с шиной ввода пр мого паргшлельного кода коэффициента делени . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 520713, кл. Н 03 К 23/00, 100275.