SU1086407A1 - Устройство дл допускового контрол параметров - Google Patents

Устройство дл допускового контрол параметров Download PDF

Info

Publication number
SU1086407A1
SU1086407A1 SU823494630A SU3494630A SU1086407A1 SU 1086407 A1 SU1086407 A1 SU 1086407A1 SU 823494630 A SU823494630 A SU 823494630A SU 3494630 A SU3494630 A SU 3494630A SU 1086407 A1 SU1086407 A1 SU 1086407A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
inputs
outputs
Prior art date
Application number
SU823494630A
Other languages
English (en)
Inventor
Виктор Николаевич Коротков
Владислав Васильевич Титов
Original Assignee
Войсковая часть 60130
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 60130 filed Critical Войсковая часть 60130
Priority to SU823494630A priority Critical patent/SU1086407A1/ru
Application granted granted Critical
Publication of SU1086407A1 publication Critical patent/SU1086407A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ДОПУСКСН. ВОГО КОНТРОЛЯ ПАРАМЕТРОВ, содер жащее первый элемент И,первый Р -триггер, элемент задержки, блок кпючевьсс элементов , первыми входами подключенный через дешифратор к выходам измерител  параметров, вторыми входами - к выходам блока запоминающих элементов, а выходами соединенный с соответствуюпшми Входами второго элемента И, выход которого подключен к 5-входу второго Re-TpHrrepai отличаюшее с   тем, что, с цепью повышени  быстродействи  устройства, в него Введены DV-триггер, схема сравнени , регистр, элемент И-НЕ, элемент ИЛИ, третий в четвертый элементы И, элемент ИЛЙ-НЕ, вход которого соединей с выходами блока запоминаютцих элементов, с вторыми входами элемента И-НЕ и с первыми входами схемы сравнени , выход которой подключен к t -входу первого RS триггеjpa , выход элемента ИЛИ-НЕ соединен с первыми входами первого и четвертого элементов И, второй вход перавого элемента И соединен с инверсным выходом второго г-григгера и С-входом DV триггера , а третий вход - с инверсным выходом первого RS -триггера и с первым входом элемента И-НЕ, выход первого элемента И подключен через элемент задержки к выходу четвертого элемента И, V-входу DV-триггера и первому ВХОДУ третьего элемента Ц, второй вход (П которого соединен с выходом элемента И-НЕ и D -входом BV -триггера, а вььход - с управл ющим входом блока за (Поминающих элементов, Р-ЕЖОД первого RS -триггера соединен с выходом схемы сравнени , вторые входы которой соеди- нены с выходами регистра и с управл 00 О5 4ib ,,1садими Входами измерител  параметров, 5 -вход первого RS -триггера св зан с . I R-входом Второго RS -триггера, пр мым выходом подключенного к первому входу элемента ИЛИ, второй вход которого соединен с пр мым выходом Первого RSтриггера , а выход- со вторым входом четвертого элемента И.

Description

1, 1 Изобрюгение относитс  к контрольноизмерительной технике и может быть использовано в системах автоматического контрол  и обработки результатов измерений. Из&естны устройства дл  допусковог контрол  параметров, содержащие источ ник сигналов, преобразователь, блок допусков и регистрации, коклмутатор, блок управлени  Г11 и 12. Недостатками известных устройств  вл ютс  низка  помеэсоустойчивость и стабильность работы, мапое быстродействие , а также узка  область применени .. , Известны устройства дл  допусковог контрол  параметров, содержащие блок управлени , формирователь града ий. пол  допуска, распределитель импульсов , первый и второй элементы И, перв и второй триггеры, блок задани  контрол  ГЗЗ   4}. Однако данным устройствам присуши низка  надежность, малое бьюгродействие и сложность. Наиболее близким к изобретению  вл етс  устройство дл  допускового контрол  параметров, содержащее блок запоминающих элементов, блок ключевы элементов, ,блок временной задержки, формирователь градаций пол  допуска, распределитель импульсов, дешифратор, измеритель параметров, первый и второй триггеры, первый и второй элементы И, блок управлени , выход которого соединен с формирователем градаций Пол  допуска, распределителем импутшсов и управл клпим входим блока запоминающих эло лёнтов, нулевыми входами первого н Второго триггеров, входами первого элемента И и блока временной задержки, а через измеритель парамет ров и дешифратор - с первыми входами блока ключевых элементов, вторые Входы которого подключены к выходам блока запоминающих элементов, а выходы блока ключевых элементов соедине ны со Екодами второго элемента И, еди ничный вход второго триггера подключе ко входу второго элемента И, единичный вход ьторого триггера подключен йо ВХОДУ второго элемента И, а выход к nepBbDvi входам первого элемента И и ока временной задержки, вторые ЕКОД которых соединены с выходом первого триггера, единичный РХОД которого чере распределитель импульсов соединен с фб1 ирователем градаций пол  допуска 7 Недостатком известного устройства  вл етс  низкое быстродействие вследствие того, что окончательное решение о соответствии параметра допуску принимаетс  только после просмотра всех участков. Кроме того, устройство позвол ет контролировать параметры в пор дке последовательности записи участков полей допуска на носителе информации. Цель изобретени  - повышение быстродействи  . Указанна  цеть достигаетс  тем, что ь устройство дл  допсукового контрол  параметров, содержащее первый элемент И, первый R5 -триггер, элемент задержки , блок ключевых элементов, первьили Входами подключенный через дешифратор к выходам измерител  параметров. Вторыми Входами - к выходам блока запоминающих элементов, а выходами соединенный с соответствующими ,. входами второго элемента И, выход которого подключен к 5-входу второго RS -триггера , введены DV -триггеры , схема сравнени , «регистр, элемент И-НЕ, элемент ИЛИ, третий и четвертый элементы И, элемент ИЛИ-НЕ, вход которого соединен с выходами блока запоминающих элсэлентов, с вторыми входами элемента И-НН и с первыми Входами схемы сравнени , выход которой подключен к R-ВХОДУ первого R5 -триггера, выход элемента ИЛИ-НЕ соединен с первыми Входами первого и четвертого элементов И, второй вход первого элемента И соединен с инверсным выходом второго оз-триггера и Овходом DV-триггера, а третий Екод - с инверсным выходом первого RS-триггера и с первым втодом элеиента И-НЕ, выход первого элемента И подключен через элемент задержки к выходу четвертого элемента И, V -входу DV -триггера и первому входу третьего И, второй вход которого соединен с выходом элемента И-НЕ и D -входом DV -триггера, а выход - с управл ющим входом блока запоминающих элементов, R -ЕОСОД первого RS триггера соединен с выходом схемы сра&нени , вторые входы которой соединены с выходами регистра и с управл ющими Входами измерител  параметров, S -вход первого RS -триггера св зан с R -входом второго RS -триггера, пр мым выходом подключенного к первому входу элемента ИЛИ, второй Вход которого соединен с пр мым выходом первого триггера , а выход - с вгорым входом четвертого элемента И. На фнг. 1 прушедена функционапьна  схема устройства допускового контролл параметров; на фиг. 2 - блок запоминающих элементов; на фиг. 3 Временные диаграммные работы. Устройство содержит (фиг. 1) объект 1 контрол , измеритель 2 параметров, дешифратор 3, блок 4 ключевых элементов . Второй элемент И 5, второй RS триггер 6, блок 7 запоминающих элемен тов, элемент ИЛИ-НЕ 8, элемент ИЛИ 9, четвертый элемент И 10, первый элемент И 11, элемент . 12 задержки , DV-триггер 13, регистр 14, схему 15 сравнени , элемент И-НЕ 16, третий элемент И 17, первый 5 -триггер 18, первый выход 19, второй выход 20, . вход установки в исходное состо ние 21 вход 22 записи кода измер емого параметра . Блок 7 запоминающих элементов содержит программируемые логические матрицы 23-24, счетчик 25 и счетчик 26 с унитарным кодированием. На фиг. 3 обозначены: О( - сигнал на выходе элемента ИПИ-НЕ; S -сигнал на пр мом выходе триггера 18; в - си нал на пр мом выходе триггера 6; г сигнал на выходе схемы 15; 3 - сигна на выходе элемента i-I 10; 8 - сигнал на выходе элемента И 17; ж - сигнал на выходе элемента 12; з - сигнал на выходе элемента И-НЕ 16. В исходном состо нии на выходах блока 7 установлена единична  кодова  комбинаци  ( состо ща  из логической 1). На выходах элементов И 5 и 17, элемента И-НЕ 16, схемы 15 установлен потенциал Логический О. Триггеры 6 и 13 в произвольном состо нии , триггер 18 установлен b состо ние Логический О по пр мому выходу. На выходе элемента ИЛИ-НЕ 8 потенциал Логическа  1, на выходе э элемента И 10 может быть потенциал Логический О или Логическа  1. Устройство работает следуюпшм образом. Перед началом контрол  параметра со входа 22 в регистр 14 записываетс номер измер емого параметра, с выходов регистра кодова  комбинаци  поступает на первые входы схемы 15 и на управл ющие входы измерител  2 дл  выбора измер емого параметра. На первые входы схемы 15 подаетс  кодЬ- 1 07 /4 ва  комбинаци  с выходов блока 7. После окончани  записи информации в регистр 14 на вход 21 подаетс  импульс Пуск, после которого устройство переводит в режим поиска пол  допуска параметра. В режиме поиска пол  допуска параметра в устройстве осуществл етс  ускоренный просмотр полей допуска различных параметров, записанных в матрицах 23 (24). При поступлении импульса Пуск на 5 -Вход триггера 18 на его инверсном выходе устанавливаетс  потенциал Логический , который поступает на третий вход элемента И 11 к на первый вход элемента И-НЕ 16. На выходе элемента 16 по вл етс ; сигнал Логическа  1 (фиг. 3 г), который через элемент И 17 подаетс  на вход счетчика 25 в блоке 7. Счетчик 25 по сигналу с триггера 13 измен ет свое состо ние и с матрицы 23 (24) считываетс  код номера параметра, по  допуска которого записаны за данным единичным набором. Считанный код ноера параметра сравниваетс  на схеме 15 с кодом номера, записанного в регистре 14. Здесь Возможны две ситуации . i: 1. Код номера параметра не совпал с записанным в регистре 14. Элемент ИЛИ-НЕ 8 имеет динамические входы, и при смеле кодового набора на выходах блока 7 на выходе элемента 8 образуетс  импульс Логический О. После окончани  этого импульса по вл етс  сигнал Логическа  1, который пройд  через элемент И 10 и элемент И 17, поступает на вход счетчика 25. Счет чик 25 измен ет свое состо ние, происходит сл1ена кода на выходе матрицы 23 (24), и процесс ускоренного просмотра повтор етс  в той же последовательности . Скорость процесса определ етс  только собственным быстродействием элементов 8, 10 и 17, а также быстродействием блока 7, в частности счетчиков 25, 26 и матриц 23 (24). При замене блока 7 на блок другого типа, например на основе накопител  с перфомагнитоносителем, скорость перевода устанавливаетс  автоматически и зависит только от быстродействи  блока 7. Ускоренный просмотр заканчиваeicH , когда код номера параметра, считанный с матрицы 23 (24), совпадает с кодом, записа1тьт/1 в регистре 14., 2. В случае совпадени  кодов с выходов блока 7 и регистра 14 на выход схемы 15 по вл етс  сигнал совпадени , посгупак дий на ft -вход триггера 18. Триггер18 по этому сигналу переводитс  в состо ние Логическа  1 по иФерсному выходу. Сигнал Логическа  1 с едыхода 18 разрешает прохождение сигнала через первый элемент И J.1 и через элемент И-НЕ 16. С этого моменте сигналы ухсравлени  на вход блока 7 подаютс  по следующей цепи:элемент ИЛИ-НБ 8 - элемент И 11 - элалент 12 - элемент И 17. Длительность saдерискн в элементе 12 определ етс  быстродействием блока 4, элемента И 5 триггера 6. Сигнал на выходе элемента задержки 12 показан на фиг. 3 ж. . Процесс формировани  сигналов управ ленЕЯ аналогичен предыдуща  случаю, т.е. при смене кодового набора на выходе блока 7, благодар  наличию у элеMSHta ИЛИ-НЕ 8 динамических асодов, на выходе его по вл етс  импульс Логический О, который проходит через элемент И 11 и поступает на динамический вход элемента 12, где по заднему фронту имйульса формируетс  задерека1 ный нмпутшс управлени . Работа устройства в таком режиме продолжаетс  до тек пор пока ве нветупвт поразр дного совпадени  величины , намер емого параметра и величины ПОЛЯ допуска в блоке 4. По сигналам с выхода блока 4 на выходе элемента И 5 формируетс  сигнал, который переводит триггер 6 в состо ние Лог ческа по пр мому вьосоду. По вление сигна Логвческа  1 на выходе 19 . чает, что. контролируемый параметр в допуске. Сигнал Логическа  1 с выХода триггера 6 раг ешает прохождение сигналов элемент И 10, а сигнал Логический О с инверсного выхода триггера 6 запрещает прохождение сиг нала через элемент И 11. Таким об- ; разом устройство переходит в реоким ускоренного просмотра, который был описан. Работа устройства заканчиваетс  в тот MOMeHTi когда на выходах блока 7 по вл етс  единичный кодовый набор (который записан перед каждык номером параметра), тогда на выходе элемента И-НЕ 16 возникает сигнал Логический О, запрещающий прохождение сигналов через элемент И 17. Таким образом, на выходе блока 7 фиксируетс  единичный кодовый набор и устройство находитс  в режиме ожидани .,,: В процессе работы устройства воэможен случай, когда сигнал совпадениз измер емого параметра с полем допуска так в не шбран. После просмотре всек полтей допуска параметра с по влением единичного кодового набора на выходах блока 7 на вход fi -триггера 13 поступает сигнал Логический О с выхода элемента И-НЕ 16. На входе Стриггера 13 устанавливаетс  потенци ал Логическа  1 с инверсного выхода второго триггера 6, а на У-входе по вл етс  сигнал Логическа  If с вы|хода элгалента 12. Таким образом триггер 13 переходит в состо ние Логи еска  1 по инверсному выходу. Таким образом, изобретение увеличивает быстродействие устройства дл  допускового контрол  и позвол ет проводить контроль параметров по определенной программе, задаваемой в виде кодового набора.
-CZi
BflOK 7
Отдп.Л
. Фиг/L

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ДОПУСКОВ ВОГО КОНТРОЛЯ ПАРАМЕТРОВ, содержащее первый элемент И,первый Р^-триггер, элемент задержки, блок ключевых элементов, первыми входами подключенный через дешифратор к выходам измерителя параметров, вторыми входами - к выходам блока запоминающих элементов, а выходами соединенный с соответствующими входами второго элемента И, выход которого подключен к 5 -входу второго Кё-триггера) отличающееся тем, что, с цепью повышения быстродействия устройства, в него введены D V-триггер, схема сравнения, регистр, элемент И-НЕ, элемент ИЛИ, третий и четвертый элементы И, элемент ИЛИ-НЕ, вход которого соединей с выходами блока запоминающих элементов, с вторыми входами элемента И-НЕ и с первыми входами схемы сравнения, выход которой подключен к R-Входу первого RS ‘триггера, выход элемента ИЛИ-HE соединен с первыми входами первого и четвертого элементов И, второй вход первого элемента И соединен с инверсным выходом второго -триггера и С-входом рутриггера, а третий вход - с инверсным выходом первого ' RS -триггера и с первым входом элемента И-НЕ, выход первого элемента И подключен через элемент задержки к выходу четвертого элемента И, V-входу рУ-триггера и первому Входу третьего элемента И· второй вход которого соединен с выходом элемента И-НЕ и D -входом PV -триггера, а выход - с управляющим входом блока запоминающих элементов, R -вход первого RS -триггера соединен с выходом схемы сравнения, вторые входы которой соеди-’ йены с выходами регистра и с управля(,кяцими входами измерителя параметров,
    5 -вход первого RS -триггера связан с ·,’ R-входом второго Rs -триггера, прямым ' выходом подключенного к первому входу элемента ИЛИ, второй вход которого соединен с прямым выходом Первого RSгриггера, а выход- со вторым входом четвертого элемента И.
    SU ...1086407
SU823494630A 1982-09-27 1982-09-27 Устройство дл допускового контрол параметров SU1086407A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823494630A SU1086407A1 (ru) 1982-09-27 1982-09-27 Устройство дл допускового контрол параметров

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823494630A SU1086407A1 (ru) 1982-09-27 1982-09-27 Устройство дл допускового контрол параметров

Publications (1)

Publication Number Publication Date
SU1086407A1 true SU1086407A1 (ru) 1984-04-15

Family

ID=21030193

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823494630A SU1086407A1 (ru) 1982-09-27 1982-09-27 Устройство дл допускового контрол параметров

Country Status (1)

Country Link
SU (1) SU1086407A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидегепьетво СССР № 433466, кп. Q 05 В 23/02, 1971. 2.Авторское свидегепьство СССР № 666546, кп. Q 06 F 15/46, 1975. 3.Авторское свидетельство СССР № 636621, кп. G 06 F 15/46, 1974. 4.Авторское свидетельство СССР № 647567, кп. U 05 В 23/02, 1975. 5.Авторское свидетельство СССР № 63О586, кп. Q 05 В 23/02, 1976 (прототип), *

Similar Documents

Publication Publication Date Title
SU1086407A1 (ru) Устройство дл допускового контрол параметров
SU1019600A1 (ru) Устройство дл формировани импульсных последовательностей
SU1182510A1 (ru) Устройство дл сортировки чисел
SU1058042A1 (ru) Селектор импульсных сигналов
SU1100721A1 (ru) Устройство задержки пр моугольных импульсов
SU1387193A1 (ru) Управл емый делитель частоты
SU1713096A1 (ru) Селектор импульсов по длительности
SU1622934A1 (ru) Селектор импульсных последовательностей
SU915163A1 (ru) Способ защиты преобразователя 1 /
SU1005285A2 (ru) Устройство дл умножени частоты следовани периодических импульсов
SU1088114A1 (ru) Программируемый преобразователь код-временной интервал
SU1732332A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU1109741A1 (ru) Устройство дл определени разности двух чисел
SU1295426A1 (ru) Устройство дл классификации сигналов объектов
SU1332383A1 (ru) Последовательное буферное запоминающее устройство
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
SU1474592A1 (ru) Устройство дл обработки сигналов многоканальных программно-временных устройств
SU1157544A1 (ru) Устройство дл функционально-параметрического контрол логических элементов
SU875608A1 (ru) Устройство программируемой задержки импульсов
SU1660150A1 (ru) Формирователь длительности импульсов
SU1718374A1 (ru) Цифровой временной дискриминатор
SU1510099A1 (ru) Преобразователь последовательного кода в параллельный
SU995090A1 (ru) Устройство управлени
SU1177792A1 (ru) Устройство дл измерени временных интервалов
SU1173414A1 (ru) Программное устройство управлени