SU932497A1 - Устройство дл контрол цифровых узлов - Google Patents

Description

(5 УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  цифровых yзлов , а также интегральных микросхем. Известно устройство дл  контрол  цифровых блоков, содержащее блок вво да, блок пам ти, коммутатор, блок сравнени , блок управлени , причем первый и второй выходы блока ввода соединены соответственно с первыми входами блока пам ти и блока управ лени  Q. Недостатком известного устройства  вл етс  невозможность обнаружени  всех ошибок. НаибЛее близким к предлагаемому по технической сущности  вл етс  устройство дл  контрол  цифровых узлов , содержащее блок ввода, блок Пам ти , коммутатор, блок сравнени , блок индикации, блок управлени . Первый выход блока ввода соединен с блоком пам ти, выход которого подключен к первому входу блока сравнени  и первому входу коммутатора, выходами соединенного с внешними контактами контролируемого узла, второй вход коммутатора соединен с выходом регистра настройки. Второй выход блока ввода соединен с входом блока.управлени , выходы которого подключены соответственно к управлт щим входамблока ввода, блока пам ти , регистра настройки и блоке индикации , соединечного с выходом блока сравнени  2. Такое устройство не позвол ет контролировать правильность работы блока сравнени  в процессе проверки контролируемого узла. Цель изобретени  - повышение дос товерности работы устройства. Поставленна  цель достигаетс  тем, что в устройство, содержащее блок ввода, блок пам ти, регистр настройки, коммутатор, блок сравнени , блок индикации, блок управлени , причем первый выход

ввода подключен к первым входам блока пам ти и регистра настройки, второй вход которого подключен к первому выходу блока управлени , первый вход которого подключен к второму выходу блока ввода, вход которого подключен к второму выходу блока управлени , третий выход которого подключен к второму входу блока пам ти, выход которого подключен к первому входу коммутатора, второй вход которого подключен к выходу регистра настройки , третий вход и выход коммутатора подключены соответственно к выходу-входу контролируемого объекта , четвертый выход блока управлени  подключен к первому входу блока индикации, введены два элемента ИЛИ, элемент запрета, блок разрешени  выдачи тестов, содержащий четыре элемента И, два элемента НЕ, два JK-триггера, формирователь стробов, причем входы первого элемента И подключены соответственно к выходу блока сравнени  и к первому входу элемента запрета, второй вход которого подключен к выходу второго элемента И, первый вход которого подк.гиочен к п тому выходу блока управлени , к входу формировател  стробов и к R-входам первого и второго JК-триггеров , К, Ср, J-входы первого триггера объединены и подключены к выходу первого элемента НЕ, К, Ср, J-входы второго триггера объединены и подключены к выходу второго элемента НЕ, входы первого и второго элементов НЕ подключены соответственно к выходам третьего и четвертого элементов И, первые входы которых объединены и подключены к выходу первого элемента И, вторые входы третьего и четвертого элементов И подключены соответственно к первому и второму выходам формировател  стробов, первый выход которого соединен с первым входом первого элемента ИЛИ, а второй выход - с первым входом второго элемента ИЛИ, выходы первого и второго JK-триггеров подключены соответственно к второму и третьему входам второго элемента И и к второму входу блока управлени , кроме того, второй вход первого элемента ИЛИ подключен к выходу блока пам ти, а выход - к первому входу блока сравнени , второй вход которого подключен к выходу второго элемента ИЛИ, второй вход

которого подключен к выходам коммутатора и контролируемого объекта, выход элемента запрета подключен к второму входу блока индикации. На фиг. 1 дана блок-схема устройства; на фиг. -2 - блок-схема блока разрешени  выдачи тестов; на фиг. 3 диаграмма, по сн юща  работу диспетчера стимулов.

Устройство содержит блок 1 ввода, блок 2 пам ти, регистр 3 настройки , коммутатор k, блок 5 сравнени , блок .6 индикации, блок 7 управлени , контролируемый узел 8, блок 9

s разрешени  выдачи тестов, элементы ИЛИ 10 и 11, элемент 12 запрета.

Блок 9 разрешени  выдачи тестов содержит элементы И . элементы НЕ 16 и 17, JK-триггеры 18 и 19,

элемент И 20, формирователь 21 стробов; блокировки теста 22, строб первый 23, строб второй 2, блокировка строб.а 25, блокировка индикации 26, АВОСТ 1-27 (АВОСТ 2), блокировка строба 28, АВОСТ 1-29, бло-. кировка индикации 30, позиции с характеризует исправную работу блока 5, позиции 28-30 характеризуют неисправную работу блока 5Первый вход блока 1 ввода соединен с входом блока 2 пам ти и регистра 3 настройки. Выход регистра 3 настройки соединен с вторым входом коммутатора k, первый вход которого соединен с выходом блока 2 пам ти и с первым входом блока 5 сравнени . Выход коммутатора соединен с внешними контактами контролируемого узла 8 и через элемент ИЛИ 11 с вторым входом блока 5 сравнени , выход которого через элемент 12 запрета соединен с входом блока 6 индикации. Второй выход блока 1 ввода соединен с входом блока 7 управлени , выходы которого подключены соответственно к управл ющим входам блока1 ввода, блока 2 пам ти , регистра 3 настройки, блока 6 индикации. Дополнительный выход блока 7 управлени  соединен с первым входом бдока 9 разрешени  выдачи тестов, второй вход которого соединен с выходом блока 5 сравнени . Первый управл ющий выход блока 9 разрешени  выдачи тестов соединен с

- дополнительным входом блока 7 управлени , второй управлйюший выход с запретным входом элемента 12 запрета , первый стимулирующий выход через 5 элемент ИЛИ 10 с первым входом блока 5 сравнени , второй стимулирующий выход через элемент ИЛИ 11 с вторым входом блока 5 сравнени . Блок 1 ввода предназначен дл  ввода с перфоленты тестовой информации , информации о входных (выходных ) контактах и командной информации . Блок 2 пам ти предназначен дл  хранени  и выдачи т-естовой информации , регистр 3 настройки - дл  управлени  коммутатором k. Коммутатор { передает сигналы на входы контролируемого узла. Блок 5 предназначен дл  сравнени  кодов эталонов и стимулов с сигналами на внешних контактах контролируемого узла 8, а так же дл  сравнени  стимулирующих стробов между собой, поступающих из блока 9 разрешени  выдачи тестов. Блок 6 индикации предназначен дл  индикации результатов контрол  и при несоответствии кодов - индикации номера теста и номера контакта, на котором обнаружено несравнение. Блок 25

7 управлени  организует работу всех блоков устройства, т.е. управл ет записью информации из блока 1 ввода в блок 2 пам ти и регистр 3 настройки , управл ет работой блока 6 индикации , блока 9 разрешени  выдачи тестов и осуществл ет управление однократным и циклическим режимами работы. Блок 9 разрешени  выдачи тестов разрешает выдачу тестов в контролируемый узел 8 по положительным результатам контрол  блока 5 сравнени  по стимулирующим стробам. Контроль осуществл етс  с помощью тестов, включающих в себ  стимулы и эталоны. Стимулы - совокупность сигналов, одновременно подаваемых на входные контакты, эталоны - совокупность сигналов, которые должны по витьс  на выходных контактах исправного узла при подаче на его вход стимулов.

I

Устройство работает следующим

образом.

По сигналам управлени  с блока 7 командна  информаци  из блока 1 ввода поступает в блок управлени  и включает команды Начало, Запись 1, Запись 2, Блокировка теста, Проверка, Конец.

По команде Начало все блоки устройства устанавливаютс  в исходное состо ние.

теста поступает на вход элемента И 20, который формирует команду Блокировка индикации, блокирующую прохождение сигналов несравнени 

с выхода блока S сравнени  через элемент 12 запрета в блок 6 индикации и останов устройства по неисправности .

По команде Проверка начинаетс  считывание информации из блока 2 пам ти. Считанный тест поступает на первые входы коммутатора Ц, который выдел ет стимулы из тестз и подает их на входы контролируемого узла 8. Работой коммутатора k уп0 равл ет регистр 3 настройки, в котором хранитс  информаци  о входных контактах контролируемого узла 8. Одновременно тест поступает и на

5 первье входы блока 5 ера в не т-   через элемент ИЛИ 10. Стимулы, выделенные коммутатором k из теста, поступают на входы контоолируемогс узла 8, а затем вместе с сигналом последнего поступают на вторые аходы блока

0 сравнени  5 через элемент ИЛИ 1.

8 однократном режиме работы тест. на вход контролируемого узла 8 подаютс  однократно и по команде Конец из блока 6 индикации фиксируS етс  результат контрол .

Claims (2)

1. В случае, если во врем  прохождени  команды Блокировка теста не сформируетс  по какому-л бо выходу 7 По команде Запись 1 в регистр 3 настройки записываетс  информаци  о входных контактах провер емого узла 8. По команде Запись 2 тестова  информаци  записываетс  в блок 2 пам ти. По команде Блокировка теста начинает работать блок 9 разрешени  выдачи тестов (фиг. 2). В пределах длительности команды Блокировка теста (фиг, 3) формирователь 21 стробов формирует стимулирующие стробы (стр. 1, стр. 2). Стр. 1 (стр. 2) через элемент ИЛИ 10 (11) поступает на первые (вторые) входы блока 5 сравнени , который вырабатывает сигналы иесравнени . Сигналы несравненип поступают на входы элемента И 13. Элемент И 13 формирует сигнал Бгюкировка строба, блокирующий запуск J К-триггеров 18 и «19 по стр. 1 (стр. 2) через элемент И (15) и элемент НЕ 16 (17). Одновременно команда Блокировка 7 блока 5 сравнени  сигнал несравнени блокировка JK-триггеров 18 и 19 по стр. 1 (стр. 2) сигналом Блокировка строба снимаетс . Двойные JК-триггеры 18 и 19 формируют команду аварийного останова устройств АВОСТ 1 (АВОСТ 2), котора  поступае на дополнительный вход блока 7 упра лени  и на вход элемента И lg дл  блокировки формировани  команды Блокировка индикации. В блоке 6 индикации отражаютс  результаты кон рол  блока 5 сравнени  номера исправных выходов блока 5 сравнени , АВОСТ 1 (АВОСТ 2), номер теста}. Отсутствие индикации выхода блока 5 означает его неисправность. 8 слу.чае, если во врем  гфохожде ни  команды Проверка происходит несравнение каких-либо сигналов в блоке 5 сравнени , происходит останов устройства, и в блоке 6 индикации отражаетс  номер теста, в котором обнаружено несоответствие, и но мер контакта контролируемого узла 8, на котором происходит несраенени В циклическом режиме работы группа тестов циклически подаетс  на.входы контролируемого узла, что позвол ет вести поиск неисправносте Предлагаемое устройство, по срав нению с известным, с вводом блока разрешени  выдачи тестов позвол ет контролировать правильность формиро вани  сигналов несравнени  блоком сравнени  в процессе проверки контролируемого узла. В результате повы шаетс  достоверность контрол , что особенно важно дл  проверки узлов, имеющих много внешних контактов. , Формула изобретени  Устройство дл  контрол  цифровых узлов, содержащее блок ввода, блок пам ти, регистр настройки, коммутатор , блок сравнени , блок индикации, блок управлени , причем первый выход блока ввода подключен к первым входам блока пам ти и регистра настройки , второй вход которого подключен к первому выходу блока управлени , первый вход которого подключен к второму выходу блока ввода, вход которого подключен к второму выходу блока управлени , третий выход которого подключен к второму входу . блока пам ти, выход которого подключен к первому входу коммутатора , второй вход которого подключен к ВЫХОДУ регистра настройки, третий 7 вход и выход коммутатора подключены соответственно к выходу-входу контролируемого объекта, четвертый выход блока управлени  подключен к первому входу блока индикации, отличающеес  тем, что, с целью повышени  достоверности контрол , в него введены два элемента ИЛИ, элемент запрета, блок разрешени  выдачи тестов , содержащий четыре элемента И, два элемента НЕ, два JK-триггера, формирователь стробов, причем входы первого элемента И подключены соответственно к выходу блока сравнени  и к первому входу элемента запрета, второй вход которого подключен к выходу второго элемента И, первый вход которого подключен к п тому ВЬ1ХОДУ блока управлени , к входу формировател  стробов и к R-входам первого и второго JK-триггеров, К, Ср J-BXOды первого триггера объединены и подключены к выходу первого элемента НЕ, К, Ср, J-8xoды второго триггера объединены и подключены к выходу второго элемента НЕ, входы первого и второго элементов НЕ подключень соответственно к выходам третьего и четвертого элементов И, первые входы которых объединены и подключены к выходу первого элемента И, вторые входы третьего и четвертого элементов И подключены соответственно к первому и второму выходам формировател  стробов, первый выход которого соединен с первым входом первого элемента ИЛИ, а второй выход - с первым входом второго элемента ИЛИ, выходы первого и второго JK-триггеров подключены соответственно к второму и третьему входам второго элемента Иик второмувходу блока управлени , кроме того, второй вход первого элемента ИЛИ подключен к выходу блока пам ти, а выход - к первому входу блока сравнени , второй вход которого подключен к выходу второго элемента ИЛИ, второй вход которого подключен к выходам коммутатора и контролируемого объекта, выход элемента запрета подключен к второму входу блока индикации . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 607218, кл. G Об F 11/00, 1973.
2. 2.Авторское свидетельство СССР ff , кл. G Об F 11/00, 1Э76 (прототип).

   -т4

   Hmfofim f

   АотХммк t

   Mi Awf «.2

   LJ

   2J

   a

   26 27

   2« 25 30

   Фи.г.3