SU883917A2 - Устройство дл контрол монтажных схем - Google Patents

Устройство дл контрол монтажных схем Download PDF

Info

Publication number
SU883917A2
SU883917A2 SU802887306A SU2887306A SU883917A2 SU 883917 A2 SU883917 A2 SU 883917A2 SU 802887306 A SU802887306 A SU 802887306A SU 2887306 A SU2887306 A SU 2887306A SU 883917 A2 SU883917 A2 SU 883917A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
trigger
address counter
Prior art date
Application number
SU802887306A
Other languages
English (en)
Inventor
Валерий Николаевич Деркач
Александр Дмитриевич Московкин
Михаил Иванович Образцов
Евгений Александрович Оськин
Original Assignee
Калужское Специальное Конструкторско-Технологическое Бюро Производственного Объединения "Ока"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Калужское Специальное Конструкторско-Технологическое Бюро Производственного Объединения "Ока" filed Critical Калужское Специальное Конструкторско-Технологическое Бюро Производственного Объединения "Ока"
Priority to SU802887306A priority Critical patent/SU883917A2/ru
Application granted granted Critical
Publication of SU883917A2 publication Critical patent/SU883917A2/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Изобретение относитс  к области вычислительной техники и может быть использовано дл  контрол  правильнос ти соединений электрического монтажа По основному авт. св. № 593217 из вестно устройство дл  контрол  монтажных схем, содержащее счетчик входного адреса, первый и второй выходы которого соответственно соеди нены с первым входом блока вывода и адресным входом коммутатора входного адреса, первый выход которого соединен с выходом устройства, два коммутатора опроса, адресные входы которы соединены с первым выходом счетчика выходного адреса,вход первого коммутатора опроса соединен с первым входом устройства, схему сравнени , генератор импульсов, соединенный входо с третьим выходом счетчика входного адреса, блок хранени  эталонов, при чем два входа схемы сравнени  подклю чены соответственно к выходг1М первого и второго коммутаторов опроса, а выход - ко второму входу блока вво да,вход BTOpofO коммутатора опроса соединен с выходом блока хранени  эталонов,ход которого соединен со вторым выходом коммутатора входного адреса, первый счетчик выходного адреса соединен с выходом генератора импульсов, второй и третий выходы счетчика выходного адреса соединены соответственно с входом счетчика входного адреса и третьим входом блока ввода 1 . Недостаток указанного устройства состоит в низкой производительное-ти , что обусловлено двукратной проверкой каждой цепи. Цель изобретени  - повышение производительности устройства. Поставленна  цель достигаетс  тем, что в устройство введен блок управлени  переписью, содержащий два триггера , элемент И и группу элементов И, причем первые входы элементов И группы подключены к первому выходу счетчика входного адреса, вторые - к выходу первого триггера и информсщионному входу второго триггера, информационный вход.первого триггера соединен с входом счетчика входного адреса, синхронизирующие входы первого и второго триггеров юдключены к первому входу счетчика выходного адреса, а входы сброса - к выходу второго триггера, первый и второй входы элемента И соединены соответственно с выходом первого триггера
и первым входом счетчика выходного адреса, выход элемента И и выходы элементов И группы соединены со вторым входом счетчика выходного адреса .
На фиг. 1 представлена блок-схе|ма устройства; на фиг. 2 - функциональна  схема блока управлени  переписью; на фиг. 3 - пример реализации программируемого счетчика входного адреса.
Устройство (фиг. 1) содержит генератор 1 импульсов, схему сравнени  2, счетчик 3 входного адреса, блок 4 вывода, коммутатор 5 входного адреса , блок 6 хранени  эталонов коммутаторы 7 и 8 опроса, счетчик 9 выходного адреса, выход 10 и вход 11 устройства, подключенные к провер емому объекту 12, и блок 13 управлени  переписью.
Блок 13 управлени  переписью включает (фиг. 2) триггер 14, элементы И 15 группы и элемент И 16.
Счетчик входного адреса (фиг. 3) содержит счетчики 17 контактов и 18 разъемов, дешифраторы 19 и 20, переключатель 21 и элемент И-ИЛИ 22.
Устройство работает следующим образом.
Счетчи.к 3 через коммутатор 5 подает возбуждающее напр жение на одноименные точки провер емого объекта 12 и блока 6, которое поступает на те входы коммутаторов 7 и 8, которые имеют электрическую св зь по монтажным цеп м провер емого объекта 12 и блока 6.
Счетчик 3 формирует адрес точек опроса провер емого объекта 12 и блока б и выдает их на коммутаторы
7и 8, через -которые одноименные точки провер емого объекта 12 и блока б подключаютс  ко входам схемы сравнени  2. Несоответствие электрических св зей провер емого объекта электрическим св з м эталона вы вл ютс  схемой сравнени  2 и фиксируЮ1с  блоком 4.
По окончании цикла работы (перё полнению) счетчика 9 выдаетс  со второго выхода Импульс переключени  счетчика 3, после чего возбуждающее напр жение подаетс  на следующие одноименные точки провер емого объекта 12 и блока 6.
. f
Одновременно этот же импульс счетчика 9 попадает на второй вход блока 13, который разрешает перепись содержимого счетчика 3 в. счетчик 9.
8результате, в кгикдом цикле проверки очередного контакта осуществл етс  опрос адресов, больших по номеру чем номер входного контакта.
Перепись содержимого счетчика входного адреса в счетчик выходного сщреса осуществл етс  следующим образом.
Дешифратор 23 счетчика 9 вы вл ет положение счетчика 24, соответствующее последней опрашиваемой точке и подает сигнал на информационный вход D триггера 14 и импульр счета на вход С счетчика 3 входного адреса . На входы синхронизации триггера 14 подаетс  тактова  последовательность ТИ2, сдвинута  по фазе относительно тактовой последовательности ТИ1 и равна  ее по частоте. Первым импульсом ТИ2 сигнал с дешифратора 23 запоминаетс  первым триггером , а вторым - вторым триггером 14, второй триггер 14/ переключа сь , устанавливает схему по входа сброса в исходное состо ние. При этрм формируетс  на выходе первого триггера сигнал разрешени  перезаписи продолжительностью, равной длительностью периода ТИ2. Сигнал разрешени  перезаписи подаетс  на вход элемента 16 и запрещает прохождени импульсов счета ТИ1 на счетный вход С счетчика 24.
Производительность устройства может быть еще более повышена, если в конструкцию счетчиков 3 и 9 ввест узел, позвол ющий учесть конкретную номенклатуру разъемов провер емого объекта. На фиг. 3 показана схема реализации такого счетчика, на примере счетчика 3 входного адреса.
На счетный вход С счетчика 17 поступают импульсы тактовой последовательности ТИ1. Сигналы с выходов счетчика подаютс  на входы дешифратора 19, количество выходов численно равно максимальной емкости счетчика . Счетчик 18 выдает сигналы на входы дешифратора 20. Переключатель 21 обеспечивает коммутацию выходов с дешифратора 19 на первые входы элемента И-ИЛИ 22i. Сигналы с выходо дешифратора 20 подаютс  на вторые входы элемента И-ИЛИ 22.
Сигнал.с выхода элемента И-ИЛИ подаетс  на установочный вход счетчика 17 контактов и на счетный вход счетчика 18 разъемов. Дл  ка сдого положени  счетчика разъемов (номера разъемов провер емого издели ) устанавливаетс  соответствуница  емкость счетчика контактов. В момент заполнени  счетчика контактов на выходе элемента И-ИЛИ вырабатываетс , импульс, устанавливающий счетчик 17 в исходное состо ние и продвигакидай счетчик 18 разъемов на 1 шаг. Переключатель 21 в частном случае может представл ть собой сменную кроссироку выходов счетчика контактов и счетчика разъемов на входы элементов И-ИЛИ.
Таким образом, устройство обеспечийает сокращение времени контрол  монтё1жа вдвое, а также исключает повторную регистрацию .лишних и отсуствующих цепей и выдачу в реальных
адресах ( номера контактов, и разъемов начала и конца цепи}, что значительно сокращает трудоемкость анализа (вы вленных ошибок монтгика.

Claims (1)

1. Устройство дл  контрол  монтажных схем по авт. св. 593217, отличающеес  тем, что, с целью повышени  производительности устройства, в него введен блок управлени  переписью, сод жа||01й два триггера, элемент И и группу элементов И, причем первые входы элементов И 1РУППЫ подключены к первому входу счетчика входного адреса, вторые к выходу первого триггера и информационному входу второго триггера, информационный вход первого триггера соединен с входом счетчика входного адреса, синхронизирукхцие входы первого и второго триггеров подключены к первому входу счетчика выходного адреса, а входы сброса - к выходу второго триггера, первый и второй ОБХОДЫ элемента И соединены соответственно с выходом первого триггера и первым входом счетчик выходного адреса, выход элемента И и выхода) элементов И группы соединены со вторым входом счетчика выходного адреса.
HcTO4ifflKH информации, прин тые во вш1мание при экспертизе
5 1. Авторское свидетельство СССР . 593217, кл. 6 06 F 15/46, 1976 (прототип).
ff
12
J. k
д
Г W
фиг.1
SU802887306A 1980-02-20 1980-02-20 Устройство дл контрол монтажных схем SU883917A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802887306A SU883917A2 (ru) 1980-02-20 1980-02-20 Устройство дл контрол монтажных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802887306A SU883917A2 (ru) 1980-02-20 1980-02-20 Устройство дл контрол монтажных схем

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU593217 Addition

Publications (1)

Publication Number Publication Date
SU883917A2 true SU883917A2 (ru) 1981-11-23

Family

ID=20879801

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802887306A SU883917A2 (ru) 1980-02-20 1980-02-20 Устройство дл контрол монтажных схем

Country Status (1)

Country Link
SU (1) SU883917A2 (ru)

Similar Documents

Publication Publication Date Title
KR100684120B1 (ko) 집적 다중 채널 아날로그 테스트 장치 아키텍쳐
US3843893A (en) Logical synchronization of test instruments
SU883917A2 (ru) Устройство дл контрол монтажных схем
SU920788A1 (ru) Устройство дл регистрации времени работы оборудовани
SU911383A1 (ru) Устройство дл динамических испытаний цифровых элементов
SU993168A1 (ru) Устройство дл контрол логических узлов
RU2179729C2 (ru) Устройство для проверки электронных схем
SU1432528A2 (ru) Устройство дл контрол функционировани логических блоков
SU1176333A1 (ru) Устройство дл контрол многовыходных цифровых узлов
SU729513A1 (ru) Устройство дл контрол на функционирование логических комбинационных схем
SU1037259A1 (ru) Устройство дл контрол цифровых блоков
SU1571619A1 (ru) Устройство дл контрол монтажных схем
SU1725221A1 (ru) Устройство дл обработки реакции логических блоков
SU1339460A1 (ru) Устройство дл автоматического контрол сопротивлени изол ции электрических цепей
SU762014A1 (ru) Устройство для диагностики неисправностей цифровых узлов 1
SU1695269A1 (ru) Автоматизированна система контрол
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU758078A1 (ru) Устройство для ресурсных испытаний реле 1
SU1045174A1 (ru) Устройство дл контрол шин координатных матриц
SU920697A1 (ru) Устройство опроса информационных каналов
SU1735854A1 (ru) Устройство дл контрол цифровой аппаратуры
SU1168952A1 (ru) Устройство дл контрол дискретной аппаратуры с блочной структурой
SU1265779A1 (ru) Устройство дл имитации сбоев и неисправностей цифровой вычислительной машины
SU1531100A1 (ru) Устройство дл контрол радиоэлектронных блоков
SU1196875A1 (ru) Устройство дл функционального контрол цифровых блоков