SU1735854A1 - Устройство дл контрол цифровой аппаратуры - Google Patents

Abstract

Изобретение относитс  к автома- / тике, вычислительной технике и системам управлени  и может использоватьс  в приборостроении, производстве и эксплуатации электронной аппаратуры . Цель изобретени  - увеличение глубины контрол . Устройство дл  диагностики цифровой аппаратуры содержит блок 8 управлени , блок А сравнени , управл емый таймер 6, блок 1 пам ти тестов, блок 2 пам ти эталона, сигнатурный анализатор 7 узел S коммутации, контролируемую цифровую аппаратуру 3. ил.

Description

оо ел

00

ел

Ј

31

Изобретение относитс  к автоматике и вычислительной технике, и может быть использовано в аппаратуре автоматизированного контрол  и диагностировани  цифровых узлов.

Целью изобретени   вл етс  увеличение глубины контрол .

На фиг.1 показано устройство дл  контрол i на фиг.2 - узел коммутации на Фиг.З программируемый таймер; на фиг. - блок управлени .

Устройство содержит блок 1 пам ти тестов, блок 2 пам ти эталона 2,контролируемую цифровую аппаратуру 3, блок А сравнени , узел i 5 коммутации , программируемый таймер 6., сигнатурный анализатор 7., блок 8 управлени .

Узэл 5 коммутации содержит дешифратор 9, группу коммутаторов 10, коммутатор 11, зонд 12,

Программируемый таймер содержит триггер 13, счетчики 14 и 15, элемен И 16, генератор 17 построенный на кварцевом резонаторе, элементах НЕ 18 и 19, резисторах 20,1.. .20,k.Блок управлени  содержит формирователь 21 импульса, элементы ИЛИ 22, элемент И 23, элемент ИЛИ 2k, счетчик 25, триггер 26, элементы ИЛИ 27 и 28, формирователь 29 импульса, триггер 30, дешифратор 31 триггер 32, элемент И 33, кнопку 3 сброса, формирователь 35 импульса.

Блок 1 пам ти тестов представл ет собой ПЗУ с расширенным набором полей пам ти 1 { 2..., nl, тле содержатс  поле тестов, поле адресов контрольных точек, поле адресов эталонных сигнатур, поле кода длительности микротеста. Поле адресов контрольных точек содержит адреса кодов наборов контрольных точек контролируемой цифровой аппаратуры 3. Первый набор содержит минимальное количество основных, наиболее важных, контрольных точек - выходов, контролируемой цифровой аппаратуры 3. Проверка первого набора определ ет неисправный узел .цифровой аппаратуры 3. Второй набор контрольных точек содержит узловые контрольные точки дл  проверки каждого узла. Следующий набор содержит дополнительные контрольные точки второго набора и т.д. Переходы между контрольными точками определены в блоке 1 пам ти тестов.

5

5

0

Таким образом, каждый набор контрольных точек увеличивает глубину локализации дл  вы влени  неисправно- го компонента контролируемой цифровой аппаратуры,  вл ющегос  источником неправильного функционировани .

Информаци  в блоке 1 пам ти тестов записана следующим образом.

В хран тс  коды тестовых последовательностей , коды длительности микротеста, коды номеров контрольных точек, например, при вы влении неисправности в первом наборе контрольных точек {N,}, по коду номера контрольной точки п вызываютс  коды теста, длительности микротеста , адрес эталонной сигнатуры, адрес контрольной точки.

При несравнении эталонной сигнатуры с текущей необходимо увеличить глубину локализации, дл  чего переключаетс  поле пам ти ПЗУ. От кода номера контрольной точки первого набора п; осуществл етс  переход к коду соответствующей ей первой контрольной точке второго набора njj, затем к коду второй контрольной точки второго набора nj2 и т.д,

n,e{N/}, nje{Nt},

nj,,

l)Z

)к

и т. д,

Таким образом, блок пам ти тестов 1 совмещает функции блока пам ти мо

дели контролируемой цифровой аппаратуры , блока анализа последовательности проверки, блока пам ти тестов и длительности микротестов и позвол ет провести гибкую процедуру диагностики , завис щую от промежуточных результатов проверок.

Блок 2 пам ти эталона содержит эталонные сигнатуры дл  наборов контрольных точек контролируемой цифровой

аппаратуры. Эталонные сигнатуры в каждой контрольной точке используютс  дл  сравнени - с текущими сигнатурами , полученными непосредственно при контроле объекта.

Блок -4 сравнени  служит дл  сравнени  текущей сигнатуры контролируемой цифровой аппаратуры 3, поступающей на вход данных от сигнатурного анализатора 7 и эталонной сигнатуры,

поступающей на вход данных из блока 2 пам ти эталона. Результаты сравнени  поступают в блок Г управлени  .Узел 5 коммутации служит дл  подключени  устройства контрол  к цифровой аппаратуре 3 и переключени  выходов устройства с программируемого мультиплексора на управл емый зон {В состав узла 5 коммутации входит дешифратор необходимой разр дности, реализованный, например, на ИМС 555 ИД7 мультиплексор с необходимым числом входов, например, ИМС серии 561 КП2, и управл емый зонд (фиг. 2),

Программируемый таймер 6 выполн ет функции управл емого генератора, собранного на ИМС 555 ЛН1 и 555 ТМ2 и счетчиков делителей необходимой разр дности, собранных на ИМС 555 ИЕ По приходу сигнала разрешени  на вхо V импульсы с управл емого генератора начинают поступать на тактовый вход первого счетчика, который вырабатывает синхроимпульсы, поступающие на вход синхронизации С сигнатурного анализатора 7 Коэффициент делени  первого счетчика зависит от кода на группе информационных входов D. Второй счетчик осуществл ет деление частоты первого на жестко заданное число и определ ет длительность микротеста .

Сигнатурный анализатор 7. сжимает выходные реакции в контрольных точках контролируемой цифровой аппаратуры 3 в шестнадцатеричные коды - сигнатуры, которые используютс  дл  сравнени  с эталонными сигнатурами, записанными в блоке 2 пам ти эталона

Блок 8 управлени  предназначен дл  синхронизации работы всех блоков устройства, дл  управлени  обменом данными между блоками, а также дл  управлени  процессом поиска неисправностей в автоматическом режиме, в режиме управл емого зонда и дл  формировани  сообщений оператору о результатах поиска неисправного компонента электронной схемы.

При поступлении сигнала сравнени  от блока k сравнени  блок 8 управлени  вырабатывает управл ющие сигналы дл  перехода к проверке следую-/ щей контрольной точки первого набора и сбрасывает сигнатурный анализатор 7 и программируемый таймер 6,

При поступлении сигнала несравнени  от блока 4 сравнени  блок 8 управлени  вырабатывает управл ющие . сигналы дл  переключени  пол  ПЗУ в блоке 1 пам ти тестов и перехода к . проверкам соответствующих контролв- ных точек второго набора и сбрасыва

д.

73585 6

ет сигнатурный анализатор 7 и програм« 5

10

15

20

25

мируемый таймер 6,

При поступлении сигналов Равно и Неравно из блока k сравнени  и сигналов из блока 1 блок 8 управлени  вырабатывает управл ющие сигналы Сброс 1 на выходе элемента ИЛИ 22, Сброс 2 на, выходе формировател  29. Сброс 3 на выходе формировател  35 сигнал переключени  пол  пам ти на выходах счетчика 25 сигнал увеличени  содержимого счетчика адреса, вход щего в состав блока Л, на выходе формировател  21 и управл ющий сигнал дл  узла коммутации .

Блок управлени  работает следующим образом.

По сигналу сравнени , .поступающе- му на вход элемента ИЛИ 22, триггер 26 выдаёт управл ющий сигнал Сброс 1 и на выходе формировател  29 по- гвл етс  управл ющий сигнал Сброс 2 на выходе элемента 28 по вл етс  сигнал Сброс 3, на выходе элементов 21 и 2k формируетс  сигнал увеличени  на единицу адреса блока 1,

При по влении сигнала несравнени , ,« поступающего на вход элемента ИЛИ 22, триггер 26 выдает управл ющий сигнал Сброс 1., на выходе формировател  29 по вл етс  управл ющий сигнал Сброс 2, сигнал несравнени  запоминаетс  в триггере 26.,

При повторном по влении сигнала несравнени  дешифратор 31 выдает сиг- нал переключени  пол  ПЗУ в блоке 1, запрещаетс  прохождение сигнала через элемент 23, триггер 26 выдает управл ющий сигнал Сброс 1, на выходе формировател  29 по вл етс  управл ющий сигнал Сброс 2, триггер 30 по-. дает управл ющий сигнал дл  переключени  узла 5 коммутации на выход управл емого зонда 12,

При нажатии кнопки Пуск через элемент И 33 на выходе элементов 21 и 2k по вл етс  сигнал увеличени  содержимого счетчика адреса блока 1«

По окончании поиска на выход де- шифр§тора 31 поступает логический О элементы 32 и 33 запрещают прохожде- ние сигнала к элементам 21 и 22, содержимое счетчика адреса блока 1 не увеличиваетс . Дл  установки устройства в исходное состо ние должна быть нажата кнопка , устройство переходит в ожидание сигнала Старт.

35

40

4S

SO

7

Устройство работает следующим образом .

После запуска устройства блоком 8 управлени  на выходе блока 1 пам ти тестов по вл етс  код теста, записанный по нулевому адресу, который поступает на вход контролируемой цифровой аппаратуры, код номера контрольной точки, поступающий на вход узла коммутации, код длительности микротеста, код сигнатуры, поступающие на вход блока пам ти эталона который производит выборку эталонно сигнатуры.

При поступлении сигнала запуска устройство переходит в автоматический режим проверки первого набора контрольных точек и программируемый таймер 6 выдает опорную частоту С выхода программируемого таймера 6 тактовые импульсы поступают на вход сигнатурного анализатора 7 который получает выходные реакции с контрольной точки цифровой аппаратуры 3 и производит их поразр дную свертку в шестнадцатеричный код - сигнатуру По окончании свертки на выходе программируемого таймера по вл етс  строб, разрешающий считывание CHI- натуры в блоке 2 пам ти эталона. В блоке сравнени  текуща  сигнатура сравниваетс  с эталонной сигнатурой данной контрольной точки. Если CHI- натуры совпадают, то на выходе блока 4 сравнени  по вл етс  сигнал сравнени , по которому блок 8 управлени  сбрасывает программируемый таймер 6, сигнатурный анализатор 7 и подает следующий синхроимпульс на вход С блока 1 пам ти тестов.

Далее блок 1 пам ти тестов выдает код номера следующей контрольной точки первого набора основных контрольных точек цифровой аппаратуры 3 и опрос циклически повтор етс  до тех пор, пока не возникает неисправность .

При возникновении неисправности на выходе блока А сравнени  по вл етс  сигнал несравнени . Дл  повышени  достоверности производитс  повторна  проверка первого набора контрольных точек. Сигнал несравнени  запоминаетс  в блоке 8 управлени , и процедура-проверки первого набора повтор етс . Если при повторном прохождении набора контрольных точек сигнал несравнени  отсутствует , то сигнал несравнени  в бло15

ке 8 сбрасываетс , и циклическа  про-. верка контрольных точек первого на- / бора продолжаетс  дальше.

Если же сигнал несравнени  фик- i сируетс  устройством повторно, то устройство переводитс  в полуавтоматический режим зонда, управл емого командами данного устройства дл 

.Q увеличени  глубины поиска. По сигналу несравнени  блок 8 управлени  переключает поле пам ти в блоке 1 пам ти тестов и формирует сигналы сброса программируемого таймера 6 и сигнатурного анализатора 7.

В блоке 1 пам ти тестов по коду номера контрольной точки, где обнаружена неисправность, определ ютс  контрольные точки второго набора,

2« имеющие св зи с данной точки первого набора, и исключаютс  лишние контрольные точки второго набораk Код номера следующей контрольной точки сообщаетс  оператору, управл емый

j, зонд устанавливаетс  оператором, о чем подтверждаетс  нажатием кнопки. При замыкании кнопки блок 8 управлени  переключает вход узла 2 коммутации с мультиплексора на управл емый зонд, следующа  контрольна  точка

™ становитс  текущей, код ее сигнатуры поступает в блок 2 пам ти Эталона , код длительности микротеста поступает в программируемый таймер 6, и блок сравнени  осуществл ет сравне35 ние поступивших сигнатур.

Процедура сравнени  узловых контрольных точек осуществл етс  аналогично описанной выше, в случае невы влени  неисправности в данном на40 боре в блок 1 пам ти тестов переключаетс  поле ПЗУ и осуществл етс  переход к следующему набору контрольных точек (дополнительных), увеличива  глубину поиска неисправности.

45 Поиск неисправного компонента останавливаетс , когда заданные наборы контрольных точек исчерпаны. Оператору сообщаютс  результаты контрол  - неисправный компонент или группа ком50 понентов, которые подлежат замене. Введение программируемого таймера 6, сигнатурного анализатора 7 и органи- заци  полей в блоке 1 пам ти тестов позвол ют увеличить глубину поиска

55 неисправности за счет анализа промежуточных сигнатур в контрольных точках аппаратуры 3, переключени  полей ПЗУ с наборами контрольных точек, увеличени  глубины проверка набора

контрольных точек и быточных проверок.

исключением иэФормула изобретени 

Устройство дл  контрол  цифровой аппаратуры, содержащее блок пам ти тестов, блок пам ти эталона, блок управлени , блок сравнени , узел коммутации , причем вход пуска устройства соединен с входом пуска блока управлени , группа выходов пол  управлени  которого соединена с группой адресных входов блока пам ти тестов, группа выходов пол  тестов которого  вл етс  группой выходов устройства дл  подключени  к группе входов контролируемой цифровой аппаратуры, группа информационных входов узла коммутации  вл етс  группой информационных входов устройства дл  подключени  к группе выходов контролируемой цифровой аппаратуры, группа выходов пол  адреса вывода контролируемой цифровой аппаратуры блока пам ти тестов соединена- с группой адресных входов узла коммутации, первый

выход пол  управлени  блока управлени  соединен с синхровходом блока пам ти тестов, выход Неравно блока сравнени  соединен с первым входом логического услови  блока управлени , отличающеес  тем, что, с целью увеличени  глубины контрол , устройство содержит таймер и сигнатурный анализатор, причем выход Равно блока сравнени  соединен с вторым входом логического услови  блока управлени , третий и четвертый выходы пол  управлени  кото- I

0

5

рого соединены с входами сброса таймера и сигнатурного анализатора со- , ответственно, п тый выход пол  управлени  блока управлени  соединен с входом разрешени  узла коммутации, выходы которого соединены с информационными входами сигнатурного анализатора , группа выходов которого соединена с первой группой информационных входов блока сравнени , втора  группа информационных входов которого соединена с группой выходов блока пам ти эталона вход синхронизации которого соединен с первым выходом таймера и с входом синхронизации блока сравнени , группа информационных входов таймера соединена с группой выходов пол  кода

длительности микротеста блока пам ти тестов, группа выходов пол  адреса эталона которого соединена с первой группой адресных входов блока пам ти эталона, втора  группа адресных входов которого соединена с группой выходов пол  адреса вывода контролируемой цифровой аппаратуры блока пам ти тестов, второй выход таймера . соединен с входом синхронизации1сигнатурного анализатора, информационный вход узла коммутации  вл етс  входом устройства дл  подключени  к контрольной точке контролируемой цифровой аппаратуры, вход запуска таймера соединен с входом устрой5 ства дл  подключени  к выходу признака начала срабатывани  контролируемой цифровой аппаратуры, шестой выход пол  управлени  блока управлени  соединен с входом разрешени  блока

0 пам ти теста.

5

0

От

Кб

M

K1

К5

ФигА

Claims (1)

1. Формула изобретения

   Устройство для контроля цифровой аппаратуры, содержащее блок памяти тестов, блок памяти эталона, блок управления, блок сравнения, узел коммутации, причем вход пуска устройства соединен с входом пуска блока управления, группа выходов поля управления которого соединена с группой адресных входов блока памяти тестов, группа выходов поля тестов которого является группой выходов устройства для подключения к группе входов контролируемой цифровой аппаратуры, группа информационных входов узла коммутации является группой информационных входов устройства для подклю- чения к группе выходов контролируемой цифровой аппаратуры, группа выходов поля адреса вывода контролируемой цифровой аппаратуры блока памяти тестов соединена- сгруппой адресных входов узла коммутации, первый выход поля управления блока управления соединен с синхровходом блока памяти тестов, выход Неравно блока сравнения соединен с первым входом логического условия блока управления, отличающееся тем, что, с целью увеличения глубины контроля, устройство содержит таймер и сигнатурный анализатор, причем выход Равно блока сравнения соединен с вторым входом логического условия блока управления, третий и четвертый выходы поля управления кото· 1 .

   5854 10 ί рого соединены с входами сброса тай-; мера и сигнатурного анализатора соответственно, пятый выход поля управления блока управления соединен

   5 с входом разрешения узла коммутации, выходы которого соединены с информационными входами сигнатурного анализатора, группа выходов которого сое10 динена с первой группой информационных входов блока сравнения, вторая группа информационных входов которого соединена с группой выходов блока памяти эталона, вход синхронизации которого соединен с первым ⁵ выходом таймера и с входом синхронизации блока сравнения, группа информационных входов таймера соединена с группой выходов поля кода

   20 длительности микротеста блока памяти тестов, труппа выходов поля адреса эталона’ которого соединена с первой группой адресных входов блока памяти эталона, вторая группа адресных

   25 входов которого соединена с группой, выходов поля адреса вывода контролируемой цифровой аппаратуры блока памяти тестов, второй выход таймера соединен с входом синхронизации^-сигнатурного анализатора, информационно ный вход узла коммутации является входом устройства для подключения к контрольной точке контролируемой цифровой аппаратуры, вход запуска таймера соединен с входом устрой35 ства для подключения к выходу признака начала срабатывания контролируемой цифровой аппаратуры, шестой выход поля управления блока управления соединен с входом разрешения^-блока 40 памяти теста.