SU1381517A1 - Устройство дл контрол логических схем - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и м.б. использовано дл  контрол  логических схем. Цель изобретени  - повышение достоверности контрол . Устройство содержит генератор тестов J, регистр теста 2, группу ЦАП 3, схемы сравнени  4,25, контролируемую схему 5, вычитатель 6, блок синхронизации 7, блок индикации 8, блок хранени  эталона 9, регистр входов-выходов 10, коммутатор входов-выходов 11, шинные формирователи 16, регистр маски 17, генератор 18, группы элементов И 19,21, группу счетчиков 20, группу формирователей импульсов, регистр эталонных временных интервалов 24, группу элементов задержки 26. 4 ил. (Л 00 00 ел

Description

(риг. /

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  контрол  логических схем.

Цель изобретени  - повышение дос- товерности контрол .

На фиг.1 показана схема устройства дл  контрол ; на фиг,2 - схема блока управлени ; на фиг,3 - временна  диаграмма работы устройства; на фиг, 4 временна  диаграмма работы блока управлени .

Устройство (фиг,1) содержит генератор 1 тестов, регистр) 2 теста, группу цифроаналоговых преобразовате- лей 3, вторук схему 4 сравнени , контролируемую схему 5,вычитатель 6, блок 7 синхронизации, блок 8 индикации , блок 9 хранени  эталонов, ре

гистр 10 входов-выходов, коммутатор II входов-выходов, элементы 12-1 с третьим состо нием, элемент ИЛИ- НЕ 15, шинные формирователи 16, регистр 17 маски, генератор 18 синхроимпульсов , перв.ую группу элементов И 19, группу счетчиков 20, вторую группу элементов И 21, группу форми- рователер импульсов образованную из группы элементов НЕ 22 и группы дифференцирующих элементов 23,регистр 2 эталонных временных интервалов, первую схему 25 сравнени , группу элементов 26 задержки.

Блок управлени  (фиг,2) содержит элемент 27 задержки, элемент И 28, элемент НЕ 29, счетчик 30, элемент НЕ 31, элемент ИЛИ-НЕ 32, элемент И 33, триггер 34, элемент ИЛИ-НЕ 35, семь элементов НЕ 36, кнопка 37 начальной установки, дешифратор 38, дифференцирующий элемент 39,

Г енератор тестов предназначен дл  введени  информации, необходимой дл  анализа схемы 5, Регистр 2 предназначен дл  хранени  и выдачи на блоки 3 и 4 необходимой информации в дискретной форме дл  анализа схемы 5

Группа цифро-аналоговых преобразователей 3 предназначена дл  преобразовани  информации, поступающей с регистра 2 в дискретной форме, и выдачи ее в виде сигналов в аналоговой форме через коммутатор 11 на конролируемую схему 5 или входы вычита- тел  6 и формирователи 16,

Схема 4 сравнени  предназначена дл  сравнени  сигналов в дискретной форме, поступающих с вычитател  6 и

регистра

с которого задаетс  этад

5

0

5

0

5

0

5

0

5

лонный результат, а также выдачи результатов сравнени  в блоки 7 и 8,

Вычитатель 6 предназначен дл  анализа сигналов в аналоговой форме, поступающих с коммутатора 11, путем сравнени  их с эталонами верхних и нижних параметров, поступающими с блока 9 хранени  эталонов, а также преобразовани  сигналов аналоговой формы, поступающих с выходов коммутатора 11 , в сигналы дискретной формы , выдаваемые в схему 4 сравнени .

Блок 7 синхронизации вырабатывает управл ющие сигналы и синхронизирует работу всего устройства в зависимости от сигналов, поступающих на него с блоков J,4 ,и 25, Блок 8 индикации предназначен дл  индикации результатов сравнени . Блок 9 хранени  эталонов предназначен дл  хранени  верхних и нижних пределов параметров в соответствии с требовани ми, предъ вл емыми к параметрам контролируемой схемы 5,

Регистр 10 предназначен дл  хранени  и выдачи на коммутатор 11 информации о входах-выходах схемы 5, Коммутатор 11предназначен дл  коммутации входов-выходов схемы объекта 5, Если на управл ющие входы коммутатора И проходит код (01) с выходов регистра JO, элемент 12 открываетс , а элементы J3 и 14 закрываютс . Контрольные сигналы с выхода регистра 2 через преобразователь 3 доступают на вход контролируемой схемы 5, Если на управл ющие входы коммутатора приходит соответствующа  комбинаци  (10) с выхода регистра 10, элементы 12 и 13 закрыты и открыт элемент 14, Сигнал данного выхода контролируемой схемы поступает через элемент 14 на вход вычитател  6 и формирователи 16,

Если на управл ющие входы коммутатора 11 приходит соответствующа  комбинаци  (ОО), выходной сигнал элемента Ш1Р1-НЕ 15 открывает элемент 13, а управл ющие сигналы регистра 10 закрывают элементы 12 и 14, Тестовые сигналы с выхода регистра 2 через преобразователь 3 поступают на преобразователь 6 и формирователи 16 и обеспечиваетс  пассивный режим коммутации устройства с контролируемым объектом, что позвол ет достигнуть логической гибкости, возможности кон т- рол  параметров логической схемы по

заданным пределам, оперативностн пе- рестройкн устройства при-смене объекта контрол  и перехода в режим самоконтрол  .

Формирователь предназначен дл  преобразовани  различных сигналов в уровни сигналов транзисторно-транзисторной логики (ТТЛ).

Регистр 17 маски предназначен дл  хранени  и выдачи информации, управл ющей прохождением импульсов с генератора 18 через элементы И 19. При наличии на входе злемента И 19 разрешающего сигнала с регистра 17 в течение времени присутстви  на другом входе элемента И 19 единичного информационного сигнала с соответствующего выхода формировател  16 на вход соответствующего счетчика 20 прохо- д т импульсы стабильной частоты генератора 18, Число этих импульсов, проход щих на вход того или иного счетчика , определ ет длительность соответствующего информационного сигнала

Группа элементов И 21, группа элементов НЕ 22 и группа дифференцирующих элементов 23 обеспечивают прохождение сигналов со счетчиков на схему 25 сравнени  лишь после окончани  счета. Сигналом, разрешающим прохождение сигналов с какого-либо счетчика через соответствующие элементы И 21,  вл етс  производна  заднего фронта единичного информационного сигнала с соответствующего выхода формировател  16, сброс счетчика осуществл етс  той же производной заднего фронта информационного сигнала с некоторым запаздыванием, обеспечивае- мым соответствующим элементом 26 задержки .

Регистр 24 предназначен дл  хранени  и выдачи на схему 25 необходимой информации по временным характерис- тикам сигналов в дискретной форме дл  анализа схем объекта.

Схема 25 сравнени  временных интервалов предназначена дл  сравнени  сигналов в дискретной форме, посту пающих с группы счетчиков 20 через группу элементов И 21 и регистра 2А, а также выдачи результата сравнени  в блоки 7 и 8.

На фиг.З приведены временные диаграммы сигналов, по сн ющие принцип работы устройства.

Программа проверки объекта и тестировани  устройства, в качестве но

5 0 5

Q Q

5

,.

5

сител  которой выбрана перфолента, начинаетс  с кода Начало программы, после которого следует код, определ ющий режим коммутации каждого входного-выходного узла, при котором выходы регистра 2 подключаютс  через группу элементов коммутатора 1 1 к входам вы читател  6 и формирователей 16. Далее следует подпрограмма тестового контрол  устройства, состо ща  из 3n+J строк, где п - максимальное число контактов подключени  анализируемой схемы.

Каждые три строки подпрограммы со ответствуют определенному каналу тракта контрол , а записанна  в них информаци  соответствует коду того сигнала с определенными параметрами, которым необходимо произвести контроль канала. При проверке устройства контролируютс  все каналы прохожде- ни  информации. О правильности работы устройства свидетельствуют сигналы , поступающие со схем А и 25 сравнени  на блок 7, который выдает на генератор J синхросигнал, по которому формируетс  следующий тестовый набор. В случае какой-либо неисправности со схемы 4 и/или 25 на блоки 7 и 8 поступает сигнал Неисправность устройства, по которому блок 7 прекращает дальнейщий ввод тестов,блок 8 высвечивает табло Неготовность, а также указывает адрес неисправности устройства, после чего неисправность устран етс  оператором и цикл проверки повтор етс . Если программа контрол  устройства прощла успешно, с перфоленты по сигналу блока 7 в генератор J поступает код Конец подпрограммы контрол  устройства, соответствующий сигнал генератора J в блоке 7 вызывает формирование команд возврата в исходное состо ние всех блоков устройства, после чего на выходных шинах регистра JO с генератора 1 устанавливаетс  код, который переводит коммутатор в режим Контроль объекта, причем узлы коммутатора, соответствующие входам контролируемого объекта, настраиваютс  на вывод контрольной информации из устройства На объект контрол , а узлы, соответствующие выходам схемы, устанавливаютс  в состо ние Ввод, на соответствующих входах формирователей J6 устанавливаютс  требуем.1с значени  уставок .

Далее производитс  контроль объек та. Информаци  трех строк подпрограммы считываетс  из генератора 1 в регистры 2, 24 и 17. Пр}1 этом в каждом разр де регистра 2 формируетс  кодова  информаци , задающа  сигнал с необходимыми амплитудными и временными параметрами по каждому контакту контролируемой схемы 5, в разр дах ре- гистра 24 формируютс  кодовые комбинации , задающие сигналы с требуемым временным параметром по тем контактам с кон7ролируемого объекта, по которым необходим контроль временных характеристик,сигналов, на соответствующих выходах регистра 17 устанавливаютс  единичные уровни напр жени . Содержимое регистра 2 по команде из блока 7, вырабатываемой так же, как и в процессе контрол  устройства,по коду считывани  строки преобразуетс  в аналоговую форму через преобразователь 3 и поступает через коммутатор 1 на контролируемую схему 5. Эта же информаци  с рег истра 2 поступает в схему 4 сравнени . Блок 7 осуществл ет опрос контролируемой схемы 5 по всем контактам.

Сигнал в аналоговой форме поступа ет от контакта через коммутатор 11, вычитатель 6 и формирователи 16. В вычитателе 6 сигнал гшализируетс  по величине сравнени  с эталонами верхнего и нижнего пределов анализируемой амплитуды. Результат преобразуетс  в дискретную форму и по команде блока 7 подаетс  на схему 4 сравнени , где сравниваетс  с сигналами,поступающими с регистра 2. Результат сравнени  подаетс  в блоки 7 и 8. В формировател х 16 коммутаторов уровн сигналов преобразуютс  в уровни ТТЛ и поступают на вторые входы трехвхо- довых элементов И. Через те элементы на первом и втором входах которых присутствуют единичные уровни, на входы соответствующих счетчиков 20 -проход т импульсы с генератора J8. Пост т1ление импульсов на входы счетчиков прекращаетс  с окончанием действи  соответствующих единичных сигналов с выходов формирователей на вторые входы элементов И J9, Таким образом, в счетчиках 20 оказьшаютс  записанными числа, характеризующие длительность сигналов на соответствущих выходах контролируемого объекта. Элементы НЕ 22 и дифференцирующие

5

g „

0

5

элементы 23 из заднего фронта единичных сигналов с выходов формирователей 16 формируют импульсы, которые разрешают прохождение сигналов с выходов счетчиков 20 через элемен1ы 21 на схему 25 сравнени  временных интервалов , где эти сигналы сравниваютс  с сигналами, поступающими с регистра 24. Результат сравнени  подаетс  в блоки 7 и 8. Если анализируема  схема по данной подпрограмме работает нормально, блок 7 вырабатывает сигнал дл  считывани  следующей программы , и цикл повтор етс . По окончании всей программы проверок блок 7 вырабатывает сигнал о годности контролируемой схемы 5, который поступает в блок 8 индикации и высвечивает табло Годен.

В случае несоответстви  логического функпдюнировани  либо заданных амплитудных и/или временных параметров провер емой схемы 5 в соответствии с программой, блок 7 вырабатывает сигнал , останавливающий дальнейшую проверку объекта. Этот сигнал поступает в блок 8 индикации, который высвечивает табло Брак, а также указывает адрес неисправности контролируемой схемы. Это позвол ет включить в устройство диагностику отказов. При Необходимости дальнейша  проверка контролируемой схемы осуществл етс  ручным запуском устройства..

Блок работает следуюшд м образом.

Перед началом работы кратковремен- ньси нажатием кнопки элементы с пам тью устанавливаютс  в исходное состо ние: счетчик 30 - в начальное состо ние , триггер 34 - в единичное состо ние.

Синхроимпульсы с генератора тестов поступают на вход элемента задержки, который служит дл  задержки синхроимпульсов относительно соответствую- uiyix информационных сигналов на врем , необходимое дл  окончани  переходных процессов в блоках, на которые поступают информационные сигналы.

Единичный сигнал с пр мого выхода триггера 34 разрешает прохождение синхроимпульсов с выхода элемента задержки через элемент И 28, счетный вход счетчика 30. Сигналы с выхода счетчика поступают на входы дешифратора 38. Счетчик с дешифратором выполн ют функции распределител  импульсов , Сигналы с выходов дешифратоpa инвертируютс  элементами НЕ 36 в соответствии с временной диаграммой, приведенной на фиг,Д и последовательно управл ют работой блоков 10,2,3, 6,16,48.

Нулевой импульс с выхода дешифратора 38 поступает на вход сброса триггера 34 и устанавливает его в состо ние О. При этом происходит остановка генератора 1 тестов и блокируетс  прохождение импульсов через элемент И (это повышает помехоустойчивость схемы ) .

Если результаты контрол  при дан- ном входном наборе положительные (амплитуда и временные параметры выходных сигналов укладываютс  в заданные пробелы), то на выходах блоков 4 и 25 сравнени  устанавливаютс  еди- ничные уровни сигналов. На этом цикл контрол  с одним набором входных сигналов заканчиваетс , и разрешаетс  дальнейша  проверка,

Следующий цикл проверки начинает- с  с поступлени  единичных сигналов с выходов блоков 4 и 25 сравнени  на входы элемента И 33. При этом единичный сигнал с выхода этого элемента, дифференциру сь цепочкой 39, посту- пает на вход элемента ИЛИ-НЕ 35,нулевой импульс с выхода которого поступает на единичный вход триггера 3 1 , устанавлива  его в единичное состо ние. Этот сигнал запускает генератор 1 и разрешает прохождение задержанных синхроимпульсов на вход счетчика.

В дальнейшем работа устройства аналогична описанной выше.

Если результат контрол  в каком- либо цикле отрицательный, то устройство прекращает работу.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  логических схем, содержащее генератор тестов , первую схему сравнени , блок шинных формирователей, коммутатор входов-выходов, генератор синхроимпульсов , регистр входов-выходов, регистр теста и блок синхронизации,причем первый выход блока синхронизации соединен с входом синхронизации генератора тестов, отличающее- с   тем, что, с целью повышени  достоверности контрол , устройство содержит блок хранени  эталона, регистр

   0

   j 0

   5 о

   Q

   5

   5

   0

   маски, группу формирователей имлуль- сов, группу элементов задержки, две группы элементов И, вторую схему сравнени , регистр эталонных временных интервалов, группу счетчиков, блок индикации, вычитатель, группу цифроаналоговых преобразователей,причем выход генератора синхроимпульсов соединен с первыми входами элементов И первой группы, выходы которых соединены со счетными входами счетчиков группы, группы разр дных выходов которых соединены с группами входов соответствующих элементов И второй группы, входы которых соединены с выходами соответствующих формирователей импульсов группы и через соответствующие элементы задержки группы - с- входами сброса соответствующих счетчиков группы, счетные входы которых соединены с выходами соответствующих элементов И первой группы, вторые входы которых соединены с выходами регистра маски, информационные входы которого соединены с выходами признака маски генератора тестов, выходы задани  эталонного временного кода которого соединены с информационными входами регистра эталонных временных интервалов, группа выходов которого соединена с первой группой входов первой схемы сравнени , втора  группа входов которой соединена с выходами элементов И второй группы, выходы Равно и Неравно первой схемы сравнени  соединены с первым входом блокировки блока синхрониза- цки и с первым информационным входом блока индикации соответственно,третьи входы элементов И первой группы соединены с выходами блока шиннь;х формирователей и входами соответствующих формирователей импульсов группы, информационные входы блока шинных формирователей соединены с выходами коммутатора входов-выходов и с первой группой информационных входов вычита- тел , втора  группа информационных входов которого соединена с группой выходов блока хранени  эталона, адресные входы которого соединены с выходами признака адреса генератора тестов, выход признака начала контрол  которого соединен с входом пуска блока синхронизации, второй вход блокировки блока синхронизации соединен с выходом Равно второй схемы сравнени , выход Неравно которой соединен с вторым информационным входом Олока индикации, вход синхронизации которого соединен с вторым выходом блока синхронизации, третий выход ко- торого соединен с синхровходом вычита тел , группа выходов которого соединена с первой группой информационных входов второй схемы сравнени , втора  группа информационных входов которой соединена с группой выходов признака эталона регистра тестов, информационные входы которого соединены с выходами признака теста генератора тес-г тов, выходы признака входов-вьгходов которого соединены с информационными входами регистра входов-выходов, выходы которого соединены с управл ющими входами коммутатора входов-выходов , информационные входы которого соединены с выходами соответствующих цифроанапоговых преобразователей группы , стробирующие входы которых объединены с четвертым выходом блока синхронизации , п тый выход которого соединен с синхровходом второй схемы сравнени , шестой выход блока синхронизации соединен с синхровходом регистра входов-выходов, седьмой выход блока синхронизации соединен с синхровходом блока шинных формирователей, восьмой выход блока синхронизации соединен с синхровходом регистра теста , входы-выходы коммутатора входов- выходов  вл ютс  входами-выходами устройства дл  подключени  к входам- выходам контролируемой логической схемы.

   Фиг. 2