SU1363141A1 - Устройство дл контрол объектов - Google Patents

Abstract

Изобретение относитс  к автоматизированным системам контрол  .цифровых и аналоговых устройств и может быть применено при контроле функционировани  в реальном масштабе времени быстродействующих объектов. Цель изобретени  - повьшение быстродейст й .Ви  устройства. Устройство содержит блок 1 установки, носитель программы 2, блок 3 считывани , генератор 4 тактовых импульсой, элемент И 5, первый 6 и второй 7 блоки синхронизации , формирователи 8,-8 адресов, первые , вторые 10 ,-10 и третьи элементы пам ти, первые элементы Ш1И l,- . ,вторые элементы ИЛИ , первые 14,-14 и вторые триггеры, блок 16 формирователей уровней, коммутатор 17, блок 18 индикации, компараторы 19,- 19,второй регистр 20, элементы 21 сравнени , первый регистр 22,. блок 23 сравнени , счетчик 24 импульсов , первые 25.,-25f, и вторые распределители аДресов, четвертые элементы пам ти 27 -27,. 2 ил. с (Л оо О5 о:

Description

1136314

Изобретение относитс  к автоматизированным системам контрол  цифровых и аналоговых устройств и может быть применено при контроле функционировани  в реальном масштабе времени сложных быстродействующих многоканальных электронных и релейных объектов , на входы которых необходимо подавать врем зависимые последователь- .Q ности и на выходах вести допусковый контроль ответных реакций по ампли- туде и по времени.

Цель изобретени  - повышение быстродействий устройства.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг.2 - схема формировани  уровней.

Устройство содержит {фиг. 1) блок 1 установки, носитель 2 программы, блок 3 считывани , генератор 4 тактовых импульсов, элемент И 5, первый 6 и второй 7 блоки Ьинхронизации, ормирователи адресов .(счетчики дресов), первые элементы 9,-9 пам - ок ти (элементы пам ти начала команд входных воздействий и эталонных реакций ), вторые, элементы па ти (элементы пам ти конца команд входных воздействий и эталонных реакций ), третьи элементы 11.,-11„ пам ти , (элементы пам ти наборов эталонных реакций в момент строби|)овани ), первые элементы ИЛИ 2 -1 , вторые элементы ИЛИ , первые -триггеры , вторые триггеры 35 блок 16 формирователей уровней комутатор 17,блок 18 индикации, компа- раторы 19., -19, второй регистр 20 (маскирующий .регистр незадействованных входов компараторов), элементы . 2Ц-.1 р, сравнени , первый регистр 22 (регистр брак - норма),блок 23 сравнени , счетчик 24 импульсов (счетчик бракованных наборов), первые распреелители адресов (распреде- 45 ители номеров ошибок), вторые расределители адресов,(распреелители браков и адресов тестовых наборов) четвертые элементы 27..-27 ам ти (элементы пам ти ошибок) и 50 объект 28 контрол .

30

Блок формирователей уровней (фиг. 2) содержит элемент И-НЕ 29., первый 30 и второй 31 транзисторы и первый 32 и второй 33 программируемые источники напр жени .

Устройство работает следующим образом .

g

к 5 5 0

0

5

2

До проведени  контрол  по команде Ввод с блока 1 установки включаетс  в работу блок 3 считывани , который автоматическисчитьгоает информацию с носител  2 программы и записывает ее в  чейки элементов 9, 10 и 11. По команде Исходное с выходов блока 1 установки на установочные входы формирователей 8 адресов заноситс  код начального адреса  чеек . элементов 9, 10 и 11 пам ти; в первый блок 6 синхронизации и второй блок 7 синхронизации заноситс  информаци  о длительности и фазе тактовых импульсов в виде параллельного кода; на входы коммутатора 17 с выходов блока 1 установки подаетс  код под- ключени  к выходам-входам объекта контрол  соответствующих выходов блока 16 формирователей уровней и входов компаратора 19; на входы регистра 20 с выходов блока 1 установки подаетс  код маски незадействованных входов компараторов 19, на входы блока 16 формирователей уровней подаетс  код установки необходимых напр жений 1 и О на программируемых источниках 32 напр жени  (уровень 1) и 33 (уровень О). На входы сброса триггеров 14, триггеров 15, регистра 22 и счетчика 24 импульсов подаетс  сигнал сброса от блока 1 установки.

По нажатию куопки Пуск в блоке 1 установки на вход элемента И 5 подаетс  сиг нал, открывающий его,,и импульсы высокой частоты с выхода генератора 4 тактовых импульсов поступают на вход синхронизации блока 6 синхронизации , на выходах которого формируютс  четыре тактовых импульса, управл ющие работой устройства в цикле работы устройства по считыванию одного набора с элементов 11 пам ти и сравнению его с кодами, снимаемыми с выходов компараторов 19. Первый тактовый импульс в первом четырехтактовом цикле работы блока 6 синхронизации поступает на вход синхронизации второго блока 7 синхронизации, в этот момент на первом выходе последнего по вл етс  первый тактовый импульс в п-тактовом цикле работы блока 7 синхронизации . Цикл блока 7 синхронизации равен fi тактам по числу элементов 9, 10 и 11 пам ти. .С первого, второго,...,п-го выходов блока 7 синхронизации , первый, второй,...,п-й тактовые импульсы поступают на счет313

ные входы соответственно первого, второго,...,п-го формирователей 8 адреса . На выходах каждого формировател  8 адреса формируютс  коды адресов: по первому тактовому импульсу с блока 7 синхронизации - на выходе первого формировател  8 адреса, по второму - на выходе второго,....по п-у - на выходе п-го формировател . Коды адресов с выходов формирователей 8 адресов поступают на адресные входы элементов 9, 10 и 11 йам ти tкoд адреса с выходов первого формировател  8 адреса - на адресные входы первых элементов 9, И), и 11, пам ти, в момент формировани  первого тактового импульса на выходе блока 7 синхронизации; код адреса с выходов второго формировател  8 адреса - на адресные входы вторых элементов 92 (j j к llj пам ти, в моменты формировани  второго тактового импульса на выходе блока 7 синхронизации и т.д. Блок 7 синхронизации вырабатывает I циклов по числу считываемых слов из элементов 9, 10 и 11 пам ти. В каждом цикле в блоке 7 синхронизации вырабатываетс  п тактов. Таким образом, дл  считывани  всех слов с элементов 9, 10 и 11 пам ти блок 7 вырабатывает кп .тактов.

С информационных выходов каждого элемента 9 . пам ти считываетс  пословно информаци  и .поступает на входы элементов ИЛИ 12 с номерами от 1 до k.

; С информационных выходов каждого элемента 10 пам ти считываетс  пословно информаци  и поступает на входы элементов ИЛИ 12 с номерами от k+1 до 2k.

С информационных выходов каждого элемента 11 пам ти, считываетс  пословно информаци  и поступает на входы элементов ИЛИ 13. Считывание информа- ции с элементов 9, 10 и 11 пам ти происходит последовательно, сначала информаци  считываетс  с первых элементов , затем с вторых и т.д., затем с п-х, затем снова с первых и т.д.,. причем, кажда 1Й элемент ИЛИ 12-и 13 собирает информацию какого-либо определенного разр даслов, считанных с п элементов 9, 10 и 11 пам ти.

Информаци  с выходов элементов ИЛИ 12.-12. поступает на единичные установочные входы триггеров 14, информаци  с выходов на установочные нулевые входы триггеров 14, ин

формаци  с выходов элементов ИЛИ 13 - на единичные установочьгые входы триггеров 15. Состо ние триггеров 14 не измен етс  в момент считывани  первого слова с элементов 10 пам ти j, и измен етс  в моменты считывани  с элементов 10 информации о конце команд входных воздействий и эталонных реакций. ..С выходов триггеров 14 информаци  во временных последовательност х поступает на управл ющие входы блока 16 формирователей уровней, с первой группы выходов которого через коммутатор 17 информаци  поступает на входы объекта 28 контрол , с второй группы выходов - на входы компараторов 19j на вторые входы которого поступает информаци  с выходов объекта 28 контрол  через коммутатор 17, на стробирующие входы компараторов 19 подаютс  импульсы с выхода блока 6 синхронизации (2-й тактовый импульс). В моменты поступлени  стробов на входы компараторов 19 происходит сравнение напр жений О и М снимаемых с выходов объекта контрол , с их эталонными значени ми набора , снимаемого с второй группы выходов блока 16. С выходов компараторов 19 на входы блока элементов 21 сравнени  поступает двухпозиционный код; причем при норме с выходов компараторов высоких уровней снимаетс  код 1, О, а с выходов компараторов низких уровней - код О, 1, при браке с выходов снимаетс  код О, О.

В элементах 21 сравнени  происхо- дит сравнение кодов, снимаемых с выхдов компараторов 19, с кодами набора снимаемыми с триггеров 15, результат сравнени  заноситс .в регистр 22 (регистр брак - норма). Если в регистре 22 все единицы, то это свидетельствует о соответствии , кодов эталонного и реального наборов;,наличие в рар дах блока 22 нулей свидетельствует о иесравнении наборов. С выходов -регистра 22 информаци  пост пает на входы блока 23 сравнени . Третий тактовый импульс с выхода блока 6 синхронизации опрагшвает блок 23 сравнени  с высокой частотой. В моменты, когда.идет опрос блока 23 сравнени , с его выхода по в тс  импульсы в том случае, если в регистре 22 были разр ды с нулевой информацией при сравнении наборов. Эти импульсы поступают на счетный вход счетчика (бракованных наборов) 24- и накапливаютс  в нем. С выхода счетчика 24 снимаетс код номера ошибки, который через распределитель 25, номеров ошибок поступает на информационные входы элементов 27 пам ти. На информационные и адресные входы элементов 27 пам ти через распределитель 26 адресов с выходов формирователей 8 адресов и регистра 22 поступает информаци  о бракованном наборе и его адресе и записываетс  в элементе 27 пам ти, Вы- ббр номера элемента 27 дл  записи информации осуществл етс  подачей на распределители 25 и 26 адресов тактовых импульсов с выхода блока 7 синхронизации , причем первый тактовый импульс распредел ет информацию в

элемент пам ти 27., второй тактовый

1

импульс - в элемент 27,j пам ти и т.д С элементов 27 пам ти считывание информации на блок 18 индикации дл  визуального наблюдени  осуществл етс  подачей кодов адресов на адресные входы элeмёнtoв 27 пам ти с выходов блока 1-установки с низкой частотой. Характер ошибки можно проанализировать . Например, можно определить насколько эталонный сигнал отличаетс  от реального по длительности, дл  этого необходимо посчитать количество нулей в столбце нескольких наборо и умножить на величину времени, равную периору между стробами. Окончани проверки устройства происходит по импульсу переполнени , снимаемому с выхода п-го/формировател , который поступает на вход сброса блока 1 установки .

Таким образом, предлагаемое устройство позвол ет увеличить быстродействие контрол , расширить возможности контрольных операций за счет автоматизации допускового контрол  по времени.и по амплитуде входных- выходных сигналов в сложных многоканальных цифровых и аналого-импульсны релейных и электронных устройствах ;на высокой рабочей частоте.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  объектов, содержащее генератор тактовых импульсов , блок индикации, носитель программы, св занный выходом с информационным входом блока считывани , подключенного управл ющим входом к

   первому выходу блока установки, св - занного вторым выходом с первым управл ющим входом коммутатора, соединенного группой первых информационных входов и группой первых информационных выходов соответственно с входом и выходом устройства, содержащего также m элементов сравнени , подключенных выходами к информационным входам первого регистра, соединенно-- го выходами с первыми входами блока сравнени , отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены два блока синхронизации, m компара

   5

   0

   Б

   торов, п формирователей адресов, п первых, п вторых, п третьих и п четвертых элементов пам ти, 2k первых и m вторых элементов ЩШ, k первых и m вторых триггеров, блок формирователей уровней, второй регистр, счетчик импульсов, два распределител  адресов и элемент И, подключенный первым к выходу генератора тактовых импульсов, вторым входом - к третьему выходу блока установки, а выходом - к управл ющему входу,первого блока синхронизации, св занного информационным входом с четвертым выходом блока-установки, первым выходом - с -управл ющим входом второго блока синхронизации, вторым выходом - со стробирующими входами компараторов , третьим выходом - с вторым входом блока сравнени , а четвертым выходом - со сбросовыми входами вторых триггеров, с оединенных единич- - нымй входами с выходами соответствующих -вторых элементов РШИ, а пр мыми выходами - с первыми входами соответствующих элементов сравнени , подключенных вторыми входами к выходам соответствующих компараторов соединенных первыми информационными входами с соответствующими разр дами rpjrn- пы вторых информационных выходов коммутатора , вторыми информационными входами - с соответствующими разр дами группы выходов второго регистра, а третьими информационньми входами - с соответствующим выходом группы первых выходов блока формирователей ней, подключенного группой вторых выходов к группе вторых информацион- 5 ных входов коммутатора, а группой

   первых входов - к пр мым выходам пер- вых триггеров, св занных единичными входами с выходами соответствующих

   0

   5

   0

   713

   k первых элементов ИЛИ (,...,k), нулевыми входами - с выходами соответствующих первых элементов ИЛИ (i (п+1),...,2k, соединенных входами соответственно с выходами первых элементов пам ти и выходами вторых элементов пам ти, подключенных адресными входами к выходам соответствующих формирователей адресов, к адресньш входам соответствующих вторых распределителей адресов и адресным входам соответствующих третьих элементов пам ти, соединенных выходами с входами вторых элементов ИЛИ, а ин- формационными входами - с информационными входами первых и вторых элементов пам ти и выходом блока считывани , причем синхровходы формирователей адресов св заны с синхровходами соответствующих первых и вторых распределителей адресов и выходами второго блока синхронизации, управл ющие входы формирователей адресЬв - с п тым выходом блока установки, а выход переполнени  п-го формировател  адреса - с входом блока установки , подключенного шестым выходом к информационному входу второго блока синхронизации, седьмым выходом - к входу второго регистра, восьмым выходом - к группе вторых входов блока формирователей уровней, а дев тым выходом - к адресным входам четвертых элементов пам ти, соединенных выходами с соответствующими входами блока индикации, первыми информационными входами - с выходами соответствуюпщх первых распределителей адресов, а вторыми информационными входами - с выходами соответствующих .вторых распределителей адресов, подключенных информационными входами к выходу счечика импульсов, соединенного счетным входом с выходом блока сравнени  и первыми информационными входами вторых распределителей адресов, св занных вторыми информационными входами с выходом первого регистра, подключенного управл ющим входом к тактирующим входам первых и вторых триггеров , счетчика импульсов и дес тому выходу блока установки.

   Omj2j 72 А

   Qm12n+j 2л

   Фиг. 2

   о

   Вх.от 5лока7