SU860067A1 - Устройство дл вычислени логарифма числа - Google Patents

Description

Изобретение относится к вычислительной технике 'л предназначено для логарифмирования двоичных чисел по произвольному основанию в двоичной- j системе исчисления.

Известно устройство для вычисления логарифмов, содержащее входной, сдвигающий регистры, блок вычисления характеристики и дешифратор £1].

Недостаток этого устройства низкая точность.

Наиболее близким к предложенному является логарифмирующее устройство, содержащее устройство для вычисления 15 логарифма числа, сдвиговый регистр, дешифратор, блок памяти, регистр результата и сумматор, причем вход устройства соединен с входом сдвигового регистра, первая группа выходов 20 которого подключена к входам дешифратора , выходы которого соединены со входами блока памяти, блок вычисления характеристики, блок выделения ост ат-: . ка, блок умножения, блок деления и 25 второй дешифратор [2 ].

Недостаток такого устройства - невозможность вычисления логарифмов чисел по произвольному основанию и сложность устройства. 30 цель изобретения -расширение функциональных возможностей за счет вычисления логарифма числа по произвольному основанию и упрощение устройства.

Поставленная цель достигается тем, что в устройство, содержащее вспомогательный регистр, коммутатор и блок управления, причем вторая группа выходов сдвигового регистра подключена к входам блока управления, выходы которого подключены к управляющим входам сдвигового регистра, дешифратора, вспомогательного регистра, коммутатора, сумматора и регистра результата, выхода блока памяти через вспомогательный регистр подключены к первой группе входов коммутатора, вторая группа входов которого соединена с третьей группой выходов сдвигающего регистра, выход коммутатора соединен с первым входом регистра результата, второй вход которого подключен к выходу сумматора, вход которого соединен с выходом регистра результата.

На фиг. 1 дана блок-схема устройства; на фиг. 2 - вариант выполнения блока управления.

Устройство содержит вход 1 устройства, сдвигающий регистр 2, блок 3 управления, дешифратор 4, блок 5 памяти, вспомогательный регистр 6, коммутатор 7, сумматор 8, регистр 9 результата.

Блок 3 управления содержит генератор 10 импульсов, элементы НЕ 11 и 12, регистры 13 и 14, элементы ИЛИ :15-21, элементы ИЛИ-НЕ 22-24, элементы И 25-27.

Устройство работает следующим образом.

Логарифмируемое число N записывается в сдвигающий регистр 2 так, что на его первых η выходах представлены разряды с весом 2°,... 2^И~'’ логарифмируемого числа, а на остальных m+Κ выходах - разряды с весом & f » · · · *

Логарифмирование производится за несколько этапов по формуле log^N «±M)og_Q2 + 1 0¾ Х^+(1 og_a - ’оЗсЛ ) ‘ X На первом этапе производится сдвиг логарифмируемого числа на соответствующее число двоичных разрядов с целью приведения этого числа к виду 1, а ₄· .... а ....· В| ... . в _к .

При этом по сигналу блока 3 управления дешифратор 4 выдает на блок 5 памяти код, в соответствии с которым с выходов блока памяти во вспомогательный регистр 6 записывается число Ioд_а 2 и суммируется в сумматоре 8 столько раз, на сколько разрядов произведен сдвиг числа. Результат заносится в регистр 9 результата со знаком плюс, если сдвиг производится в сторону уменьшения, и со знаком минус, если сдвиг производился в сторону увеличения, так как сумматор обладает возможностью переключаться, из режима суммирования в режим вычитания по командам блока управления.

На втором этапе по сигналу блока 3 управления дешифратор 4 производит дешифрирование числа а< ... a , представленного на выходах регистра 2 .

В результате с блока 5 на регистр записываемся число log^ 1, а^. ..a_w так как блок памяти представляет ' собой набор многовходовых элементов ИЛИ, сформированных так, что каждый выход дешифратора однозначно набирает на выходе блока памяти в двоичном коде логарифмы чисел 1 до 2^_И1с дискретностью изменения входного числа 2.

На втором этапе через коммутатор производится поочередное подключение выходов регистра 6 к сумматору 8, при этом подключаются только те выходы регистра 6, которым соответствует логическая единица на последних к выходах сдвигающего регистра 2. Сумматор переключается из режима сложения в режим вычитания таким образом, что по окончании второго этапа в регистре 9 результата будет записано число +М1од_а 2 + 1од_а Х₄ - log^-дХ , где Х^ = 1 , a_d ,.. .a_w дХ - а , Ь₄ . . . Ь _к.

В течение третьего этапа по сигналу блока 3 управления производится переключение в дешифраторе 4 так, . что на выходе дешифратора появляется код, соответствующий дешифрированию числа а^ а_г> .. ³^ ⁺ 1 , и на регистр с блока 5 памяти выдается €ogι где X _а = Х^ +

Так же, как и на втором, на третьем этапе производится поочередное подключение выходов регистра 6 в зависимости от значений последних (к) разрядов сдвигающего регистра 2 ко входу, сумматора 8. По окончании третьего этапа в регистре 9 результата будет записано число +Ml og 2 + 1 og_Q Х^ + (1 од^Х₂ - log^X^Jx хьХ ~ 1 og_aN .

Устройство дает возможность вычислять значения логарифмов при любом основании.

Испытанный макет для случая η = 16, m = 5, к = 7 имеет следующие характеристики: погрешность вычисления логарифмов по основанию а = 10 во , всем диапазоне входных чисел 0-3· КГ⁴, быстродействие 5-6 Мс для тактовой частоты 100 кГц.

Claims (2)

1. Устройство содержит вход 1 устрой ства, сдвигающий регистр 2, блок 3 управлени , дешифратор 4, блок 5 пам ти , вспомогательный регистр 6, ком мутатор 7, сумматор 8, регистр 9 результата. Блок 3 управлени  содержит генерс тор 10 импульсов, элементы НЕ 11 и 12, регистры 13 и 14, элементы ИЛИ :15-21, элементы ИЛИ-НЕ 22-24, элеЫенты И 25-27. Устройство работает следующим образом. ; Логарифмируемое число N записываетс  в сдвигающий регистр 2 так, что на его первых п выходах представ лога лены разр ды с весом 2 рифмируемого числа, а на остальных т+К выходах - разр ды с весом , . . . Логарифмирован11е производитс  за несколько этапов по формуле  ;±М1од 2 + 1 од .(1 од Х - о9аХ ) X . На первом этапе производитс  сдви логарифмируемого числа на соответствующее число двоичных разр дов с целью приведени  этого числа к виду J., л .... а уу. .... в .... к При этом по сигналу блока 3 управ лени  дешифратор 4 выдает на блок 5 пам ти код, в соответствии с которым с выходов блока пам ти во вспомогательный регистр б записываетс  число logа 2 и суммируетс  в сумматоре 8 столько раз, на сколько разр дов про изведен сдвиг числа. Результат заноситс  в регистр 9 результата со знаком плюс, если сдвиг производитс  в сторону уменьшени , и со знаком минус, если сдвиг производилс  в сто рону увеличени , так как сумматор обладает возможностью переключатьс  из режима суммировани  в режим вычитани  по командам блока управлени . На втором этапе по сигналу блока 3 управлени  дешифратор 4 производит дешифрирование числа а ... ау„ представленного на выходах регистра В результате с блока 5 на регистр 6записываетс  число log 1, а . ..а так как блок пам ти представл ет собой набор многовходовых элементов ИЛИ, сформированных так, что каждый выход дешифратора однозначно набирает на выходе блока пам ти в двоичном коде логарифмы чисел 1 до дискретностью изменени  входного чис ла 2. На втором этапе через коммутатор 7производитс  поочередное подключение выходов регистра б к сумматору при этом подключаютс  только те выходы регистра 6, которым соответствует логическа  единица на последних к выходах сдвигающего регистра 2. Сумматор переключаетс  из режима сложени  в режим вычитани  таким образом , что по окончании второго этапа в регистре 9 результата будет записано число +М1од 2 + log Х - Ь. . . . Ь В течение третьего этапа по сигналу блока 3 управлени  производитс  переключение в дешифраторе 4 так, что на выходе дешифратора по вл етс  код, соответствующий дешифрированию числа а Эд.. . 4- 1 , и на регистр 6 с блока 5 пам ти выдаетс  i где X 2 Х + 2 Так же, как и на втором, на третьем этапе производитс  поочередное подключение выходов регистра б в зависимости от значений последних (к) разр дов сдвигающего регистра 2 ко входу, сумматора 8. По окончании третьего этапа в регистре 9 результата будет записано число +М1од 2 + + )Х XuXftJlog N. Устройство дает возможность вычисл ть значени  логарифмов при любом основании. Испытанный макет дл  случа  п 16, m 5, к 7 имеет следующие характеристики: погрешность вычислени  логарифмов по основанию а 10 во всем диапазоне входных чисел 0-3-КГ быстродействие 5-6 мс дл  тактовой частоты 100 кГц. Формула изобретени  1. Устройство дл  вычислени  логарифма числа, содержащее сдвиговый регистр, дешифратор, блок пам ти, регистр результата и сумматор, причемвход устройства соединен с входом сдвигового регистра, перва  группа выходов которого подключена к входам дешифратора, выходы которого соединены со входами блока пам ти, о т л и ч а ю щ е е с  тем, что, с целью расширени  функциональных возможностей за счет вычислени  логарифма число по произвольному основанию, в него введены вспомогательный регистр , коммутатор и блок управлени , причем втора  группа выходов сдвигового регистра подключена к входам блока управлени , выходы которого подключены к управл ющим входам сдвигового регистра, дешифратора, вспомогательного регистра, коммутатора, сумматора- и регистра результата, выходы блока пам ти через вспомогательный регистр подключены к первой группе входов коммутатора, втора  группа входов которого соединена с третьей группой выходов сдвигающего регистра, выход коммутатора соединен с первым входом сумматора, второй вход кото рого подключен к выходу регистра р зультата, вход которого соединен с выходом сумматора. 2. Устройство по п.1, о т л и чающеес  тем, что блок упр лени  содержит генератор импульсов два инвертора, семь элементов ИЛИ, два регистра , три элемента ИЛИ-НЕ и три элемента И, причем выход генератора импульсов через первый элеме НЕ соединен с первым и вторым входами первого регистра, выходы которого соединены с входами первого эл мента ИЛИ, выход которого соединен первыми входами первого элемента И и первого .элемента ИЛИ-НЕ, второй и третий входы которого соединены с первым и вторым выходами первого регистра, четвертый вход и выход первого элемента ИЛИ-НЕ соединены соответственно с третьими выходом и входом первого регистра, второй вход первого элемента и соединен с пр мым выходом первого элемента НЕ, третий выход первого регистра через второй элемент НЕ соединен с первым и вторым входами второго регистра,перва , втора  и треть  группы выходов которого через второй,третий и четвер тый элементы ИЛИ соответственно под ключены к первому, второму и третье му входам второго элемента ИЛИ-НЕ, четвертый вход которого соединен с выходом второго регистра, выход вто рого элемента ИЛИ-НЕ соединен с третьим входом второго регистра,вхо ды п того элемента ИЛИ соединены с входами блока управлени , выход п того элемента ИЛИ соединен с первым входами шестого элемента ИЛИ и трет его элемента ИЛ.1-НЕ, вторые входы которых соединены соответственно с выходом третьего элемента ИЛИ-НЕ и входом устройства, выход шестого элемента ИЛИ соединен с первым входом второго элемента И, второй вход которого соединен с третьим выходом первого регистра, входы третьего элемента И соединены соответственно с первыми выходами первого и второго регистров, входа седьмого элемента ИЛИ соединены с выходами соответственно третьего элемента ИЛИ-НЕ и третьего элемента ИЛИ, второй выход первого регистра соединен с первым управл ющим входом вспомогательного регистра, второй управл ющий вход которого и управл ющий вход регистра результата соединены с выходом первого элемента И, выходы второго и третьего элементов И соединены с первым и вторым управл ющими входами сдвигового регистра, первый выход второго регистра и выход седьмого элемента ИЛИ подключены к первому и второму управл ющим входам сумматора, выход второго элемента ИЛИ соединен с управл ющим входом дешифратора, выходы второй и третьей групп подключены к управл ющим входам коммутатора, выход шестого элемента ИЛИ соединен с управл кицим входом блока пам ти, выходы п того элемента ИЛИ и третьего элемента ИЛИ-НЕ подключены к третьему и четвертому управл ющим входам сдвигового регистра. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 489112, кл. G 06 F 15/20, 1974.
2. 2.Авторское свидетельство СССР №624233, кл, G 06 F 15/20, 1978 (прототип)..