SU984042A1 - Измерительный функциональный преобразователь - Google Patents

Description

(54 ) ИЗМЕРИТЕЛЬНЫЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относитс  к ци,фровой измерительной технике, предназначено дл  применени  в линеаризаторах характеристик первичных измерительнЕдх преобразователей с частотным выходом и может быть примене но дл  линеаризации характеристик пирометрических и других температур ных датчиков, расходомеров, датчико давлени  и др. Известен цифровой функциональный преобразователь дл  многоканальных измерительных систем, содержащий первый двоичный счетчик, ключи, схе му свертки, формирователь, второй двоичный счетчик/ первый запоминаю1ДИЙ регистр, посто нное запоминающее устройство, двоично-дес тичный счетчик, первые ключи выхода на магистраль , схему сравнени  кодов, ло ческий преобразователь, второй запо нающий регистр, вторые ключи выхода на магистраль C1J.. . Недостатками этого устройства  в л ютс  сложность и ограниченные фун циональные возможности, так как он предназначен дл  линеаризации только монотонных функций. Наиболее близким по технической сущности к изобретению  вл етс  час тотно-импульсный функциональный генератор, содержащий генератор эталонной частоты, реверсивный счетчик, суммирующий счетчик, дешифратор, запоминающий блок, управл емый делитель частоты, элементы И первой и второй группы, сумматор-вычитатель, элемент И 2. Известное устройство воспроизводит только функции вида у ах и не может воспроизводить функции ви .--. , что снижает его функциональные возможности и снижает точность приближени  функций. Точность приближени  функций снижает также отсутствие канала коррекции погрешности приближени . Цель изобретени  - повышение точности воспроизведени  функций и расширени  функциональных возможностей преобразовател . Поставленна  цель достигаетс  тем, что в преобразователь, содержащий счетчик, перва  группа выходов которого через дешифратор подключена к входу блока пам ти, первый реверсивный счетчик, первый и второй блоки элементов совпадени  первый и второй элементы ИЛИ,-первый. управл емый делитель частоты, выход которого соединен с первым входом первого блока сложени -вычитани  импульсных последовательностей, выход которого подключен к сигнальному вхрду первого реверсивного счетчика, установочный вход которого соединен с первым выходом блока пам ти, перва  группа выходов которого соединена с группой входов первого управл емого делител  частоты, к входу которого через первый элемент ИЛИ подключены выхюдьг перво1ГО блока элементов совпадени , перва  группа входов которого соединена с выходами разр дов первого реверсивного счетчика и первой группой входов второго блока элементов совпадени , втора  группа входов которого соединена с второй группой входов первого блока элементов совпадени  и с второй группой выходов счетчика, выходы второго блока элементов совпадени  подключены к входам второго элемента ИЛИ, введены второй и третий реверсивные счетчики , третий и четвертый блоки элемен тов совпадени , третий и четвертый элементы ИЛИ, второй, третий и четвертый управл емый делители частоты второй и третий блоки сложени -вычитани  импульсных последовательное тей, причем первый вход второго бло ка сложени - вычитани  соединен с вы ходом второго управл емого делител  частоты, второй вход с выходом трет его управл емого делител  частоты, а выход - с сигнальным входом второ го реверсивного счетчика и первым в дом третьего блока сложени -вычитани , второй вход которого соедине с выходом первого блока сложени -вы читани , а выход соединен с сигналь ным входом третьего реверсивного сч чика, установочный вход которого со динен с вторым выходом блока пам ти , втора  группа выходов которого соединена с информационными входаьш третьего реверсивного счетчика, тре ть  группа выходов блока пам ти сое , дииепа с информационными входами первого реверсивного счетчика,, четверта  группа выходов .блока пйм ти соединена с информационными входами четвертого управл емого делител  частоты, вход которого соединен с выходом второго элемента ИЛИ, а в ход - с вторым входом первого блока сложени -вычитани , п та  группа выходов блока пам ти соединена с ин формационными входами второго управл емого делител  частоты, шеста  группа выходов подключена к информа ционным входам второго реверсивного счетчика, седьма  группа выходов блока пам ти соединена с информационными входами третьего управл eNraro делител  частоты, третий выход блока пам ти подключен к установочному входу второго реверсивного счетчика, выходы разр дов которого соединены с первой группой входов третьего блока элементов совпадени , втора  группа входов которого соединена с второй группой выходов счетчика и с первой группой входов четвертого блока элементов совпадени , втора  группа входов которого подключена к выходам разр дов второго реверсивного счетчика, выходы третьего блока элементов совпадени  через третий элемент ИЛИ подключены к входу второго управл емого делител  частоты, выходы четвертого блока элементов совпадени  соединены через четвертый элемент ИЛИ с входом третьего управл емого делител  частоты. На фиг. 1 представлена структурна  схема измерительного функционального преобразовател ; на фиг.2 варианты выполнени  блока сложени вычитани  импульсных последовательностей (а - комбинированный блок сложени -вычитани ; 5 - блок сложени ; Bj- блок вычитани  и временные диаграммы, иллюстрирующие его работу; г- управл емый блок сложени вычитани  ; на фиг. 3 - графики к по снению принципа работы преобразовател . Преобразователь содержит входную шину 1, реверсивные счетчики 2-4, счетчик 5, блоки 6-9 элементов совпадени , элементы ИЛИ 10-13, управ-л ег/ые делители 13-17. частоты, блоки 18-20 сложени -вычитани  импульсных последовательностей, дешифратор 21, блок 22 пам ти. Комбинированный блок сложени -вычитани  (фиг. 2а) содержит входы 23 и 34, выход 25, элемент 26 вычитани , элемент 27 зощержки, рлемент ИЛИ 28. Блок сложени  (фиг. 25) содержит элемент 29 задержки, элемент ИЛИ 30. На фиг. 29 представлен блок вычитани , содержащий D-триггер 31 и элемент ИЛИ 32, где 33 и 34 - сигналы , на С- и D-входах соответственно 0-триггера 31; 35 - сигнал на выходе О-триггера 31; 36 - сигнал на выходе блока вычитани ,. Управл емый блок сложени -вычитани  1ФИГ. 2,г) содержит элементы И 37, 38, элемент 39 сложени , элемент 40 вычитани  и инвертор 41. Комбинированный блок сложени вычитани  (фиг. 2,0; образуетс  коммутацией входов и выходов блока сложени  (.фиг. 2,5) и .блока вычитани  (фиг. 2,в) . Счетчики 2 и 5, блоки 6 и 7, элементы 10 и-11, делители 14 и 15 и блок 18 образуют канал аппроксимирующей функции. Счетчики 3 и 5, блоки 8 и 9, элементы 12 и 13, делители 16 и 17 и блоки 19 образуют канал корректи рующей функции (канал коррекции). Результат преобразовани  фиксирует с  счетчиком 9. Управление блоками преобразовател  осуществл етс  с п мощью дешифратора 21 и блока 22 пам ти. Управл емый блок сложени -вычитани  (фиг. 2,г) работает следующи образом. Пусть на вход 23 поступае импульсна  последовательность, фор мируема  каналом аппроксимирующей функции,-на вход 24 - импульсна  последовательность, формируема  ка лом коррекции, т.е. блок выполн ет функции блока 20 (фиг. 1). Если из блока пам ти на вход элемента И 37 подан разрешающий потенциал, то импульсна  последовательность кана ла коррекции, поступа  на вход элемента 40, вычитаетс  из импульсной посл овательности, формируемой каналом аппроксимирующей функции, и результат через элемент 39 сложени  проходит на выход 25 блока. В это врем  элемент И 33 закрыт запрещающим потенцисшом с выхода инвертора 41. В том же случае, когда на вход элемента И 38 подан запрещающий потенцисШ из блока 22 пам ти, на входе элемента И 38 будет разрешающий потенциал инвертора 41. Тогда импульсна  последовательность, формируема  каналом коррекции, не проходит через элемент И 37 и, следовательно , через, элемент 40 вычитани , а проходит через элемент И на вход элемгнта 39 сложени , на второй вход которого поступает им-пульсна  последовательность, формир ема  каналом аппроксимирук цей функции , беспреп тственно прошедша  через элемент 40 вычитани . .На выходе элемента 39 сложени  в этом ;йлучае имеем суммарную импульсную последовательность канала аппрюкси мирую цей функции и канала коррекции Рассмотрим работу преобразовател Вначале все блоки преобразовател  устанавливаютс  в исходное состо ни В счетчиках 2-4 устанавливаютс  начальные числа, значени  которых содержатс  в блоке 22 пам ти. С помощью блока 22 пам ти устанавливаютс  также режимы работы счетчиков 2, 3 и 4, а также, в случае необходимости , режиглл работы блоков 18, 19 и 20 сложени -вйчитани  (в том случае, если эти блоки выполнены управл емыми - на фиг. 2 -ь) и устанавливаютс  начальные значени  коэффициентов делени  упр.авл емых делителей 14-17 частоты. Дешифратор 21 в процессе работы определ ет начало каждого участка аппроксимации и выдает сигналы блоку 22 пам ти дл  установки новых значений коэффициентов делени .управл емых делителей частоты и изменени « в случае необходимости, режимэв работы блоков преобразовател . График, иллюстрирующий процесс приближени  заданной функции функцией , формируемой каналом аппроксимации на одном из участков приближени , показан на фиг. 3,с(. Аппроксимирующа  функци   вл - ; . етс  степенной функцией вида Характер функции и значение показател  степени (задаваемое управл емыми делител ми .14 и 15 частоты однозначно определ етс  выбранными углами аппроксимации А и В (фиг. 3). в результате возникает погрешность приближени  4у, которую в известном устройстве С2, воспроизвод щего функцию вида у ах, устранить не-. возможно .Дл  устранени  этой погрешности в преобразователь введен канал коррекции , который (воспроизводит степен/ m ные функции вида . Разность между заданной функцией и аппроксимирующей назовем функцием коррек- . ции в отличие от корректирующей функции , воспроизводимой блоком коррекции , Корректирующей функцией приближаетс  функци  коррекции. Результат приближени  складываетс  с аппроксимирующей функцией или вычитаетс  из нее. ,В результате значительно уменьшаетс  погрешность приближени . Графики, иллюстрирующие процесс приближени  заданной функцией с введением коррекции, показаны на фиг. 3,5,в,г. Штриховой линией показана аппроксимирующа  функци  и функци  коррекции, сплошной (тонкой ) - заданна  функци , сплошной (толстой ) - корректирующа  функци  и результат приближени . Как видно из фиг. 3,6,в,г, приближение можно осуществл ть различными способами: аппроксимирующа  функци  пересекает згщанную в конце и начале каждого участка аппроксимации (фиг. 3,5); аппроксимирующа  функци  пересекаетс  с заданной только в начале, а далее функции расход тс ; аппроксимирующа  функци  пересекаетс  с заданной только в начале каждого участка аппроксимации, далее на каждом участке аппроксимации заданна  и аппроксимирующа  функции расход тс . Способ приближени  выбираетс  в зависимости от вида заданной функции, требуемой точности приближени  и требуемых аппаратурных затрат. Режимы работы преобразовател , а следовательно, и вид воспроизводимых функций определ ютс  характеррм блоков 18, 19, 20 сложени -вычитани  (фиг. 2,а,5,в,1 и режимами работы счетчиков 2, 3, 4. Так как все комбинации рассматривать нецелесообразно и трудно из-за их большого количества, а вывод формул дл  каждого режима аналогичен, рассмотрим один из возможных режимов работы канала формировани  аппроксимирующей функции (работа канала коррекции аналогична). Пусть дл  определенности блок 18 выполнен по схеме комбинированного блока сложени -вычитани  (фиг.2,c( I На вход счетчика 5 поступает вход на  импульсна  последовательность х. Эта импульсна  последовательность вы зывает по вление на выходе элемента 10 сборки импульсной Лоследовательнос-/ ти; описываемой уравнением где dy - приращение импульсной после довательности . dx - приращени  импульсной после довательности X; Z - текущее значение числа в счетчике 2; m - коэффициент пересчета счетчиков 2 и 5. Импульсна  последовательность с выхода элемента 10 делитс  управл емым делителем 14 частоты.

(2)

где приращени  импульсной последовательности у на выходе управл емого делител  14 частоты;

коэффициент делени  делител  14.

Импульсна  последовательность с выхода делител  14 поступает на вход блока 18 сложени -вычитани  и далее на вход счетчика 2, вызыва  по вление импульсной последовательности у на выходе элемента ИЛИ 11, котора  описываетс  уравнением

xdZ

(3 )

У1 ir

dy. - приращени  импульсной последовательности X - текущее значение числа в

счетчике 5;

dZ - приращение импульсной последовательности Z на выходе блока 18 сложени -вычитани .

Число в счетчике 2 будет измен тьс  от величины Эд в соответствии с режимом работы счетчика 2.

При работе счетчика 2 в режиме сложени 

Z

л . 1 - (2 Z d X/ « л

45 Z а„ + 1 (10)

Продифференцировав уравнение (10 ) и разделив переменные, получим

Z

(11)

Проинтегрировав (11 ) и , подставив пределы изменени  переменных, полуSS чим

|Х

, (П)

еп2 do /о ,

откуда

Z о

(13 )

Claims (2)

1.Гйльман Г.Г., Иохельсон Е.Д., Лихтциндер Б.Я., Широков С.М. Цифровой функциональный преобразователь дл  многоканальных измерительных систем. - Приборы и системы уп1равлени , 1978, № 10, с. 30-32.

2.Авторское свидетельство СССР № 674008, кл. Н 03 К 13/20, 1979.

25

гц fj

гь

П