SU637808A1 - Преобразователь двоичного кода в двоично-дес тичный - Google Patents

Description

Изобретение относитс  к автоматике и вьмислительной технике и может быть использовано при построении преобразователей кодов. Известен преобразователь двоичного кода в двоично-дес тичный, содержащий двоично-дес тичный сумматор, регистр двоичного числа, преобразователь млад ших разр дов, входы которого соединены с выходами младших разр дов регист ра двоичного числа, и преобразователь старших разр дов, входы которого соединены с выходами старших разр дов регистра двоичного числа, выходы преобразователей соединены со входами двоично-дес тичного cyivBvsaTopa jl . Однако известный преобразователь характеризуетс  большой сложностью. Наиболее близким к изобретению тех- . ническим решением  вл етс  преобразователь , содержащий регистр двоично числа,распределитель импульсов, шифратор , двоич-но-дес тичный сумматор, элементы И, первый вход каждого из которых соединен с соответствующим выходом регистра двоичного числа, а выход - с соответствующим входом шифратора, выходы которого сое динены со входами двоично-дес тичного сумматора 2J. Это устройство имеет относительно низкое быстродействие , св занное с последовательным опросом разр дов двоичного числа. Цель изобретени  состоит в повышении быстродействи . В описываемом преобразователе это достигаетс  тем, что в нем элементы И,первые входы которых соединены с теми разр дами регистра двоичного числа, двоично-дес тичные эквиваленты которых не имеют единиц в одних и Tfex же разр дах двоичнодес тичного числа, объединены в группы, причем вторые входы элементов И каждой группы соединены с соответствующими выходами распределител  импульсов. ija чертеже показана блок-схема описываемого преобразовател . Он содержит распределитель 1 импульсов , элементы И 2, регистр 3 двоичного числа, двоично-дес тичный сумматор 4, шифратор и группы элементов И, Импульсы, последовательно поступающие с выходов распределител  1 на входы элементов И 2, приводит к по влению выходных импульсов у тех элементов, на входах которых присутствует сигнал логической единицы,

псхгтупак аий с выходов регистра 3. Получаемые, таким образом, импульсы подаютс  на входы шифратора, с выходов которого получают двоичнодес тичный код суммы, опрошенных за данный такт двоичных разр дов.

Система элементов И 2 позвол ет производить опрос восемнадцати разр дов двоичного кода за дев ть тактов.

Приведенна  таблица, по сн ет принцип выбора двоичных разр дов с группы

параллельного опроса. В группу, опрашиваемую параллельно, объединены те двоичные разр ды, эквиваленты которых не имеют совпадающих единич в двоичнодес тичных кодах.

Пользу сь этим принципом построени  преобразовател  можно осуществл ть преобразование двоичного кода за число тактов,, меньшее числа разр дов преобразуемого двоичного кода.

Claims (2)

1. Авторское свидетельство СССР 217708, кл. G06 Е 5/02, 1969.

2.Сухомлинов М.М. и Выхованец В.Н. Преобразователи кодов чисел, Киев Техника, 1965, с.55-59, рис.7.

г.

ч-t.

X

ч Ч

ч;

4t

Ч