SU590727A1

SU590727A1 - Преобразователь двоично-дес тичного кода в двоичный

Info

Publication number: SU590727A1
Application number: SU731980728A
Authority: SU
Inventors: Анатолий Тимофеевич Пешков; Владимир Анатольевич Вишняков; Владимир Борисович Сухомлинов
Original assignee: Минский радиотехнический институт
Priority date: 1973-12-12
Filing date: 1973-12-12
Publication date: 1978-01-30

Description

i-ю тетраду. Второй младший разр д (f-1)-й тетрады и,меет вес «20 по отношению к г-й тетраде. После сдвига этот вес ipaeeH «5, иоэтому на дешифратор t-й тетрады подаетс код «5. Веса старших разр дов t-й тетрады равны соответственно «8 н «4, поэтому с учетом сдвига они подаютс сооиветственно каК «2 и «1 на входы дешифратора t-й тетрады .

По тактирующему сигналу во всех тетрадах устана-вливаетс код, суммме кодов , поданных на входы |Соответствуюших дешифраторов . Па входы п-го дешифратора поступают коды двух младших разр дов п-ой тетрады с весами «2 и «1 и код младшего разр да (п-1)-й тетрады с весом «2. Кроме

того, выход доиолнителыного триггера триады 3 подаетс на вход л-го дешифратора с весом «1. По та|Ктируюш,ему сигналу в триаде с устанавливаетс код, равный сумме «одов , поступивших на вход «-го дешифратора. Вес разр да дополнительного триггера равен «4. Очередна пара двоичного кода получаетс на выходе двух ;младших разр дов триады.

Работа преобразо1вател иллюстрируетс таблицей 1, в которой ирвведена последовательность значений в отдельных тетрадах и в триаде при преобразован-ии дес тичного числа 1000 1001. В старшей тетраде всегда происходит сдвиг «а 2 разр да.

Claims

29-ь 28-ь 2 4Результат в двоичном коде: hl6-i-8+l + 2 + 2 + 2 512 + 256-)-64-Ь:32 Предложенное устройство позвол ет уменьишть длительность такта сдвига за счет ис ключени времени суммировани и сократить число тактов в два раза по сравнению с изеестиыми иреобразовател ми. Формула изобретени Преобразователь двоично-дес тичного кода в двоичный, содержаш;ий п тетрад и («-) дешифраторов по одному на тетраду, кроме старшей, и тактовую шину, соединенную с управл ющим входом старшего разр да старшей тепрады и первым входоаМ каждого из (rt-l) дешифраторов, отличающийс тем, что, с целью повышени быстродействи лреобразовани , в иего введены триада и л-й дешифратор , первый, второй, третий, четвертый и п тый входы (Которого подключены соответственно к тактовой шине, « выходу -младшего разр да (п-1)-й тетрады, к выходам двух младших разр дов «-и тетрады и к выходу старшего разр да триады; второй, третий, четвертый, п тый и шестой входы каждого i-ю (, 2, . .. ,/г-1) дешифратора подключены соответственно .к выходу младшего разр да (i-2)-и тетрады, к выходам двух младщих разр дов (f-Л)-и тетрады и к двум разр дам г-й тетрады, а выходы t-ro дешифратора подключены к разр дным входам всех, кроме старшей, тетрад; выходы двух младших разр дов триады вл ютс информационными выходами преобразовател . Источники информации, прин тые во внима .ние при экспертизе: 1.Авторско-е свидетельство СССР Л 517890, G 06 F 5/02, 1976.
2.Авторское свидетельство СССР Л 275522, G 06 F 5/02, 1969.