(54) УСТРОЙСТВО ВЫБОРКИ ДЛЯ ЗАПОМИНГЛЩИХ УСТРОЙСТВ НА МДП-ТРАНЗИСТОРАХ р дных транзисторов матрицы чеек па м ти подключены к выходным шинам, затворы упом нутых транзисторов соед нены с первой шиной тактовых импульсов , а стоки - с шиной питани . На чертеже показана схема устройства выборки дл матрицы на четыре входа и четыре выхода (16 бит), Устройство состоит из блока возбуждени 1 на транзисторах 2, 3 и ко денсаторе 4, блока возбуждени 5 на транзисторах 6-8 и управл емом конде саторе 9, инвертора 10, дешифратора на транзисторах 11-16, матрицы чеек пам ти на транзисторах 17-22, разр д ных транзисторов 23-26, .зар дных тра зисторов 27-30, выходного дешифратора на транзисторах 31-34, адресных входов 35-37, выходов 38, 39, шин 40 42 тактовых иьтульсов, шины 43 питани . Работает устройство выборки следую щим образом. Во врем действи такто вого импульса на шине 41 транзистор открыва сь, пропускает информацию на затвор транзистора 3. Одновременно через транзистор 6 зар жаетс переклю чаемый конденсатор 9, транзистор 8 открываетс , передава низкий уровень напр жени с блока 5 на затворы транзисторов 15 и 13. Если на адресный вход 37 подаетс высокий уровень напр жени , конденсатор 4 за р жаетс через открытые транзисторы 2 и 3 на шину 42 тактовых импульсов, имеющую в зто врем низкий уровень напр жени . После окончани действи тактового импульса на шине 41 и до начала действи тактового импульса на шине 42 переключаемый конденсатор 9 разр жаетс через транзистор 7. Во врем действи тактового импульса на шин 42 тактовый импульс передаетс на выход блока возбуждени 1 через открытый транзистор 3, и на выходе блока возбуждени 5 остаетс низкий уровень напр жени . Если во врем действи тактового импульса на шине 41 тактовых импульсов на адресном входе 37 устанавливаетс низкий уровень напр хсени , конденсатор 4 разр жаетс . Во врем действи тактовых импульсов,на шине 42 тактовых импульсов на выходе блока возбуждени 1 остаетс низкий уровень напр жени , а на выход блока 5 через ОТКРЫТЫЙ транзистор 8 передаетс тактовый импульс. Конденсаторы 4 и 9 положительной обратной св зи служат длп более полной передачи напр жени тактовых импульсов, поданных на шину 42 тактовых импульсов, и.повышени нагру зочной способности блоков возбуждени , так как «апр жение зар женного конденсатора положительной обратной св зь складываетс на затворе с напр жением стока транзистора, уаеличива зффективность открывани его во врем действи тактовых импульсов. Емкость управл емого конденсатора 9 в разр г енном состо нии минимальна, и поэтому во врем действи тактовых импульсов их напр жение на затвор транзистора 8 не передаетс . Аналогично работают и остальные блоки возбуждени 5 и 1 . Следовательно, информаци , подаваема на адресные входы 35-37 схемы выборки во врем действи тактовых импульсов на шине 42 тактовых импульсов, передаетс в пр мом виде на выходы блоков возбуждени 1 и в инверсном виде на выходы блоков возбуждени 5. В промежутках времени между соседними тактовыми импульсами, подайаемыми на шину 42 тактовых импульсов, выходы блоков возбуждени 1 и 5 имеют низкий уровень напр жени . Во врем действи тактового импульса , поданного на шину 40, устройство выборки подготавливаетс к рабсте . На выходе инвертора 10, т.е. на общем входе дешифратора, устанавливаетс низкий уровень напр жени . Внутренние емкости дешифратора, емсости выходов дешифратора, в том чис е и выбранного, разр жаютс через выходное сопротивление инвертора 10 и через открытые разр дные транзисторы 23-26, так как на адресных входах дешифратора находитс информаци , получаема с блоков возбуждени 1 и 5 во врем действи тактового импульса на шине 42. Одновременно через от .крытые зар дные транзисторы 27-30 с шийы 43 питани зар жаютс емкости выходов матрицы чеек пам ти и по цеп м проводимости - выходы выходного дешифратора, так как на адресных входах выходного дешифратора находитс информаци с блоков 5 и 1. После окончани действи тактового импульса на шине 40 во врем действи тактового импульса на шине 42 на выходе инвертора 10 устанавливаетс высокий уровень напр жени , который передаетс по выбранному пути проводимости на .один иЗ входов матрицы чеек пам ти. В матрице происходит выбор записанной информации. Выходна информации матрицы передаетс по выбранным пут м проводимости на выходы выходного дешифратора. В интервале между тактовыми импульсами на шине 42.на затворы транзисторов дешифратора подаетс низкий уровень напр жени , и информаци , переданна на выходы устройства выборки, сохран етс на выходной емкости зтих выходов.