DE2624764A1 - Serielles rechensystem - Google Patents
Serielles rechensystemInfo
- Publication number
- DE2624764A1 DE2624764A1 DE19762624764 DE2624764A DE2624764A1 DE 2624764 A1 DE2624764 A1 DE 2624764A1 DE 19762624764 DE19762624764 DE 19762624764 DE 2624764 A DE2624764 A DE 2624764A DE 2624764 A1 DE2624764 A1 DE 2624764A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- gate
- transistor
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computational Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Complex Calculations (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
- Logic Circuits (AREA)
Description
1. Jurij Michailovitsch Polskij P 63 212
2. Valentin Petrovitsch Zacharov 0 _ . 1Q7fi
3. Nikolaj Trofimovitsch Golec Zm aunl iy/b
4. Jurij Vasilievitsch Tajakin L/Br
5. Gennadij Petrovitsch Lipoveckij '
6. Valerij Vasilievitsch Procenko
7. Aleksandr Dmitrievitsch Chomenko
8. Vladimir Pavlovitsch Sideorenko ? fi ? A 7 R ^
9. Aleksandr Jakovlevitsch Sirota Z. U Z. H / O ^
10. Jurij Vladimirovitsch Prokoviev
11. Aleksandr Maksimovitsch Kopytov
Kiev/UdSSR
" SERIELIES KBCHSITSISTSIl
Die Erfindung betrifft das Gebiet der Rechentechnik, insbesondere seriell arbeitende Bechensysteme und kann bei der
Entwicklung von Rechensystemen benutzt werden.
Zur Steuerung einzelner Objekte ist gegenwärtig die Anwendung
von Sysüamen zweckmäßig, die aus mehreren nach dem
Prinzip von Kompaktrechnern (Minicomputern) aufgebauten Rechenmaschinen
bestehen·
Die zur Zeit vorhandenen Kompaktrechner, die zur Steuerung
verschiedener Objekte bestimmt sind, lassen aber keine effektive Durchführung von Berechnungsarbeiten zu·
Für Bechenarbeiten verwendet man gewöhnlich Kalkulations-
gerate (Calculators), von denen die kompliziertesten Typen die
Lus^maenarbeit mit anderen Rechenmaschinen ermöglichen sowie
periphere Einrichtungen ansteuern können und dadurch den Eigenscheften
der Minicomputer näher kommen·
609851 /0997
In der Praxis empfindet man immer häufiger die llotuendigkeit,
ein aus mehreren Bechenmaschinen bestehendes Eechensystem
zu entwickeln, in dem jede Rechenmaschine als Kompaktrechner
organisiert ist, aber auch als Kalkulationsanlage arbeiten kann. Das. Hauptproblem dabei ist die Vereinheitlichung der Rechenmaschine,
die einen minimalen Aufwand bei der Herstellung von
Rechenmaschinen mit verschiedener Bestimmung für ein Rechensysuem
ergeben würde· Das Problem der Vereinheitlichung der Beehenmaachine wird teilweise durch die vorliegende Erfindung
gelöst.
Die Erweiterung von Funktionen jeder Be ehe nma schinen
eines solchen Rechensystems führt zur bedeutenden Erhöhung des apparativen Aufwandes. Durch die Benutzung des seriellen Verfahrens
zur Informationsverarbeitung kann der technische Aufwand in bedeutendem Llaße herabgesetzt werden.
Es ist ein seriell arbeitendes Bechensystem bekannt, das
aus einer Rechenmaschine besteht (vgl. das USAVPatent Kr.
3641330).
Diese bekannte Beehenmaschine enthält ein erstes, zweites,
dritten und viertes Schieberegister mit je einem Eingang und
einem Ausgang. Die Kapazität des vierten Registers beträgt vier Binärstellen.
Der Ausgang des er-sten Registers ist über eine erste
Torschaltung mit seinem Eingang und mit dem Eingang des zweiten Registers verbunden. Der Ausgang des zweiten Registers hat
609851 /0997
übel die zweite Torschaltung mit dem Eingang des dritten Registers
und mit dem Eingang des vierten Registers Verbindung· Der .Ausgang des vierten Registers ist über die dritte Torschaltung
mit dem Eingang des dritten Registers gekoppelt,·
Die Eeehenmaschine enthält einen Summator mit zwei Eingängen
und einem Ausgang. Ein Summatoreingang ist über die vierte Sorschaltung mit dem .ausgang des zweiten Registers verbunden,
der zweite Eingang ist über die fünfte Torschaltung an den Ausgang des dritten Registers angeschlossen, während
der -Ausgang des Suramators über die sechste Torschaltung am Eingang
des ersten Registers liegt. Die Rechenmaschine weist auch eine siebente Torschaltung auf, deren Ausgang an den Eingang
des ersten Registers und deren Eingang an die Eingangsschiene angeschlossen sind· Όθσ Ausgang des dritten Registers ist über
eine achte Torschaltung mit dem Eingang des ersten Registers verbunden·
Die Rechenmaschine weist auch eine Likrobefehlsmatrix
mit Singangsdechiffrator auf, dessen Eingänge mit den Ausgängen
eines Adressenzählers verbunden sind· Die Ausgänge der Llikro-
befehlsmatrix sind an die zur Anlegung von Steuersignalen bestimmten
Steuereingänge der Torschaltungen gekoppelt, um die
Durchführung der Operationen "Addition", "Verschiebung" und "übertragung" zu ermöglichen.
Eine in hohem KaQe reguläre (geordnete) Struktur der be-
609851/0997
kannten Bechensysteme, die in Beihe geschaltete Register sowie
eine Matrix enthalten, ermöglicht den Aufbau von Bechensystemen
*i±t 'Iroßintegrationsschaltungen (LSI).
Die erwähnte bekannte Heehenmaschine funktioniert wie
folgt:.
Dia Begister beinhalten die über die siebente Torschaltuns
eingalesene Information, nachdem auf diese Torschaltung ein
Steuersignal von der Mikrobefehlsmatrix gegeben wurde· Den Informations
umlauf in den Eegistern bewirken die an die zweite und
achte Torschaltung angelegten Steuersignale·
Der Sumoator wird für die Durchführung der Addition verwendet·
Nach der Abgabe der Steuersignale an die vierte und fünfte Torschaltung wird der Inhalt des zweiten und des dritten
Begisters in den Summator überführt, in dem der Inhalt des
adelten und des dritten Begisters summiert wird. ITach Anlegung
des Steuersignals an die sechste Torschaltung wird das Additionsergebnis über die geöffnete sechste Torschaltung in das erste
Eegister zur Speicherung übertragen·
Die Übertragung des eingetragenen Inhalts von einem Begister
zum anderen erfolgt über den Summator durch Abgabe der
Steuersignale an die vierte und sechste Torschaltung·
Die Übertragung des Inhalts der Eegister in der entgegengesetzten Bichtung, bei der also der Inhalt des ersten Eegisters
in des zweite gebracht wird, ohne im ersten Begister gelöscht
609851 /0997
zu werden, erfolgt über die geöffnete erste Torschaltung,
Die Operation "Verschiebung" wird durch Anlegung eines
Steuersignals an die dritte, vierte und sechste Torschaltung ausgelöst. Hierbei wird der Inhalt des dritten Begisters in
das vierte Register mit Verschiebung um eine Dezimalstelle übertragen·
Die Operationen "Addition", "Übertragung" und "Verschiebung"
ermöglichen die Durchführung von beliebigen Bechenarbeiten.
Die !Reihenfolge der Durchführung der Operationen hangt
von Likroprogrammen ab. Ein Mikroprogramm stellt eine Folge von
Mikrobefehlen dar, die in der Mikrobefehlsmatrix aufbewahrt
werden.
Eine Folge von Llikrobefehlen wird «it Hilfe des Adressenzählers
für Likrobefehle vorgegeben. Jedem Schaltzustand des
Adressenzählers entspricht ein Mikrobefehl·
Die Ausgangssignale des Adressenzählers gelangen zum Dechiifrator
der Mikrobefehlsmatrix. Der Dechiffrator wählt von
einer großen Anzahl der Matrixschienen eine Schiene, die eben
die Kombination von Steuersignalen bestimmt, welche den Torschsltungen
zur Ausführung des vorgegebenen Mikrobefehls zugeführt werden.
Bei Änderung des Adressenzählerzustands wi^d der nächstfolgende
Mikrobefehl ausgeführt. Auf diese Weise erfolgt die Auswahl der vorgegebenen Mikrobefehle, die das erforderliche
609851/0997
Llikroprogramm bilden.
Das bekannte Rechensystem besitzt einen kleinen Llikrobefehlsvorrat
und kann deswegen für die Steuerung von externen Einrichtungen und technologisclien Prozessen nicht benutzt werden,
Die Yerbindungsart von Baueinheiten und Baugruppen dieses System
gibt keine Möglichkeit, das Aggregatprinzip für den Aufbau des
Rechensystems anzuwenden.
Der Erfindung liegt die Aufgabe zugrunde, ein seriell
arbeitendes Rechensystem zu entwickeln, das wenigstens aus einer Rechenmaschine mit erweitertem Mikrobefehlssatz zur Lösung
von nethematischen .Aufgaben sowie zur Steuerung von externen '
Einrichtungen und technologischen Prozessen besteht und dessen
Struktur den Aufbau des Rechensystems nach dem Aggregatprinzip ermöglicht, seine Umprogrammierung zuläßt und eine Regularitat
aufweist, bei der die Realisierung des Rechensystems in einem LSI-Kristall möglich wird.
Diese Aufgabe wird dadurch gelöst, daß in einem seriell
arbeitenden Rechensystem, das zur Lösung von mathematischen
Aufgaben sowie zur ^teuarung von externen Einrxchtungen und
technologischen Prozessen bestimmt ist und wenigstens eine
Serien-Sechenmaschine enthält, die einen zur Informationsverarbeitung
bestimmten Summator hat sowie in Beine geschaltete
und als arbeitsspeicher der Eeehenmaschine dienende Register
609851 /0997
aufweist, wobei der direkte Ausgang des letzten Registers über
eine Torschaltung nit dem ersten Summatoreingang verbunden ist
und der Eingang wenigstens eines Registers über entsprechende
Torschaltungen mit dem Ausgang des davor liegenden Registers
und· mit dem ersten Summat or ausgang Verbindung hat*, und die eine
zur Ansteuerung der Tor schaltungen bestimmte Mikrobefehlsmatrix
enthält, - erfindungsgemäß mindestens ein zusätzliches Akkumulationsregister verwendet wird, das zur zeitweiligen Speicher unj
des vom Sumaatorausgang gelieferten Signals bestimmt ist und
dessen Eingang über eine entsprechende 'i'orschaltung mit dem ersten
Summatorausgang sowie über eine andere Torschaltung mit
dessen direkten Ausgang verbunden ist, wobei der direkte Ausgang
und der inverse Ausgang des Akkumulationsregistei's über entsprechende
Tor schaltungen an den zweiten S ummat or eingang angeschlossen
sind, sowie wenigstens ein einstelliges Link-Rejister
zur Speicherung des Übertragungssignals und zur Erzeugung von Steuersignalen für Programmverzweigung je nach den Zwischenergebnissen
des Rechenvorgangs benutzt wird, wobei der Eingang des Link-Registers über eine Torschaltung mit seinem
direkten Ausgang und über eine andere Torschaltung mit dem zweiten Sumaatorausgang verbunden ist, wobei der Eingang des ersten
der in Reihe geschalteten Register über entsprechende Torschaltungen an den Direkt ausgang des letzten der in Reihe liegenden
Register, an den Direktausgang des Akkumulationsregisters und
609851/0997
wenigstens an den .Ausgang eines weiteren Registers der Register-Jieihenschaltung
ai^ es chi ο ssen ist, und. die Rechenmaschine weite:
hin eine Programmatrix mit einer Einrichtung zur Kommutierung
von ringangssignalen der irrogrammatrix und einer Einrichtung
zas Kommutierung von Ausgangssignalen der Programmatrix zwecks
Speicherung und .Abruf des Programms füi? die zu lösenden Aufgaben
enthält, sowie eine Synitfironisationsprogrammatrix aufweist,
die eine Einrichtung zu* Ko mm u tie .rung von Eingangs signale η
der cynchronisationsprogrammatrix und einen Ausgangsdechiffrator
zur Aufbewahrung und zum Abruf von Synchronisationsprogrammen
enthält, von denen jddes Synchronisationsprogramm eine
Folge von üikrobefehlsadressen darstellt, und einen gesteuerten
Synchronisator zur doppelperiodischen Synchronisation von Purktionseinheiten der Rechenmaschine besitzt, der aus wenigstens
drei in Reihe geschalteten Zahlern zur Erzeugung von
zeitlich getrennten Taktsignalen und aus wenigstens einem nut einem entsprechenden Zähler des gesteuerten Synchronisators
veibundenen Steuersignalformer besteht, wobei die Einrichtung
zur· Kommutierung von Eingangssignalen der kikrobefehlsmatrix
mi-; dem Ausgangsdeühiffrator der Synchronisationsprogrammatrix
verbunden ist, deren Einrichtung zur Kommutierung von Eingangssignalen an die Einrichtung zur Kommutierung von Ausgant;ssignalen
der Programmatrix geschaltet ist und ein Zweipegel-Steuersystem zur Steuerung der Informationsverarbeitung bildet,
und die Einrichtung zur Kommutierung von Eingangs signal en der
609851 /0997
Synchronisationsprogramtnatrix mit; einem Zahler des gesteuerten
Synchronisators verbunden ist, während der Ausgangsdechiffrator
der Synchronisationsprogrammatrix elektrische Verbindung mit den
Steuersignalforiner des gesteuerten Synchronisa tors für die BiI-dung
einer Llikrobefehlsfolge aufweist, wobei die Eingänge der
Einrichtung zur Kommutierung von EingangsSignalen der Programmmatrix
an die .Ausgänge des Adressenzählers angeschlossen sind,
bei dem eine Gruppe von Eingängen an den entsprechenden Ausgänge:
der Einrichtung zur Kommutierung von Ausgangssifjn&len der Prowährend
gramnatrix liegt, eine andere Gruppe von Eingangen mit den Ausgängen
dar Steuereinrichtung des Adressenzählers verbunden ist
und eine Gruppe von Eingängen der Steuereinrichtung an die entsprechenden
Ausgänge der Einrichtung zur Kommutierung von Auswahrend
gangssignalen der Programnatrix angeschlossen ist, eine andere
Gruppe von Eingängen mit den Ausgängen des entsprechenden Zählers des gesteuerten Synchronisators verbunden ist und sein gesonderter
Eingang an den Ausgang des einstelligen Link-Eegistera
angeschlossen ist,
Zseckmäßigerweise kann wenigstens eine Rechenmaschine das
seriell arbeitenden Hechensystems mit einer zusätzlichen Torschaltung
zur Durchführung der Disjunktion ausgestattet werden,
wobei die zusätzliche torschaltung zwischen dem Direkteusgang
des letzten Registers und dem zweiten Summetoreingsag eingeschaltet
wird,
609851/0997
.lenijstens in einer Eeehenmaschins das seriellen Hechensystems
können die in 3sihe geschalteten Eegistei· sowie das
.Akkumulationsregister als vierstellige Schieberegister aus^efiihrt
werden und alle Tor schaltungen sowie der ,Sumaator als
Einkanalschaltungen aufgebaut sein, wobei der erste Zähler des gesteuerten Synchronisators zur Bestimmung der für die Abarbeitung
von vier Informationsbits erforderlichen Zeit verwendet und entsprechend ausgelegt wird·
Mindestens in einer Rechenmaschine des vorgeschlagenen
Eechensystems können das Akkumulationsregister sowie die in
Eeihe geschalteten Register als Mehrkanal-Schieberegister ausgeführt
werden und der Summator sowie alle Torschaltungen mehrkanalig
aufgebaut sein, wobei die Steuereingange der LehrkanaMDor
schal tunken zusammengeschaltet und mit den Ausgängen
der Kikrobefehlsmatrix verbunden werden.
.Venigstens in einer Rechenmaschine des erfindun^sgemäßen
seriellen Rechensystems kann die elektrische Verbindung des Ausgangsdechiffrators
der Synchronisationsprogrammatrix mit dem Steuersignalformer des gesteuerten Synchronisators bevorzugt
über eine Einrichtung zur Kommutierung von Synchronisationsprogramnien
erfolgen, die zur Änderung der von der Synchronisationsprogrammatrix vorgegebenen Abruffolge von LHkrobefehlen
bestimmt ist, wobei eine Gruppe von Eingängen der Einrichtung ζ'ax Kommutierung von Synchronisationsprogrammen mit den Aus-
609851/0997
gän.jen des Steuer signalformers des gesteuerten Synchronisators
verbunden wird, die andere Gruppe von Eingängen an die entsprechenden
Ausgänge der Sinrichtung zur Kommutierung von Ausgangs Signalen der Programmatrix angeschlossen wird und ihre
Ausgänge an die Eingänge des Ausgangsdechiffrators der Synchronisations
programmatrix geschaltet werden·
Zweckmäßigerweise kann wenigstens eine Rechenmaschine des seriellen --iechensystems ein .Adressenregister zur Organisation
von komplizierten Programmverzweigungen enthalten, bei dem eine Gruppe von Eingängen mit den entsprechenden Ausgängen der
Einrichtung zur Kommutierung von Ausgangssignalen der ProgruBO-matrix
verbunden wird, die zweite Gruppe von Eingängen an die Ausgänge der Steuereinrichtung des Adressenzählers angeschlossen
wird, die dritte Gruppe von Eingängen an die Steuereingänge der Bechenmaschine geschaltet wird, wenigstens noch ein Eingang
an ein der in Beihe liegenden Register geführt wird und die Ausgänge
des Adressensegisters mit entsprechenden Eingängen des
Adressenzählers verbunden werden·
Zweckmäßig ist die Ausstattung wenigstens einer Rechenmaschine des seriellen Rechensystems mit einer zur Informationsausgabe
bestimmten Ausgangsmatrix nebst einer Einrichtung zur Kommutierung von Eingangssignalen, wobei die Ausgänge der Ausgangsmatrix
an die Steuerausgänge der Rechenmaschine angeschlossen werden, sowie mit einem Kode umsetzer, bei dem wenigstens
609851 /0997
ein Eingang mit einem der in. Reihe liegenden Register verbunden,
wird, ein anderer Eingang an einen .ausgang des zweiten Zahle2ε
des gesteuerten Synchronesators angeschlossen wird und die Ausgange
an die Eingänge der Einrichtung zur Kommutierung von Eingangssignalen
der Ausgangsmatrix geschaltet werden, wobei die Ausgänge der erwähnten Kommutierungsein^ichtung mit den Eingängen
der Ausgangsmatrix Verbindung haben sollen·
■wenigstens in einer Rechenmaschine des Rechensystecs werden
die zusätzlichen Steuereingänge aller an den Eingängen der
in he ehe geschalteten Register liegenden Torschaltungen bevorzugt;
mit den zusätzlichen Ausgängen der Einrichtung zur kommutierung von Ausjangssignalen der Programmatrix verbunden·
Zweckmäßig »ird wenigstens eine Beehenmaschine des Eeeher
systems zur Formierung von Eonstanten, die für Operationen mit
Ze ζisalzahleη erforderlich sind, mit zwei Kodeformerschaltungen
sowie einar ULID-Scheltung ausgestattet, wobei die Eingange der
ersten Eodeformerschaltung mit entsprechenden Ausgängen des ersten
Zahlers im gesteuerten Synchronisator und der Ausgang der ersten Kodeformerschaltung über eine entsprechende Torschaltung
mit dem zweiten Eingang des Summators verbunden werden, die Auegänge
des ersuen Zählers des gesteuerten Synchronesators an entsprechende
Eingänge der zweiten Kodeformerschaltung angeschlossen
werden, deren Ausgang mit dem ersten Eingang der UND-Schaltung verbunden wird und deren zweiter Eingang an den invertier-
609851/0997
ORIGINAL INSPECTED
lien iusgang des einstelligen Link-Begisters geschaltet wild,
während der Ausgang der ULiD-Schaltung über eine entsprechende
Torschaltung an den ersten Sunmatoreingang angeschlossen wird,
der über eine entsprechende Torschaltung am invertierten .ausgang des letzten der in Eeihe geschalteten Register liegt, und
der dritte 3uomatoreingang über eine entsprechende Tojfchaltung
mit dem Direktausgang des einstelligen Link-Registers verbunden
wird.
Im Rechensystem kann wenigstens eine Rechenmaschine zwecks Eingabe der Digitalinformation von externen üinrichtunge:
in die Bochenmaschine mit einer Triggerschaltung ausgestattet
sein, bei der ein Eingang an den Ausgang der cit eirnr Gruppe
von Eingängen an entsprechenden Eingängen des ^dres^enregisters
liegenden Hehreingang-Torschaltung angeschlossen wird und ein
weiterer Eingang mit dem entsprechenden Ausgang der steuereinrichtung
das Adressensählers verbunden wird, wobei der Ausgang
der Trxggerschaltung an den entsprechenden Eingang der Steuereinrichtung
des Adressenzählers und über eine entsprechende Torschaltung an den dritten Summatoreingang geschaltet wird.
kiur Synchronisierung von Funktionseinheiten des Rechensy£tems
wird zweckmäßig, wenigstens in einer Reehennaschine
dieses Rechensystems ein Synchronisationseiiiaang und ein Synchronisationsausgang
vorgesehen, die mit daDi Eisgang des ersten
609851/09 9 7
Zahlers bzw· mit dam Ausgang des letzten Zählers des gesteuerten
üynchronisators verbunden werden, wobei dei; entsprechende
Ausgang das ersten Zählers über eine dazu angewiesene Torschaltung
an den dritten Summatoreingang angeschlossen wird·
«Wenigstens eine Rechenmaschine des Rechensystems kann mit
e-ner zusätzlichen (Torschaltung ausgestattet sein, die den direkten Ausgang des Akkumulationsregisters mit dem gesonderten
Ausgang der Rechenmaschine verbindet, und kann außerdem mit zusätzlichen
in Reihe geschalteten Registern zur Erweiterung der Arbeitsspeichereinrichtung der Reehenciaschine versehen sein, .
wobei der Ausgang des letzten der zusätzlichen in Reihe liegenden Segister über eine entsprechende Torschaltung mit demselben
gesonderten Ausgang der Rechenmaschine und über eine geeignete
Torschaltung mit dem ersten Summatoreingang verbunden wird,
während der Eingang des erssen der zusätzlichen in Seihe geschalteten
Segister an den getrennten Eingang der Rechenmaschint.
angeschlossen wird.
Zweckmäßig ist .der Aufhau des Rechensystems mit einer
vorgegebenen Anzahl von seriell arbeitenden Rechenmaschinen,
die so ζusammenge schaltet werden, da3 ein gesonderter Eingang
jeder vorgeschalteten Rechenmaschine am gesonderten Ausgang der
nachgeschalteten Rechenmaschine liegt und der gesonderte Lingan
der letzten Rechenmaschine an den gesonderten Ausgang der erste:
lechenmaschine geschaltet ist, deren Synchronisationsausgang
609851/0997
mit den Synchronisationseingängen alle* nachge schalte ten Rechenmaschinen
Verbindung hat·
Das Bechensystem enthält zweckmäßige χ weise wenigstens ei
externes Schieberegister mit einer Ausgangs-Puffereinrichtung.^
die. zur Ankopplung des externen Schieberegisters an eine entsprechende
Beehenmaschine bestimmt ist, üobei der Linüang des
externen Schieberegisters an den gesonderten Ausgang der letzten Ee ehe nma s chine angeschlossen wird und die Ausgangs-Puffereinrichtung
mit dem gesonderten Eingang der ersten Rechenmaschi ne verbunden wird·
Im Eechensystem wird die Ausgängs-Puffereinrichtuns des
externen Schieberegisters zweckentsprechend mit zwei folgerst
ufen ausgestattet, von denen jede Stufe einen ersten Transi-
tor enthält, dessen Drain mit der ersten Taktimpulsschiene,äess
dessen Gate mit dem Eingang der Folgerstufe und Source mit dem Ausgang dar Folgerstufe und mit dem Drain des zweiten Transistors
verbunden werden, bei dem das Gate an die zweite Taktimpulsschiene
und die Source an die gemeinsame Schiene angeschlossen
sind, wobei zwischen Gate- und Source des ersten Transistors ein Liitkopplungskondensator geschaltet wird
und der Eingang der ersten Folgerstufe am Ausgang eines Inverters liegt, dessen Iingang mit dem Singang der Puffereinrichtung
und mit dem Drain eines dritten Transistors Verbindung hat und das Gate des letzteren an der zweiten .!Taktimpulsschiene
609851/0997
lieg";, während der .ausgang de* ersten Folgerstufe an das Gate
eine.'3 vierten Transistors angeschlossen ist, dessen Drain an der
erston Speiseschiene liegt und dessen Source mit dem Drain eines
wobei di
fünften Transistors zusammengeschaltet ist, Source des
dessen
letLi;eren nut der gemeinsamen Schiene, un<i Gate mit dem
Ausging der zweiten Folgerstufe und mit dem Gate eines sechsten
Transistors verbunden sind, dessen Source an der gemeinsamen Schiene liegt und dessen Drain mit de? Source eines siebenten
Transistors einen Yerbindungspunkt bildet, bei dem der Drain an
der ersten Speiseschiene liegt und das Gate mit der Source des
dritten Transistors und mit dem eingang der zweiten Folgerstufe
zusammengeschaltet ist, wobei an den durch d ^e Source des siebenten
Transistors und den Drain des sechsten Transistors gebildeten Yerbindung;spunkt das Gate eines achten Transistors angeschlossen
ist, dessen Drain an der zweiten Speiseschiene liegt und dessen Source mit dem .ausgang der Puffereinrichtung und mit
dem Drain eines neunten Tranistors zusammengeschaltet ist ,und
dessen dessen Source an die gemeinsame Schiene, Gate
an den durch die Source des vierten Transistors, den Drain des
fünften Transistors und das Gate des sechsten Transistors gebildeten
Yerbindungspunkt geschaltet sind·
Wenigstens in einer Rechenmaschine des Sechensystems
wird der Befehlsadressenzahl er zweckmäßigerweise als ein System
von über Torschaltungen in Reihe geschalteten Triggerschaltungen
609851 /0997
ORIGiNAL INSPECTED
ausgebildet, in dem der Ausgang der vorletzten Triggerschaltung
über einen Inverter und eine Torschaltung mxt dem Eingang der ersten Triggerschaltung verbunden ist.
Im Rechensystem enthält die Einrichtung zur Kommutierung
von Eingangs signale η der Katrizen zweckentsprechend folgende
Funktionseinheiten; einen Dechiffrator, der die leitende Verbindung
zwischen dem gemeinsamen Eingang und einem der Dechiffratorausgänge
je nach dem Kode sicherstellt, der auf die Adresseneingänge
des Dechiffrators gegeben wird; erste und zweite Dechiffrator-Steuerschaltungen, wobei der Ausgang jeder von
diesen Schaltungen mit dem entsprechenden Adresseneingang des De c.'iiff rat or s verbunden wird; eine Entlade einrichtung, deren
Eingänge an die Dechiffratorausgänge und an die Eingänge der
entsprechenden Latrix ge schältet werden; einen Inverter, dessen
Ausgang an den gemeinsamen Dechiffratoreingang angeschlossen
wird und dessen Eingang an der ersten Taktimpulsschiene liegt,
wobei jede der ersten Dechiffrator-Steuerschaltungen einen ersten
Transistor enthält, bei dem der Drain an die Adreßssgnalschiene
angeschlossen ist, das Gate an der zweiten Taktimpulsschiene
liegt und die bource mit dem Gate eines zweiten Transistors
verbunden ist, dessen Source an der dritten Taktimpulsschiene liegt und dessen Drain mit dem Ausgang der De chiff r ator-3te
ie r schaltung verbunden ist, wobei zwischen dem Drain und
dem Gate des zweiten Transistors ein Mitkopplungskondensator
609851/0997
liegt, und jede der zweiten Dechiffrator-Steuersciialtungen einer
dritten Transistor aufweist, bei dem die Source an die zweite
Trakticipulsschiene, das Gate an die Adreβsignalschiene und der
Drain an die Source eines vierten Transistors angeschlossen
sind, dessen Gate und Drain an der zweiten Traktimpulsschiene liegen, wobei der Drain des dritten Transistors ebenfalls mit
dem Gate eines fünften Transistors Verbindung hat, bei den der Drain mit dem Ausgang dieser Steuerschaltung und die Source
mit der dritten Takt impuls schiene verbunden sind, während zwischen Source und Gate des fünften Transistors ein umschaltbarer
Kondensator liegt, dessen Steuerelektrode an das
Gate des fünften Transistors und die andere Elektrode an den Source desselben Transistors angeschlossen sind, wobei die Entladeeinrichtung
außerdem Transistoren enthält, bei denen die Drains mit den Eingängen der Entlade einrichtung, die Gates mit
der ersten Taktimpulsschiene und die Sourcenmit der gemeinsamen
Schiene verbunden sind·
Die Einrichtung zur Kommutierung von Ausgangssignalen der Programmatrix wenigstens einer Rechenmaschine des Bechensystems
kann erfindungsgemäß folgende Funktionseinheiten enthalten:
einen Dechiffrator, der die leitende Verbindung zwischen
seinen Eingängen und Ausgängen je nach dem Kode sicherstellt,
der auf die Adresseneingänge des Dechiffrators und auf
die ersten und die zweiten Dechiffrator-Steuerschaltungen gegeben
wird, wobei der Ausgang ^jedar von diesen Stauerschal-
609851/0997
tungen cät dem zugeordneten Adresseneingang des Dechiffrators
verbunden wird; eine Ladeeinrichtung, deren Ausgänge an die
Dechiffratoreingänge and an die Ausgänge der Programiaatrix geschaltet
werden, wobei jede erste Dechiffrator-Steuerschaltung
einen ersten Transistor enthält, bei dem der Drain mit der
Adreßsignalschiene, das Gate mit der zweiten Taktimpulsschiene
und clle Source mit dem Gate eines zweiten Transistors verbunden
sind, dessen Source an der dritten Taktimp ul~-ci.de no und dessen
Drain am Ausgang dieser Steuerschaltung liegen, wobei zwischen
dem Drain und dem Gate des zweiten Transistors ein r.Iitkopplungskondensator
eingeschaltet ist, während jede zweite Dechiffrator-Steuerschaltung
einen dritten Transistor enthält, bei dem die
Source an die zweite Taktimpulsschiene, das Gate an die Adreßsi^nalschiene
und der Drain an di-e Source eines vierten Transistors
angeschlossen sind, und bei letzteren das Gate und dar Drain an der zweiten Taktimpuls schiene liegen, wobei der Drain
des dritten Transistors außerdem mit dem Gate eines fünften Transistors Verbindung hat, bei dem der Drain an den Ausgang
dieser Steuerschaltung und die Source an die dritte Taktimpulsschiene
geschaltet sind, wobei zwischen der Source und dem Gate des fünften Transistors ein umschaltbarer Kondensator liegt,
dessen Steuerelektrode mit dem Gate des fünften Transistors
an der verbunden ist und dessen andere Elektrode Source desselben Transistors liegt, wobei zur Ladeeinrichtung außerdem Transistoren
gehören, bei denen die Source η mit den Ausgängen der Lade-
609851/0997
einrichtung, die Gates mit der ersten Taktimpulsschiene und die
Dra-.ns nit der Speiseschiene verbunden sind·
' Yorteilhaft ist auch die .Ausführung jeder Eeehenmaschine
des Bechensystems auf einem Halbleitersubstiat«
Die Erfindung ergibt einen bedeutend niedrigexen .aufwand
bei der Projektierung und bei der Herstellung von Eechensysteiner,
da die Eechenmaschinen jedes Systems gleiche Struktur aufweisen
und sich voneinander nur durch Fa'delung von Matrizen (zur Lmprogr
aminierung der Be ehe nmas chine) unterscheiden, wobei die änderung
der Fädelungsart durch änderung nur eines einziges Uaskie-
r rungsele cents bei der Herstellung des integierten Großschaltkreises
erreicht wird· Unter einem Maskierungselement wird hierbei
eine Schablone mit öffnungen verstanden, die an den vorgegebenen Stellen je nach Bedingungen der Software angeordnet
sind·
Das serielle Rechensystem erfüllt die Punktionen eines
Linicomputers und kann dadurch zur Steuerung von externen Einrichtungen
und technologischen Prozessen sowie zur Lösung von verschiedenen mathematischen Aufgaben benutzt werden·
im folgenden wird die Erfindung an einem konkreten Aus-
f Uhrungsbeispiel und anhand der beiliegenden Zeichnungen naher
erläutert· Hierbei zeigen
Pig. 1 ein ffunkti ons schalt bild des erfindungsgemä'sen
seriellen Bechensystems, das eine seriell arbeitende Rechenmaschine
enthält;
60985 1/099 7
ORIGINAL IMSPECTED
jig· 2 ein Blockschaltbild des seriellen Rechensystens
gemäß der Erfindung mit diei seriell arbeitenden Reehenmaschiner.
und externen Registern;
Fig· 3 ein Punktionsschaltbild des Befehlsadressenzahlerc
der. seriellen Rechenmaschine gemäß dar Erfindung;
Fig. 4 elektrisches Schaltbild d^r .Ausgangs-Puffereinrichtung
im externen Begister des seriellen Rechensystems gemäß
der Erfindung;
Ifig· 5 elektrisches Schaltbild der Einrichtung zur Kommutierung
von Eingangs- und A usgangssignaleη der Programm-,
Synchronisationsprogramm- und Likrobeiehlsmatrizen sowie der
Ausgangsmatrix des seriellen Rechensystems gemäß der Erfindung;
Fig. 6 a, b Leitdiagramme der Spannungen von Taktimpulse· zur Erläuterung der 7/irkungsweise der zum externen Register
des seriellen Rechensystems gehörenden iusgangs-Puffereinrichtunjj
gemäß der Erfindung;
Fig. 7 a» b, c Zeitdiagramme der Spannungen von Taktimpulsen
Eur Erläuterung der Wirkungsweise der Einrichtung zur
Kommutierung von Eingangs- und .Ausgangs signale η der LIatrizen
gemäß der Erfindung;
Fig· δ eine Tabelle mit ingaben der Informationsänderung
in den in Reihe /liegenden Registern 2^·.·2,^ bei der Ausführung
von iiirkulations-Likrobefehlen gemäß der Erfindung;
Fig. 9 eine Tabelle mit .Angaben über die Informationsänderung in den in Reihe geschalteten Registern 2^·..2,^ beim
609851/0997
Ersatz des 7,rortes(a) durch das WoJt(B) gemäß der Exfindung,
Anfangs soll die Ausf uhrungsvariante der Erfindung betrachtet
werden, in der das zur Lösung von mathematischen Aufgaben
sowie zur Steuerung von externen Einrichtungen und technologischen
Prozessen bestimmte serielle Rechensystem eine seriell
arbeitende Rechenmaschine 1 (51Ig· 1) enthält·
Die Eechenmaschine 1 hat in Heine geschaltete Register
21...2i, 2k*.,2n, ..^n.
ΏβΣ direkte Ausgang 5 ä.es letzten Registers 2 ist über
eine Torschaltung 4 mit dem ersten Eingang 5 cLes £um::ators 6
verbunden.
Der Eingang des Registers 2i ist über entsprechende Torschaltungen
7» 8 an den Ausgang des vorgeschalteten Registers 2j ., das in der Zeichnung nicht angegeben ist, sowie an den
ersten .ausgang 9 <ies Sumtaators 6 angeschlossen·
Die Serienrechenmaschine 1 enthält auch eine Likrobefehlsmatrix
10 mit den Ausgängen 10....10^.
Er findung sgemäß enthält die Re ehe nmas chine 1 auch ein
zusätzliches Akkumulationsregister 11, dessen Ξ.ingang über eine
Torschaltung 12 mit dem Ausgang 9 cLes Sumaators 6 und über
eine weitere Torschaltung 13 mit dem eigenen direkten Ausgang
14 verbunden ist·
Der direkte .ausgang 14 des Akkumulationsregisters 11 hat
über eine Torschaltung 15 mit dem z-.veiten Eingang 16 des Summations
6 Verbindung, während der invertierte Ausgang 17 des
609851/0997
Akkumulationsregisters 11 über eine Tor Schaltung 18 am sv;eiten
Eingang 16 des Sumtitators 6 liegt·
Zur Hechenmaschine 1 gehört auch, ein einstelliges Link-Register
19» dessen Eingang über eine Torschaltung 20 ait dem
direkten .ausgang 21 dieses Segisters. und über eine andere Torschaltung
22 mit dein zweiten Ausgang 23 des Sumaators 6 verbunden
ist·
Der Eingang des Registers 2* ist übel Torschaltungen 24,
25, 26 an den direkten Ausgang 3 des letzten Registers 2n, an
den direkten Ausgang 14 des Akkumulationsregisters 11 und an
den Ausgang eines weiteren Registers 2 angeschlossen·
Zur Rechenmaschine 1 gehören weiterhin eine Programmatrix
27 mit Einrichtungen 28 und 29 zur Kommutierung von Eingangs-
und Ausgangssignalen, eine 3ynchronisationsprogrammatri>:
30 mit einer Einrichtung 31 zur Kommutierung von Eingangssignalen
und cit einem Ausgangsdechiffrator 32 sowie ein gesteuerter
Synchronisator·
Der gesteuerte Synchronisator enthält drei in Reihe geschaltete Zähler 33» 34, 35 und einen Steuersignalformer 3°,
der mit dem Zähler 35 verbunden ist.
Die Einrichtung 37 2ur Kommutierung von Eingangssignalen
der Liikrobefehlsmatrix 1O ist an den Ausgangsdechiffrator 32
der Synchronisationsprogrammatrix 3O angeschlossen·
Die Einrichtung 31 zur Kommutierung von Eingangssignalr,
der Eatrix JP und die Einrichtung 29 zur Kommutierung von Aus-
609851/0997
gangssignalen der Programmatrix 27 sind miteinander verbunden·
Die Einrichtung 31 zur Kommutierung von Eingangs signale η
ist an den wähler 34 angeschaltet, während der Ausgangsdschiffrator
32 mit dem Steuersignalformer 36 des gesteuerten Synohxinisator^
elektrisch verbunden ist.
Die Eingänge der Einrichtung 28 zur Kommutierung von
Eingangssignaleη der Programmatrix 27 liegen an den Ausgängen
des Adrassenzählers 38, bei dem die Eingänge 39 an cLie Ausgäxige
40 Ier rinrichtung 29 zur Kommutierung von Ausgangssignalen
der Programmatrix 27 und die anderen Eingänge an die Ausgänge
41 der Steuereinrichtung 42 des .Adressenzählers angeschlossen
sini·
Die Eingänge 43 der Steuereinrichtung 4-2 haben mit den
entsprechenden Ausgängen der Einrichtung 29 zur Kommutierung
von Ausg«ngssignalen der jfrogrammatrix 27 Verbindung, mährend
die Eingänge 44 der Steuereinrichtung 42 an entsprechenden Ausgängen
des zum gesteuerten Synchronisator gehörenden Zählers 35 liegen und der· gesonderte Eingang 45 auf den Ausgang 21
des einstelligen Link-Registers 19 geführt ist·
Der Eingang des ersten Wählers 33 is* ^i* äeni Synchronisationseingang
46 der Rechenmaschine 1 verbunden, und die Ausgange des Zählers 35 liegen an den Ausgängen 47 und 48, die
zur Synchronisier jung der Rechenmaschine 1 dienen·
'Des Ausgang 49 des Zählers 33 ist über eine Torschaltung
5O an den dritten Eingang 51 des Summators 6 angeschlossen·
609851/0997
ORiGlMAL WSPECTED
Dia anderen Ausgänge 52 äes Zahlers 33 liegen an den Eingängen
einer Kodeformer schaltung 531 deren Ausgang über eine
Torschaltung 54 mit dem zweiten Eingang 16 des Suiumators 6 verbunden
ist.
Die Ausgänge 52 des Zahlers 33 stehen mit den Eingängen
einer anderen Kodeformerschaltung 33 in Verbindung, deren Aus
an den Eingang 56 einer UliD-Schaltung 37 angeschlossen ist und
deren anderer Eingang 58 am invertierten Ausgang des einstelliger Link-Begisters 19 -liegt. Der Ausgang der UND-Schaltung 37 ist
über eine Torschaltung 59 an äen ersten Eingang 5 <ies Summators
6 angeschlossen·
Der erste Eingang 5 des Summatojs 6 steht auch über eine
Torschaltung 60 mit dem invertierten Ausgang 3* des Registers
2 in Verbindung·
jj»er dritte Eingang 51 des Summators 6 ist über eine Torschaltung;
61 an den direkten Ausgang 21 des einstelligen Link-Eegisters 19 angeschaltet·
3riindungsgemä3 weist die Rechenmaschine 1 eine zusätzliche
Torschaltung 62 auf, deren Eingang 63 mit dem direkten .ausgang 3 des Registers 2 und mit dem zweiten Eingang 16 des
Sumnators 6 verbunden ist.
Die Rechenmaschine 1 enthält erfindungsgemäs auch eine
zusätzliche Torschaltung 64, die den direkten Ausgang 14 des
Akkumulationsregisters 11 mit dem gesonderten Ausgang 65 der
Rechenmaschine 1 verbindet, sowie zusätzliche in Reihe geschal-
609851/0997
tete iiegister δό. ...66 . Der üusgang des Registers 66 ist über
ι ρ P
eine Torschaltung 67 mit dem erwähnten gesonderten Ausgang 65
der Rechenmaschine 1 und über eine weitere !Torschaltung 68 nit
dem ersten Eingang 5 des Suinmators 6 verbunden·
Dor Eingang des Registers 66,. liegt am gesonderten Eingang
69 der Rechenmaschine 1.
In der betrachteten .ausf üiiruntjüVarianta der Rechenmaschine
1 ote'-'.en alle Register 2,J...2i, 2., 2·^...2^, 11, 66^...66
vierstellige Schieberegister dar, und dsr Summator 6 sowie alle
Torschaltungen 4, 7, 8, 12, 13, 15i 18, 20, 22, 24, 25, 26, pO,
54, 59, 60, 61, 62, c4, 67, 68 sind als Ξinkana!schaltungen ausgeführt.
In einer anderen ^usführungsvarianta der Rechenmaschine 1
können alle Register 2.,.,.,2 , 11, 65....,66 , der Sumniator 6
und alle Torschaltungen 4, 12, 13, 20, 22, 64, 67, 24, 25, 26,
60, 56, 59, 15» 18, 54, 51, 5O, 62, 7, 8 als Lehrkanalschaltungen
aufgebaut werden· Die Steuereingänge jeder I.jahrkanal-Torschaltung
warden zusammengeschaltet und mit den Ausgängen der Likrobefehlsmatrix verbunden.
Erfindungsgemaß enthält die Rechenmaschine 1 eine Einrichtung
70 zur Kommutierung von Synchronisationsprogramnen,
deren Eingänge 71 unmittelbar an den .Ausgängen des oteuersignalformers
36 im gesteuerten Synchronisa tor liegen. Die Eingänge 72 der Einrichtung 7O sind mit den entsprechenden Ausgängen der
Einrichtung 29 zur Kommutierung von Ausgangssignalen der Pro-
609861/0997
grammatrix 27 verbunden, während die Ausgänge 73 Ei- den Eingängen des Ausganjsdechiffrators 32 der Synchronisationsprograinmmatrix
£0 in Verbindung stehen·
■Gemäß der Erfindung ist die Rechenmaschine 1 mit einem
Adressenregister 74 ausgestattet, bei·dem eine Gruppe 75 von
Eingängen mit den entsprechenden .Ausgängen der Steuereinrichtung
42 des Adressenzählers verbunden ist, eine andere Gruppe von
Eingängen an die Ausgänge 40 der Einrichtung 29 Äur Kommutierung
von Ausgangssignalen der Programmatrix 27 angeschlossen ist,
eine Gruppe 76 von Eingängen an die Steuereingänge 77 der Rechenmaschine
1 angeschaltet ist und der Eingang 78 am Ausgang' des
Registers 2^ liegt· Die Ausgänge 79 des Adressenregisters 74
sind mit den zugeordneten Eingängen des Adressenzählers 38 verb
unden·
Nach der Erfindung enthält die Eeehenmaschine 1 eine Ausgangsmatrix
80, deren Ausgänge auf die Steuer ausgange 81 der
!Rechenmaschine 1 geführt sind.
~uT Rechenmaschine 1 gehört auch ein Kode umsetzer 82,
bei dem die Eingänge 83 mit den Ausgängen des Registers 2- ver-
bunden sind· Der Eingang 84 des Kode umsetzer 82 liegt am Ausgang
&5 des zum gesteuerten Synchronisator gehörenden *ühlers 34· Die
Ausgänge des Kodeumsetzers 82 stehen mit den Eingängen der Einrichtung 86 zur Kommutierung von Eingangssignalen in Verbindung,
deren Ausgänge an die Eingänge der Ausgangsmatrix 80 angeschlossen
sind.
609851 /0997
sind die zusätzlichen Steuer eingärige der
Torschaltungen 7, 8, 24, 25, 26 mit den zusätzlichen .Ausganges.
87 del Einrichtung 29 zur Kommutierung von ausgangs Signalen der
Programmstrix 27 verbunden, die ihrerseits in Verbindung mit dem
Eingang 88 des Kode Umsetzers 82 stehen.
i (Ve it er hin enthält die Rechenmaschine 1 erfindun^sgemäß
eine 'Triggerschaltung 89» deren Eingang an eine mit einer Gruppe von Eingängen an den Eingängen 76 des Adressenregisters 74
liegenden Mehre ingang-Tor schaltung 9^ angeschlossen ist und
deren Eingang 91 mit dem .Ausgang der Steuereinrichtung 42 des
Adressenzählers verbunden ist·
Dqz Ausgang 92 der !riggerschaltung 89 steht mit den Eingang
93 der Steuereinrichtung 42 des Adressenzählers und über
die Torschaltung 9* mit dem dritten Eingang 51 des Suamators
6 in Verbindung·
In Fig· 2 ist eine AusfuhrungsVariante des erfindungsgemä3en
riechensystems mit drei üexienrechenmaschinen 1, 1f, 1" dar
gestellt, wobei jede Eeehenmaschine in Übereinstimmung mit
Fig· 1 aufgebaut ist·
Diese drei Ke ehe nmas chine η 1, 1', 1", sind so ausauimengeschaltet,
daß der gesonderte Eingang 69 der ersten Rechenmaschine
1 am gesonderten Ausgang 65 der zweiten lieciienmaschine
1* liegt, deren gesonderter Eingang 69 mit dem gesonderten Ausgang 65 der dritten Rechenmaschine 1" verbunden ist und der
gesonderte Eingang 69 der letzteren an den Ausgang 6^ der erstei
809851/0997
Rechenmaschine 1 angeschlossen ist, während die Synchronisationseingänge 46 der zweiten und der dritten Rechenmaschine 1*, 1"
auf den Synchronisationsausgang 48 der ersten Rechenmaschine 1
geführt sind·
Eei einer anderen Ausführungsvariante enthalt das Rechensystem
erfindungsgemäß zusätzliche externe Schieberegister 95^··«
95 , wobei der Eingang des Schieberegisters 95* an den gesonderten
.ausgang 65 der Rechenmaschine 1 geschaltet ist und die Ausgangs-Puffereinrichtung
9° ä.es externen leisters 95
gesonderten Eingang 69 der letzten ~echnmaschine 1" angeschlossen
ist·
.jie Synchronisationseingänge 46 der zweiten und der dritten
Rechenmaschine 1* bzw· 1" sind axt dem nach auaen herausgeführten
.ausgang 48 der ersten Rechenmaschine 1 verbunden·
Der .Adressenzähler 38 Cei£· 3) enthält ein System von
{Trigger schaltungen 98^·.·983, die über Tor schaltungen 97 xj···
97σ λ in Reihe geschaltet sind, wobei der Ausgang der Irigger-
schaltung 98_ Λ über einen Inverter 99 und eine Torschaltung
100 axt dem Eingang der ersten Triggerschaltung 98^ verbunden
ist·
Die Steuer e ing ä.rige der Tor schaltungen 97^·· »97- * und 100
I S"" i
sind zus-jmu-enjeschalt^t und an einen Eingang des Zahlers 38 angescixlossen,
der mit dem entsprechenden Ausgang 41 (?ig· 1) der Steuereinrichtung 42 des Zahlers verbunden ist. Die Triggerschaltungen
98^...9Sg (Fig· 3) stehen über die Torschaltungen 100»
60985 1/099 7
uiicL 97i ..· 971 Λ mit den entsprechenden Eingängen 39 dieses
i s— ι
Zahlers 38 in Verbindung· Die Steuer eingange den Torschaltungen
1OO1 und 97Ji*»«97c α siaä susainmenge schaltet und mit einem
anderen Eingang des Zählers 38 verbunden, der an den enüsprechenden
Ausgang 4-1 (Fig. 1) der Steuereinrichtung 4-2 des Zahlers
angeschlossen ist.
Die Trigger schaltungen 98,, ---9O0 (Fig. 3) sind über die
Torschaltungen 100" und 971JL··.97f^__^ an die entsprechenden
Eingänge des Zählers 38 geschaltet, die an den .Ausgängen 79
(Jig. 1) des Mressenregisters 74 liegen.
Die Steuereingänge der Tor schaltungen 100»f und 97'jJ
97*' Λ (Fig· 3) sind ζusamnengeschaltet und mit dein dritten Sins'"!
gang des Zahlers 38 verbunden, der am entsprechenden Ausgang £1
(Fig. 1) der Steuereinrichtung 42 des Zahlers liegt.
Zrfindungsgema3 weist das Rechensystein eine ^usgc*rigs-Puifereinrichtung
36 (Fig. 2) auf.
^ur ^usgangs-Puffereinrichtung 95 (Fig. 4) gehören gleich
aufgebaute Folgerstufen 101 und 102. Is folgenden soll die
Folgerstufe 101 betrachtet ?jerden. Sie enthält einen ersten
Transistor 103,. bei dem der Drain an der ersten Takt impuls schiene
104 liegt, das Gat6 an den Eingang IO5 der Folgerstufe 101
geschaltet ist und die bource mit dem .ausgang 106 der Folgerst
ufe IO1 und mit dem Drain eines zweiten Transistors IO7 verbunden
ist. Das Gate des zweiten Transistors 107 liegt an der
zweiten Taktimpulsschiene 108 und seine Soaroa an der gemeinsamen
609851 /0997
Schiene IO9. Zwischen Gate und Source des ersten (Transistors
103 ist ein Lifckopplungskondensator 110 eingeschaltet· 'Der
Eingang IO5 der ersten Folgerstufe 1O1 liegt am Ausgang des
Inverters 111, dessen Eingang mit deα Eingang 112 der Puffereinrichtung
96 und- mit dem Drain eines dritten Transistors II3
verbunden ist. Das Gate des dritten Transistors 113 steht mit
der zweiten Taktimpulsschiene 108 in Verbindung· Ί>^σ Ausgang
106 der ersten Folgerstufe 1O1 ist an das Gate eines vierten Transistors 114 angeschlossen, dessen Drain an die erste Speiseschiene
115 geschaltet ist und dessen Source einen Yerbindungspunkt
116 mit dem Drain eines fünften Transistors II7 bildet.
Bei diesem liegt die Source an der gemeinsamen Schiene IO9 und
das Gate am Ausgang 118 der zweiten Folgerstufe 102· An den Verbindungspunkt
116 ist außerdem das Gate eines sechsten Transistors 119 angeschlossen, dessen Source mit der gemeinsamen
Schiene IO9 verbunden ist und dessen Drain einen Verbindungspunkt 120 mit der Source eines siebenten Transistors 121 bildet.
Der Drain des siebenten Tranistors 121 ist mit der ersten Speisoschiene
115 verbunden, während sein Gate mit der Source des
dritten Transistors 113 und mit dem Eingang 122 der zweiten Tolgerstufe 102 zusammengeschaltet ist· Am Verbindungspunkt 120
liegt das Gate eines achten Transistors 123» bei dem der Drain
die an die zweite Speiseschiene 124 angeschlossen ist und Source
mit dem Ausgang 125 der Puffereinrichtung 96 und mit den Drain
eines neunten Transistors 126 zusammengeschaltet ist, dessen
609851/0997
INSPECTED
Source an der gemeinsamen Schiene 109 liegt und dessen Gate an
den Verbindungspunkt 116 geschaltet ist.
Erfindungsgemäß weist die Rechenmaschine 1 (Fig. 1) Einrichtungen
28, 31» 37» 86 zur Kommutierung von Einganejssignalen
der L'ajrizen 2?, 30, 1O, 80 auf.
Lie Einrichtung ζ·Β· 28 (Fig. 5) zur Kommutierung von Ungarns signale η der Llatrix 27 enthält beispielsweise einen Dechiffratoc
127, der die leitende Verbindung zwischen dem gemeinsamen
Einging 128 und einem der Ausgänge 129 des Dechiffrators 127
3'e nach dem Kode sicherstellt, der auf die Adresseneingänge 13Ο
des Dechiffrators 127 gegeben wird· Zur Xommutierungseinriclitung
28 gahören auch erste und zweite Steuerschaltungen 131 bzw, 132
des Dechiffrators 127, eine Entladeeinrichtung 133 und ein Inverter
134·
Jede von den ersten Dechiffrator-Steuerschaltungen 131 enthält
einen ersten Transistor 135t bei dem der Drain an der Adre2-signalschiene
136, das Gate an der zweiten Taktimpulsschiene 137 und die Source am Gate eines zweiten Transistors 138 liegen.
DTe Source des zweiten Transistors 138 ist an die dritte Taktimpulsschiene
139 und sein Drain an den Ausgang 140 der Dechiffrc
tor-3teuerschaltung 131 angeschlossen, wobei zwischen dem Drain
und dem Gate des zweiten Transistors 138 ein Litkopplungskondensator
141 liegt· Jeder Ausgang 140 der ersten Dechiffrstor-Steuerschaltungen
131 ist mit einem entsprechenden Adresseneingang 130 des Dechiffrators 127 verbunden.
609851/0997
ORfGiNAL INSPECTED
v en
Jede der zweiten Steuerschaltung 132 des Dechiffrators 127
enthält einen dritten Transistor 142, bei dem d ieSource an
der zweiten T-aktimpulsschiene 137» das Gate an der .Adre3signal-
an der
schiene 136 und der Diain Source eines vierten Transistors 14-3 liegen. Der Diain und das. Gate des vierten Transistors sind an die zweite Taktimpulsschiene 137 angeschlossen. Der Drai: des dritten Transistors 142 ist außerdem mit dem Gate eines fünften Transistors 144 verbunden, dessen Drain an den Ausgang 145 der Steuerschaltung 132 geschaltet ist und dessen Source mit der dritten Taktimpulsschiene 139 in Verbindung steht, wobei zwische: deF Source und dem Gate des fünften Transistors 144 ein umschaltbar ei Kondensator 146 liegt, bei dem die Steuerelektrode mit dem Gate des fünften Transistors 144 und die andere Elektrode mit de? Source desselben Transistors verbunden sind. Jeder .ausgang 145 der zweiten Dechiffrator-Steuerschaltungen 132 ist an einen entsprechenden Eingang 13° des Dechiffrators 127 angeschlossen.
schiene 136 und der Diain Source eines vierten Transistors 14-3 liegen. Der Diain und das. Gate des vierten Transistors sind an die zweite Taktimpulsschiene 137 angeschlossen. Der Drai: des dritten Transistors 142 ist außerdem mit dem Gate eines fünften Transistors 144 verbunden, dessen Drain an den Ausgang 145 der Steuerschaltung 132 geschaltet ist und dessen Source mit der dritten Taktimpulsschiene 139 in Verbindung steht, wobei zwische: deF Source und dem Gate des fünften Transistors 144 ein umschaltbar ei Kondensator 146 liegt, bei dem die Steuerelektrode mit dem Gate des fünften Transistors 144 und die andere Elektrode mit de? Source desselben Transistors verbunden sind. Jeder .ausgang 145 der zweiten Dechiffrator-Steuerschaltungen 132 ist an einen entsprechenden Eingang 13° des Dechiffrators 127 angeschlossen.
D-: r iusgang des Inverters 134 liegt am gemeinsamen Eingang
128 des Dechiffrators 127i während sein Eingang an die
erste Taktimpulsschiene 147 geschaltet ist.
Lie Zntladeeinrichtung 133 enthält Transistoren 148, bei
denen die Drains an die Eingänge 149 der Entladeeinrichtung, die
Gates an die r-rste Taktimpulsschiene 147 und die Source η an die
gene infame Schiene 150 angeschlossen sind. Die Eingänge 149
der E nt la de einrichtung 153 stehen mit den -ausgängen 129 des Dechiffrators
127 und mit den Eingängen der Matrix 27 in Verbindung.
609851/099 7
Die Einrichtung 29 zur Kommutierung von Au^gangssignalen
der luatrix 27 umfaßt einen Dachiffrator 151, der die elektrische
Verbindung zwischen den Einsangen 152 und den .Ausgängen 153 des
Dechiffrators 151 je nach dein Kode sicherstellt, der auf die
Adresseneingänge 154 des Dechiffrators 151 gegeben wird, sowie
erste und zweite Sue ier schaltungen 131 bzw. 132 für den Dechiffrator
15I und eine Ladeeinrichtung 155·
Jeder Ausgang 140 der ersten Dechiffrator-Steuerschaltunge:
131 ist cit einem entsprechenden Adresseneingang 1>4 des vechiffrators
151 verbunden. Jeder Ausjang 145 der zweiten Steuerschaltungen
132 des Dechiffrators 151 ist an einen entsprechen
den Eingang 154 des Dechiffrators 15I angeschlossen.
Die Ladeeinrichtung 155 enthält Transistoren I56, deren
Source η cit den iusgängen 157 der Ladeeinrichtung 155 verbunden
sind, wahrend ihre Gates an der ersten laktimpulsschiene 147
und die Drains an der Speiseschiene 158 liegen. Die ^usgan^e
157 der Ladeeinrichtung 155 sind an die Eingänge 152 des DechJf-
frators I51 und an die Ausgänge der Llatrix 27 angeschlossen»
Die Ausgänge 153 des Dechi£f£ators 151 liegen an den Ausgängen
der Einrichtung 29 ßoe Komtsutierung von Ausgangssignalen der
Z^trix 27.
ZiUr Erläuterung der Arbeitsweise der Ausgangs-Puff er einrichtung
9ö sind in Fi-]· 6a und 6b Zeitdiagramme der Takticpulsspannungen
dargestellt»
Fig. öa zeigt hierbei den eustan Taktiapiils 159 und den
zweiten iaktimpuls 160,
609851/099 7
Fig. 6b zeigt den dritten Taktimpuls 161 und dan vierten
Taktimpuls 162·
ule Wirkungsweise der Linrichtungen zur Kommutierung von
Eingangs- und jiusgangssignalen der Matrizen veranschaulichen
Fig· 7a, b, c, in denen Zeitdiagramme der Taktimpulsspannungen
dargestellt sind.
Fig· 7a zeigt hierbei die Taktimpulse 163, 164, I65,
Fig, 7b gibt die Taktimpulse 166, I67, 168 wieder.
Fig. 7c zeigt die Taktimpulse I69, 17O, 171.
7or der Betrachtung der .Arbeitsweise des seriellen Rechensystems,
das wenigstens eine seriell arbeitende Eechenmaschine
(Fig. 1) enthält, soll darauf hingewiesen werden, das die Itechenmaschine
1 eine "n"-Zahl von y - stelligen in Iteihe geschalteten
!Registern 2,...· 2n, ein Akkumulationsregister 11 mit
V Stellen, einen Summator 6 und die Zahler 33» 34» 35 des gesteuerten
Synchronisators mit den Teilungsverhältnissen y % ^ umfa3t.
Die Signale des Taktimpulsgenerators werden gleichzeitig auf den Uingang des zum gesteuerten Sync.hronisator gehörenden
Zahlers 33 und auf die Steuer eingärige der Hegister 2,....2
gegeben (der Taktimpulsgenerator und die Steuereingange der
Hegister 2^,..2n sind in Fig· 1 nicht eingezeichnet).
Vom Ausgang des Zahlers 33 gelangen die Signale zum Zähler
34 und vom Ausgang des letzteren zu den Eingängen des Zahlerc
.35.
609851/0997
Das gemeinsame Teilungsverhältnis "k" der Zahler 35,
35 dos gesteuerten Synchronisators entspricht dem Produkt
k = \) λ/ Λ » und dia Gesamtzahl M von Stellen der in Seihe
liegenden Register 2,....2 ist durch das Produkt LI = ν ' ^ gegeben·
In dem betreffenden Rechensystem ist die Umlaufperiode der
Information in den Registern 2,....2^ bei der Abgabe der Steuersignale
von den entsprechenden Ausgängen 10 ... 10. der Latrix 10
an die Tor schaltungen 24, 7 gleich der Folgeperiode von iiusgana'ssignalen
des Zahlers 35 im gesteuerten Synchronisator, wobei also
die Gleichheit k = M erfüllt wird. Dadurch ist die Löslichkeit
gegeben, die Speieherstelle der Information in den Registern 2,.·..2 zwecks der Umwandlung dieser Information zu jedem Zeitpunkt
eindeutig zu bestimmen.
Die Umwandlung der Information in den Registern 2.·.·2η
erfolgt mit Hilfe von Steuersignalen, die Ό) η den .ausgängen 10...
10. der Matrix 10 in den Zeitpunkten zugeführt werden, in denen die umzuwandelnde Information die Torschaltungen 4, 7» 8» 24, 25,
26, 60 passiert.
Die Gesamtheit der Steuersignale, die von den .ausgängen
10^...10.J. der Likrobefehlsmatrix 10 zum vorgegebenen Zeitpunkt
abgegeben werden, stellt einen Llikrobefehl der Rechenmaschine 1
dar. JeCer Llikrobefehl dauert eine Zeit lang, die für die Verarbeitung
von γ Informationsbits erforderlich ist. Die kiksobefehlsmatrix
10 enthält einen Mikrobefehlssatz, der für die Lösung
609851/0997
ORiGiNAL INSPECTED
von Aufgaben der gewählten Klasse, z.B. für die Lösung von
mathematischen .Aufgaben notwendig ist.
Der .abruf des erforderlichen Likrobefehls erfolgt mi ir
Hilfe der Einrichtung 37 zur Kommutierung von Eingangssignalen
der I~ikrobefehlsmatrix 10.
Hierbei werden den Eingängen dieser Kommutierungseinrichtung
37 vom Ausgangsdechiffrator 32 der Synchronisationsprogramtnmatris
30 die entsprechenden Adressenkodes des erforderlichen
!Mikrobefehls zugeführt·
Ein Synchronisationsprogramm ist eii* Folge der n-Zahl
von Mikrobefehlen, die während eines Zeitintervalls ausgeführt
werden, das einem Arbeitszyklus der Sechenmaschine 1 entspricht.
Der Arbeitszyklus der Eeehenmaschine 1 ist gleich der urnlaufperiode
der Information in den Registern 2„.. «·2η·
Die Zeitpunkte, in denen der erforderliche Likrobefehl
aufgerufen werden soll, werden mit Hilfe des Steuersignalformers
;jo des gesteuerten Synchronisators vorgegeben. Somit bestimmt
ein Synchronisationsprogramm nicht nur die Reihenfolge der Llikro
befehle, die wahrend eines Arbeitszyklus der Rechenmaschine 1
ausgeführt werden, sondern auch die Zeitpunkte, in denen diese Mikrobefehle im Laufe eines Arbeitszyklus der Rechenmaschine 1
abgerufen werden.
Die Synchronisationsprogramuiaurix 30 enthalt einen Satz
von Synohronisationsprogrammen, die für die Lösung von Aufgaben
der gewählten Klasse erforderlich sind·
Der Abruf des erforderlichen Synchronisationsprogramms
609851/0997
erfolgt mit; Hilfe der Einrichtung 29 aur Kommutierung von
.äusgangssignalen der Programciatrix 27 und der Einrichtung 31
Kommutierung von Eingangssignalen der Synchronisationsprogranmmatrix
3^· Hierbei wird den Eingängen der Einrichtung 31 zur
Kommutierung von Eingangssignalen der S^-nchronisationsprogrammmatrix
von der Einrichtung 29 zur Kommutierung von ^usgangssignalen
der Pxogrammatrix 27 der entsprechende Ädressenkode dsr
Synchronisationsprograinciadresse zugeführt· Dieser Kode wird
für die Dauer eines Arbeitszyklus der Heeheninaschine 1 eingeh
stellt.
Ein Programm zur Berechnung von gewählten .Aufgaben stellt
eine Folge von Befehlen der Rechenmaschine 1 dar, mit deren rlilfe der Vorgang der .aufgäbenberechnung gesteuert werden kann.
Einen Ycriat an solchen Programmen enthält die ProjratnEatrix
27· Ein Befehl umfaßt einen Kode der Synchronisations orograrnmadresse,
einen Kode der Adresse eines neuen Befehls, einen ilode
für die Bedingung des Überganges zum neuen Befehl, einen Kode
für die Lodifikation der Synchrones at ions programme und einen
Kode der Modifikation des Likrobefehls,
Dar fur die Berechnung erforderliche Befehl wird mit
des Einrichtung 28 zur Kommutierung von !ingangssignalen der
Programmetrix Z? ausgewählt·
Hierbei v;ird auf die Eingänge der Einrichtung 28 zur
Kommutierung von Eingangssignalen der Programmatrix 27 von
gantj des .ädressenzäalers 36 der entsprechende Kode der Lefehlcadresse
gegeben. Der Kode der Befehlsadresse wird im
609851/099 7
zähler 38 für die Dauer der Befehlsausführung eingestellt, die
der Dauer eines ^rb-uii^zyjtlus der Beeheninaschine 1 entspricht.
Eine Kodeänderung im .Adressenzähler 38 erfolgt mit Hilfe der voe
Ausgang 41 dei' Steuereinrichtung 42 des .Adressenzählers abgegebenen
Signale ,* die deia Kode der Bedingung für den Übergang zum
neuen Befehl entsprechen·
Der Adressenkode neuer Befehle wird in den Zähler 38 eingelesen,
wenn den St euer eingängen der Tor schaltungen 100» und
97-5...97^1 (?ig. >) und/oder den Eingängen 100»· und 97'JJ-.·
971I λ ein Steuersignal von den .Ausgängen 41 der Steuereinrichtung
42 zugeführt wird und wenn zu den Eingängen 39 des Wählers
38 Signale von den Ausgängen 40 der Einrichtung 29 gelangen
und/oder wenn auf die entsprechenden Eingänge des Zählers 38
ein Signal von den Ausgängen 79 des idressenregistei's 74 gegeben
wird·
Das Einschreiben des folgenden Befehls in den .Adres ,enzähler
38 erfolgt bei der Abgabe eines Signals vom entsprechender.
iusgang 41 der Steuereinrichtung 42 an die Steuereingänge der
Torschaltungen 100 und 97^···973_^· Dabei wird der Inhalt der
ersten Stelle des Zahlers 38 in die zweite Stelle umgeschrieben,
der Inhalt der zweiten Stelle wird in die dritte Stelle gebracht u.s.w., und der Inhalt der s-1-Stelle wird über den Inverter
und die Torschaltung 100 in der ersten Stelle eingelesen, wobei also im zähler 38 der .Adressenkode des nächstfolgenden Befehls
-festgehalten wird.
609851/0997
BAD QR!O«fML
Die Änderung des Kodezubtands im Adressenzähler 38 erfolgt
im Zeitpunkt, der vom Zahler 35 des ge steuerten Synchronisators
bestimmt; wird.
Dabei gelangt an den Eingang 44 der Steuereinrichtung 42
des Adressenzählers ein Signal vom Ausgang des zum gesteuerten
Synchronisator gehörenden Zahlers 35.
Das Signal, das dem Kode der Bedingung des Übergangs zu einen neuen Befehl entspricht, wird dem Eingang 43 der Steuereinrichtung
42 vom Ausgang der Einrichtung 29 zur Kommutierung von Ausgan^·sSignalen der Programmatrix 27 zugeführt. Dabei
werden zum mindesten folgende Arten von übergan^sprüngen zur
•Ausführung eines neuen Befehls und zur übertragung des Befehlsadressenkodes
realisiert«
- unbedingter Sprung zur Ausführung des neuen Befehls,
dessen Mreßkode im übertragenen Befehl angegeben wird;
- Übergang zur Ausführung des neuen Befehls, dessen Adreskode
im übertragenen Befehl angegeben ist, wenn das "H"-Signal
vom Ausgang 21 des Link-Kegisters 19 auf den Eingang 45 der
Steuereinrichtung 42 des Zählers gegeben wird, oder Übergang
zur Ausführung des neuen Befehls bei der Ankunft des lfL"-Signali
vom Ausgang des Link-Registers 19i
- Übergang zur Ausführung des folgenden Befehls, dessen Adreskode im übertragenen Befehl angegeben ist, wenn das "L"-bignal
vom Ausgang 21 des Link-Registers 19 auf den Eingang 45
der Steuereinheit 42 gegeben wird, oder übergang zur Ausführung
des nächstfolgenden Befehls bei der Ankunft des "H"-Sig-
609851/0997
. - 41 -
nals vom Ausgang 21 des Link-BegisSers 19;
- übergang zur Ausführung des neuen Befehls, dessen Adre3-kode
mittels der Disjunktion (Konjunktion) des Kodes des Adressen^·
gisters 74 und des im übertragenen Befehl enthaltenen
Adrejkodes gebildet wird; die-Signale, die dem im übertragenen
Befe'.xL angegebenen Adreßkode entsprechen, gelangen an die Eingänge 39 des Adressenzählers 38 von den Ausgängen 40 der Einrichtung 29;
- Übertragung des im betreffenden Befehl angegebenen Eefehlsadressenkodes
vom Ausgang 40 der Einrichtung 29 zur Komcutierong
von Ausgangssignalen der Befehlsmatrix 27 zum Eingang
des Adressenregisters 74;
- übertrag des Befehlsadressenkodes vom .ausgang des Registers
2^ zum Eingang 78 des Adressenregisters 74.
Ins Adressenregister 74- kann der im vorgegebenen Befehl
der Latrix 27 enthaltene Adre3kode des neuen Eefehls ader der
aus dem Register 2, im vorgegebenen Zeitpunkt abgerufene Kode dieses Registers oder der von externen Einrichtungen auf die
Steuereingänge 77 der Rechenmaschine 1 gegebene Adreßkode geschrieben
werden, iuit Hufe der Disjunktion oder der Konjunktion
des Kodes des Adressenregisters 74 und des Kodes der im betreffenden
Befehl angegebenen neuen Adresse erfolgt die Verzweigung des Eerechnunosprogramms.
D~s Signal, das dem im betreffenden Befehl enthaltenen
Kode für die Lodifikation von Synchronisationsprogramnen entspricht,
gelangt vom Ausgang der Einrichtung 29 zur Kommutierung
609851 /0997
von AusgangsSignalen der Programmatrix 27 zu den Eingängen 72
dei' Einrichtung ?O aur Kommutierung von Synchronisationsprogramnen
und ermöglicht vexschiedene Lodifikationen der iynciironisationsprogramme,
z.B. serielle .ausführ ung aller Likrobefehle einoc:
äynchronisationsprogranics, teilweise .ausfuhr ung von !..ikrobefehleides
Synchronisationsprogr amins, Abänderung der λusfüiirungsOrdnung
eiEßX Likrobefenlsfolge im Eahmen einas Synciironisationsprogracirr.i
^uf diese '.Yeise wird die L-cÄichkeit ge währ le is te t, neue oyn—
chronisationrsprogramrne aus den zur Verfügung stehenden Synciironisationsprograminen
bei geringem technischem Aufwand zu schaffen.
Das Signal, das dem im betreffenden Befehl enthaltenen
Kode für die Liodifikation von Likrobefehlen entspricht, gelangt
vom ausgang 87 der Einrichtung 29 zur Kommutierung von ^usgangssigr.cilen
der Programmeurix 27 zu den zusätzlichen Steuei'eingänge:.
der COrGchaltungen δ, 7ι 26, 27, 25. Dadurch wird die -Durchführung
der Operationen zur Prüfung des Inhalts in den Registern 2^»...2 ohne Zerstörung der Information in diesen Registern möglich«
Das vorgeschlagene, wenigstens mit einer Rechenmaschine 1
ausgestattete serielle Rechensystem funktioniert wie folgt.
■änjenomman, befindet sich die Rechenmaschine 1 ic V/artezustand.
dieser Zustand wird durch unvorändert bleibende Information
in den ßegisiiern 2....2 , im Akkumulationsregister 11 und i:.
Link-Register 19 sowie durch die Löglichkeit gekenniaichnet, das
ge-.vählte Programm auf Befehl von einer externen Linrichtung abzuarbeiten.
Hierbei wird das Programm jeder mit der Rechenmaschine 1 gelösten .aufgäbe mit dem Übergang der Rechenmaschine 1 In
608851 /0997
BAD ORiQiNAL
den Warte zustand abgeschlossen.
Von einer Vielzahl von Kodes des Adressenzählers 38 entspricht
dem Wartezustand ein Kode. Dieser zustand v-ird durch
den Kode der Übertragshedingung eingestellt, den der Befehl enthält,
welcher dem Kode des Adressenzählers 38 entspricht»
In diesem Falle liefert die Steuereinrichtung 42 an den
Adressenzähler 38 ein Freigabesignal zur Übernahme des Kodes
einer im gewählten Befehl angegebenen neuen Adresse sowie ein Freigabesignal zur Übernahme des Kodes der anfänglichen Adresse
von einer externen Einrichtung über das Register 74·.
Der Adreßkode des neuen Befehls, der durch die Übernahme
der neuen und/oder der anfänglichen Adresse erhalten wird, ist der Adreßkode des in der Ausführungsfolge ersten Befehls im
Programm der zu lösenden Aufgabe, die von einer externen Einrichtung vorgegeben wird·
Der Kode der neuen Befehlsadresse muß beim V/arte zustand
mit dem Kode des Adressenzählers 38 übereinstimmen, der dem
Wartezustand entspricht, d.h. bis zur Ankunft der anfänglichen
Adresse von einer externen Einrichtung wird immer wieder der gleiche Befehl der Programmatrix 27 aufgerufen·
Der Kode der neuen Befehlsadresse gelangt an den Eingang 39 cLös Adressenzählers 38 vom Ausgang der Einrichtung 29 zur
Kommutierung von Ausgangssignalen der Programmatrix 27 und wird in den Adressenzähler 38 einmal im Arbeitszyklus der Rechenmaschine
1 auf ein Signal vom Ausgang des Zahlers 35 des gesteuerten
jynchronisators gebracht·
609851/0997
Beim Vferte zustand wird in jedem Arbeitstakt der Bechenmaschine
immer der gleiche ülikrobefehl ausgeführt· lter .Arbeitstakt
der Bechenmaschine 1 dauert einen η-ten Teil der Arbeitszykluszeit
der Beehenmaschine 1·
Von bestimmten Ausgängen 10....10.^ der Liikrobefehlsmatrix
10 werden an die Torschaltungen 24, 7 sowie 13» 20 Steuersignale
abgegeben, die den Durchlauf der Information in den Begistern 2,... ,2 , im Akkumulationsregister 11 und im Link-Segister 19
freigeben, ^ur Gewährleistung des Informationsumlaufs in allen
genannten Begistern während des 7/artezustands mu2 das Synchronisations
programm die η-Zahl von gleichen Likrobefehlen enthalten.
Die in Fig. 8 angeführte Tabelle zeigt die Anordnung und die Änderung der Information in den Takten innerhalb der in Seihe geschalteten
Begister 2,.·· .2,^- bei der Abarbeitung des ϊ/artezusüands
wahrend eines Arbeitszyklus der Rqehenmaschine 1, und
zwar für den Fall, wenn die in den Registern 2....2^ umlaufende
Information drei zwölf stellige V/örter (^ (^ (g) umfaßt, wobei
jede Stelle der Wörter mit (a^\, (b^\ bzw·^N bei 1= 1, 2...12
bezeichnet ist· Die Spalte T (Takt) enthält die Ordnungsnummern der Takte, die Spalte LK (Mikrobefehl) den Kode der Mikrobefehle
(00) und die Spalten der Eegister 2....2^0 umfassen die entsprechenden
Bezeichnungen der Stellen der in den genannten Begistern
umlaufenden Wörter, wobei in jeder Zeile der Tabelle der Inhalt der Begister 21#..2^6 angeführt ist, der nach der Ausführung
des in der vorhergehenden Zeile angegebenen Kikrobefelils eigelesen
wurde.
6 09851/0997
Aus Fig· 8 kann man ersehen, daß nach der Abarbeitung von
356 Tc.kten, die einen vollständigen Arbeitszyklus der Rechenmaschine
1 ergeben, die Information in den Registern 2^·. .2,.^ bei
Ausführung entsprechender Mikrobefehle vollständig wiederhergestellt
wird·'
Bei der Verarbeitung der Information funktioniert diese
Rechenmaschine 1 wie folgt. Jedes Programm, das von der Rechenmaschine
1 abgearbeitet wird, beginnt mit der Eingabe des Kodes
der anfänglichen Adresse vom gewählten Programm, der von einer externen Einrichtung den Eingängen 77 (Fig· 1) der Reoueniaaschir:'.
1 und weiter den Eingängen 7° des .Adressenregisters 74 zugeführt
wird.
Dabei wird auf den Eingang 75 des Registers 74 ein Freigabesignal
zur übernähme des Anfangsadressenkodes gegeben, worau;
dieser Kode ins Register 74 eingeschrieben wird·
Da beim Wartezustand, der sich vor dem Betriebsvorgang der
Informationsverarbeitung einstellt, das Freigabesignal zur Übernahme
des Kodes der Anfangsadresse abgegeben wird, erfolgen nun
in dem cit dem Arbeitszyklucbeginn der Rechenmaschine 1 zusammenfallenden
Zeitpunkt die Abgabe des Kodes der Anfangsadresse vom
Adressenregister 74 und die Übernahme dieses Kodes in den Adressenzähler
38. Gemäs diesem Kode der Anfangsadresse wird in der
Prograramatrix 27 der erste Befehl des vorgegebenen Programms aufgerufen.
Dieser Befehl enthält den Kode der Bedingung für den Übergang zum nächsten Befehl, den Adressenkode des neuen Bofehls,
zu dem im nächsten Arbeitszyklus übergegangen werden soll, sowie
609851/099 7
BAD ORIGINAL
den Adressenkode des Synchronisationsprogramms, das unter Berücksichtigung
der Hikrobefehlsmatrix.iO die Reihenfolö-e von
Operationen bestimmt, denen der Inhalt der Register 2..,.2^ im
Laufe des Arbeitszyklus der Eechenniaschine 1 untrerzogen wird· Diese
Reihenfolge Von Operationen wird durch den ilikrobefehlssats
bestimmt, dessen Mikrobefehle gemäß den im Synchronisationsprogramm
enthaltenen Adressen gewählt werden· Hierbei wird von dem gesamten für diese Rechenmaschine 1 vorgesehenen und in der Kikrcbefehlsmatrix
10 gespeicherten Mikrobefehlsvorrat in federn .Arbeitstakt
der Rechenmaschine 1 ein Mikrobefehl gewählt·
Angenommen, soll bei der Verarbeitung der drei zwölfstelligeiL
7/örter (§X (^ ©nach dem gegebenen Befehl des Programms das
Wort JD durch das 7/ort (2) in den Registern 2^.,.2,^ (Fig. 9)
ersetzt werden.
Das Synchronisationsprogramm, dessen üdressenkode im betref!enden
Befehl angegeben ist, enthalt eine Folge von Likrobefeiilen,
die für die Durchführung des erwähnten Ersatzes erforderlich sind.
51Ur den angegebenen Vorgang der Informationsverarbeitung
besteht die Llikrobefehlsfolge zum Unterschied vom ffartezustand
aus zwei Llikrobefahlen /00/, /01/. Der Mikrobefehl /01/ V;ird
in vorgegebenen Taktzeiten des Arbeitszyklus der Rechenmaschine
1 ausgeführt.
In den übrigen Taktperioden des Arbeitszyklus wird der L'.ikrobefehl 100 zur Eeibehaltung der Information in den Registern
609851/0997
befolgt.
r Durchführung der Operation des Ersatzes des Wortes @
durch das Wort O muß der Llikrobefehl /01/ die Abgabe von Steueu
Signalen an die Torschaltungen 24, 4, 8 (Fig. 1} in den Zeitp
unkten gewahr leisten, in denen auf die Eingänge dieser Tor-Schaltungen
die den Stellen des Wortes ^b) entsprechenden Signale
abgegeben werden, sowie das Fehlen der Steuersignale an den Torschaltungen 4, 7, 15, 18, 2i?, 26, 5O, 54, 50, 61, 68, 94 zwecks
Beibehaltung der Information in den Registern 2>...·2 bewirken·
Hierbei gelangen die den Stellen des Wortes ^p entsprechenden
Signale vom .Ausgang 3 des Registers 2 über die Torschaltung
24 an den Eingang des Registers 2,. und über die Torschaltung
4, den Summator 6 und die Torschaltung 8 an den jiingant
des Registers 2. · In diesem Falle werden in die Register 2„. und
2. die Stellen des 7/ortes (^B) geschrieben, Somit ist der Ersatz
im Register 2i durchgeführt; anstatt der Stellen des V/ortes a
stehen nun in diesem Register die Stellen des Wortes Q3}
Zur Eürüung der Beschreibung von idikrobefehlen werden im
folgenden nur die Tor schaltungen angegeben, an deren Steuereingange
das Steuersignal angelegt wird.
Fig. 9 zeigt die .Anordnung und die taktgemäße Anderung
der Information in den in Reihe geschalteten Registern 2/-».«2rg
beim Ersatz des Portes (a) durch das Wort φ · Zur Durchführung
dieser Ersatzoperation werden in den Takten 2, 3, 8, 11, 14, 17,
20, 23, 25, 29i 32, 35 während eines Arbeitszyklus der Rechen-
609851 /0997
maschine 1 die IiLkTobefehle /01/ zum Ersatz der Stellen, des '.Vorte;
(a) durch entsprechende Stellen des Wortes (b) und in den übrigen
Takten die Likrobafehle /00/ ausgeführt, die den Umlauf der Information
in den Registers 2....2,g bewirken.
• .Vie aus Fig· 9 zu ersehen ist, befindet sicn ic Register 2
nach Ablauf des zweiten Taktes (vgl· die Zeile des Taktes 5) anstatt
der ersten Stelle /aT) des Jortes (a) die erste Stelle rfi^
des Wortes £b) , und nach der Ausführung des Taktes 3o (vgl. die
Taktzeile 37) stehen, an allen Stellen des Portes (^ die entsprechenden
Stellen des Wortes
Auf ein Signal zum Beginn des nächsten Arbeitszyklus der Rechenmaschine 1 wird in den Adressenzähler 98 der Kode der im
vorhergehenden Befehl angegebenen neuen Adresse eingetragen.
Vorausgesetzt wird als Bedingung des Überganges zum nächsten Befehl des Programms das Vorhandensein des Signals "H" am
Ausgang 21 des Link-Registers 19·
Der nächste Befehl des Programms enthält den Kode der
Adresse vom Synchronisationsprogramm, nach dem mit Hilfe der
Likrobefehlsmatrix 10 folgende Operationen mit dem Inhalt der
Register 2^...2^0 durchgeführt werden:
Schreiben des L-Signals in die erste Stelle /S^ des
Wortes (a) ;
Schreiben des L-Signals in die neunte Stelle (O des Wortes
(a) ;
Schreiben des L-Signals in die neunte Stelle fc^} des
Schreiben des L-Signals in die neunte Stelle fc^} des
609851/0997
BADORiGINAL
7/ortes (gJ ;
Eechtsverschiebung des fortes
[b) um eine Stelle;
Linksver Schiebung der Stellen (a^) - (aT) um eine Stelle;
Addition der zehnten Stelle (^Cq) äes ./ortes (jT) mit der
elften Stelle/oT^ des Wortes ^b) , wobei das Ergebnis der
elften Stelle /6T^ des 7/ortes (j?) zugeordnet wird;
Addition der zwbften Stelle /CJ^) des ',/ortes (3) mit der
zwölften Stelle /6J^ des Wortes Q)) und Einschreiben des
Übertragasignals ins Link-Registers19 bei der Durchführung
der Addition.
Die kikrobefehlsmatrix 10 liefert die Steuersignale an die
entsprechenden Torschaltungen, wobei die Durchführung der erwähnten
Operationen gewahrleistet wird.
Angenommen, ist die Information in den Registern 2/....27-vor
Beginn des ersten Taktes (am Beginn des Arbeitszyklus der Rechenmaschine 1) so verteilt, wie dies Fig. δ (Taktzeile 1)
zeigt.
D_.s Schreiben der Hull in die erste Stelle des ./ortes £a)
und in die neunten Stellen der Wörter fö) und (6~) erfolgt durch
die Abgabe des Steuersignals an den Eingang der Torschaltung
7 (Fig. 1) während der Takte 1, 25, 27 (Fig. 8).
Die Steuersignale werden bei der Ausführung des entsprechenden
Likrobefehls der Matrix 10 (Fig. 1) erzeugt. Eeim Fehler
des -teuersign«Is am Eingang der Torschaltung 24 während der erwähnten
Takte wird die Verbindung zwischen den Registern 2-*ö und
609851 /0997
2,. unt er br ο eben, wobei infolgedessen in die erste Stelle des
"Portes (ζλ und in die neunten Stellen der Wörter AT) und (a^
die Iiull eingeschrieben wird·
Die RechtsverSchiebung dss Wortes ^T) um eine Stelle wird
durch .Anlegung der Steuersignale an die Eingänge der Tor schaltungen
26, 7 (3KLg. 1) in den Fakten 1, 4, 7, 10, 13, 16, 19, 22,
25, 28, 31, 34- (Fig. 8) vorgenommen.
Die Steuersignale werden ebenfalls bei der Ausführung d6s
entsprechenden Mikrobefehls .der ^..atrix 10 (Fig. 1) erzeugt.
Dabei wird die Information von .Ausgang des Registers 2ffi
über die Torschaltung 26 ins Register 2, gebracht, weswegen die
ReentsverSchiebung der Information um eine Stelle erfolgt.
Die Links verschiebung der zweiten bis achten Stelle des
Portes /ζ) um eine Stelle wird mit Hilfe des Sumniators 5 mittels
mehrerer verschiedener Ilikrobefehle ausgeführt. So liefert die
Likrobefehlsmatrix 10 im vierten Takt die Steuersignale an die
Eingänge der Torschaltungen 4, 12, 7 und bewirkt dadurch den
übertrag der zweiten Stelle des '«Vortes /a~} vom Sumcator 6 in das
ikku::ulationsregister 11. Im fünften und sechsten Takt gibt die
Likrcbefeiilamatrix 10 die Steuersignale an die Eingänge der Torschai.tunken
7» 13i 24 und gewährleistet dadurch den umlauf der
zweiten 3'jelle des Wortes (a~} im Akkumulationsregister 11. Id
siebenten Takt legt die Likrobefehlsmatrix 10 die Steuersignale
an die Eingänge der Torschaltungen 4, 7» 12, 25 an und führt somit
den Ersatz der dritten Stelle des Portes /a\ durch die zwei-
609851 /0997
te 3-seile herbei, wobei die dritte Stelle des ,Vortes ζ£) in das
Akkumulationsregister 11 geschrieben wird. Ähnlich werden die
übrigen Stellen des V7ortes (aj nach links verschoben.
Die .addition der zehnten Stelle des Wortes ^T) und der
elften Stelle des Wortes fb~) sowie des Einschreiben des Ergebnisses
in die elfte Stelle des Wortes ζολ mit der Eingabe des
Übertragssignale in das Link-Register 19 erfolgen auf mehrere !Mikrobefehle·
Im Takt 28 liefert die Mikrobefehlsmatrix 10 die Steuersignale an die Eingänge der Tor schaltungen 4·, 7» 12, 14· zur
Speicherung der zehnten Stelle des ϊ/ortes £*a} im ikkumulationsregister
11.
während der Takte 29, 30, 31 gibt die !.likro be fehle matrix
10 die Steuersignale an die Eingänge der Tor schaltungen 7» 13»
24 zwecks Speicherung der zehnten Stelle des Yiortes /C^ im
.Akl-iumulationsregister 11·
Im Takt 32 liefert die Llikrobefehlsmatrix 10 die Steuersignale
an die Eingänge der Torschaltungen 4, 7» 12, 15, 22, 24
und bewirkt dadurch die addition der .sehnten Stelle des Wortes
(a) und der elften Stelle des ,Vortes ^T) sowie das Schreiben des
Srgebnlo.:e3 iui «ickumulationsregister 11, wobei im Falle eines
Übertrags im Idditionsergebnis gleichzeitig ins Link-Hügister
eine Eins und bei fehlendem Übertrag die Null eingelesen wird.
Ia Takt 35 gibt die Llikrobefehlsmatrix 1O die Steuersignale
an die Eingänge der Torschaltungen 7, 13, 20 ab und geveähr-
609851/0997
leistet dadurch den Umlauf der Information in Akkuia illations regi5ter
11 und im Link-Bagister 19·
Im Takt 34 werden von der kLkrobefehlsmatrix 10 die Steuersignale
an die Eingänge der Torschaltunyen 8, 15, 24 abgegeben,
wobei die überführung des Additionsergobnisses vom Akkumulationsregister
11 in die elfte Stelle des ./ortes rfT) möglich wird usw.
Das Ergebnis der Informationsverarbeitung wird von der
Aasgcjigsmatrix 80 an die Steuerausgänge 81 der Rechenmaschine 1
und weiter an eine Peripherieeinrichtung ausgegeben· Hierbei gelangt
die Information von den .ausgängen des Registers 2. au den
ingangen 83 des Kode Umsetzers 82· Bei der Anlegung der Steuersignale
an die Eingänge 88 und 84 dieses Kode Umsetzers 82 von den .ausgängen der Einrichtung 29 bzw· des Zahlers 34 wird die
Information in den Parallelkode umgewandelt und über die Einrichtung 86 der Ausgängsmatrix 80 zugeführt. Die umprogrammierte
Ausgangsmatrix 80 ermöglicht die Lodifikation des Ausgangskodes,
z.3. für verschiedene Inzeigeverfahren sofcie für die Ausgabe von
Steuersignalen an externe Einrichtungen, die in der Zeichnung
nicht ge zeig* sind·
Die Eingabe der externen Information in die Heehenmaschine
1' erfolgt sowohl mit Hilfe eines Iüikrobefehls, der ein Steuersignal
für die Torschaltung 68 erzeugt, als auch mittels der Triggerschaltung 89 und ihres Steuersignals, bei dessen Ankunft
der Sumnator 6 das Zahlen der vom Ausgang 49 des Zählers 33 i
gesteuerten Synchronisator gelieferten Impulse durchführt·
609851 /0997
Hierbei wird die Dauer des von der Triggerschaltung 89 abgegebenen
Steuersignals von der eingegebenen Ziffer bestimmt,
und die Ein- sowie Rückstellung des Zustande der Triggerschaltung
89 werden mittels dejc Ausgang ssignale der Mehre ing ang-Tor schaltung
9O vorgenommen, bei der auf eine Gruppe von Eingängen der
Kode der eingeführten Ziffer und auf einem Eingang 91 das Freigabeeiignal
vom Ausjang der Steuereinrichtung 4-2 des Adressenzählers
gegeben werden· Oftmals, besondere bei der Verarbeitung der in der Rechenmaschine 1 als llantisse und Ordnung einer Zahl
dargestellten Digitalinformation, werden für eine Gruppe von Zahlens".ellen
gleiche Likrobefehle benutzt, wie z.B. Verschiebung
der ganzen Lantisse einer Zahl um eine Stelle, Summierung der
ganzen LIantisse einer Zahl und der LIantisse einer anderen Zahl usw. Die apparative Zusammenfassung derartiger in einem Zyklus
wiederholt vorkommender Ilikrobefehlsgruppen ergibt eine bedeutende
Haumersparnis in Geraten (in der Synchronisationsprogrammmatrix),
da für eine solche Gruppe von Likrobefehlen il SynchroniGationsprogramm
die Adresse nur eines Mikrobefehls angejeben
wird. In diesem Falle liefert der Steuer Signalformer 356 im gesteuertem
Synchronisa tor während mehrerer Takte die Adressen vor.
ein und denselben Likrobefehlen und bewirkt dadurch die doppelperiodische Synchronisation der Rechenmaschine 1·
«us der obigen Beschreibung kann man entnehmen, daß ein
zur Losung einer bestimmten Aufgabe bestimmtes Programm aus einer Folge von uyncoronisationsprograminen besteht, deren Adressen
in der Programmatrix 27 angegeben sind. Für eine konkrete
609851 /0997
Ausführung der äechenmaschine 1 werden die Synchronisationsprogramme
bein üoftwareentwurf gewählt, wobei die Lioglichkeit der
universellen, d.h. mehrfachen Benutzung von Synchronisationsprogramnen
bei der Lösung von verschiedenen, für die jeweilige Kaschiiienvariante geeigneten -aufgaben-berücksichtigt wird·
Da das Synchronisationsprogramm der Ee eheninaschine 1 die
seitliche Folge von Likrobefehlsadressen bestimmt, wird die
Formierung verschiedener Likrobefehlsfolgen durch Benutzung von
gleichen !.likrobefehlen möglich, wobei auch die Löglichkeit gegeben
wird, bei einem bestimmten Volumen der Likrobefehlsmatrix
ΊΟ eine Vielzahl von iuikrobefehlsfolgen (Synchronisationsprogrammen)
aufzubauen, die für die Lösung von bestimmten Aufgaben erforderlich sind.
^userdem kann die Anzahl von verschiedenen Synchronisationsprogrammen
der Becli6nmaschine 1 durch die Einführung der
3inrichtung 7° zur Komcutierung von Synchronisationsprogrammen
vergrößert werden, die es ermöglicht, neue Synchronisationsprogramme
aus den Elementen dar vorhandenen Synchronisationsprograrme
durch Bildung verschiedener Lodifikationen, wie oben beschrieben,
zu schaffen, ohne das Volumen der Synchronisationsprogrammmatrix
27 zu vergrößern·
Somit ist die Bechenmaschine 1 durch Zweipegel-Programmie-J
ungäsysteme gekennzeichnet.
Der erste Programmierungspegel mit Programmverzweigung
und ait dem übergang zu Unterprogrammen wird mit Hilfe der Pro-
609851 /0997
grammatrix 27, der Einrichtungen 28 und 29 zur Kommutierung von
Eingangs- bzw· Ausgangssignalen des Zählers 38 und der Steuereinrichtung
42 des Adressensahlers erreicht.
Der zweite Programmierungspegel wird mittels der Synchronisationsprögraranatrix
JP und der Llikrobefehlssiatrix 10 verwirklicht.
Lit Hilfe der oteuersignale der Hatrix 10 erfolgt
die Umwandlung der Information in den Registern 2x....2n·
Diese Zweipegel-Organisation des Programmierungεsystems gestattet
es, in einem Befehl eine ganze Eeihe von Anweisungen über Verarbeitung, Prüfung, Übernahme von Operanden und der
Verarbeitungsergebnisse sowie die Adresse des nächsten Befehls zusammenzufassen und dadurch den technischen Aufwand pro Volumer;
zu
einheit der Programnatrix 27 verringern.
einheit der Programnatrix 27 verringern.
Die Anwendung der Zweipege!programmierung nebst den vorgeschlGbenaB-Verbindungen
zwischen den Funktionseinheiten der Heehenmaschine 1, z.B. zwischen den Eegistern 2/1...2 , zwischen
den Eegistern 2^...2n und dem Summator, zwischen dem Summator
und dem Akkumulationsregister 11 u.a., ergibt bei höchst kompaktem Aufbau ein sehr flexibles System von Befehlen und dadurch dJ.
Llojliohkeit, He ehe nma schinen mit verschiedener Bestimmung sowohl
für die Ansteuerung von externen Gbjekten (als Tnini computer),
als auch fur die Durchführung von mathematischen Berechnungen
(als Kalkulationsgerät) zu realisieren.
Die zum Eechensystem gehörende Sechenmaschine 1 besteht
in der Hauptsache aus den Matrizen 10, 30, 27>
80, den Ein-
609851/0997
lichtungen 37, 32, 31» 29, 28 und den Registern 2^.,Zn soväe
66.t..66 · Daraus folgt, daß die Ivlatrizen 10, *0, 27, 60, die
Einrichtungen 37, 32, 31, 29, 28 zur Kommutierung von Hingangs-
und .nusgangssignalen mit ihrer regulären Verdrahtungsstruktur
sowie die inReihe liegenden Register 2....2 , 66....65 , die
eine große Anzahl von gleichtyjbigen in Reihe geschalteten Elementen
(wie Fegisterstellen) aufweisen, für die Realisierung
einer solchen Rechenmaschine 1 in der Art eines integrier·
ten Großschaltkreises (LSI) geeignet sind·
3'ür das Rechnen mit Dezimalzahlen wird die Anzahl von oteile
η im Akkumulationsregister 11 und in jedem der Kegister 2.·..
2 gleich 4. (J =4) gewählt, und für die Korrektion wahrend
des Additionsvorganges sind von binär- dezimalen Mahlen die Konstanten
0110 und 1O1O eingeführt, wobei die Konstante 1Ο1Ο dem
Eingang 5 clös Summators 6 mit Hilfe der ÜLiD-Schaltung 57 beim Tor
handensein des Signals am invertierten Ausgang des Link-Registern
19 zugeführt wird·
Die Konstanten Ο11Ο und 1Ο1Ο werden in den Eodefornerschaltungen
53, 55 formiert, auf deren Eingänge Signale von den Ausgängen
des Zählers 33 im gesteuerten Synchronisator gegeben
weiden·
.4uzerdem werden mehrere (z.B. 4) Zahlenstellen zur Vergrößerung
der Arbeitsgeschwindigkeit der Rechenmaschine 1 parallel
abgearbeitet, da die Register 21#..2n, alle Torschaltimgcn,
der Summator 6 und das Akkumulationsregister 11 als Llehrkanal-
609851/0997
schaltungen ausgefίΐΐΐΕΐ sind und in federn Kanal dia Register
2„...2 , Tor schaltungen, einen Summator 6 und ein Akkumulationsregister
11 enthalten, wobei alle Kanäle mit den Signalen vom
Ausgang der 1-ikrobefehlsmatrix 10 über Tor schaltungen, parallel
gesäuert werden, das Übertragssignal vom Ausgang des Sum:.;ators
6 dfc3 ersten Kanals dem Eingang des Sumoiators 5 des folgenden
Kanals zugeführt wird usw., und das Übertrags signal von .ausgang
des Sunir.ators 6 des letzten Kanals über eine gesteuerte Torschaltung
an den Eingang des Link-Registers 19 gelangt.
Die Ausfuhrungsvariante der Raehenaiaschine 1, in den die
Register 2„.,«2 , das Akkumulaüionsregister 11, der Summator
I Il
6 und alle Torschaltungen mehrkanalig ausgeführt sind, ist in
der Zeichnung nicht dargestellt.
Aus den obigen Ausführungen kann can ersehen, das der Übergang
von seriellen Prinzip der Informationsverarbeitung zum
Serien-Parallelprinzip in der beschriebenen Rechenmaschine 1
nur durch Vergrößerung der Kanalzahl ohne Abänderung aller übrigen Punktionsgruppen und -einheiten erfolgt.
Bei Vergrößerung des üofcoigs der zu lösenden Aufgaben
werden die beschriebenen Rechenmaschinen 1 zu einem Rechensystem
mit mehreren Rechenmaschinen organisiert, die miteinander mit Hilfe der vom Ausgang 48 einer Rechenmaschine 1 en die Eingange
4-5 der anderen Rechenmaschinen 1 gelieferten Signale synchronisiert
werden und die Information mit Hilfe der Register οό^.,.οδ austauschen. Die zu diesem System gehörenden Rechen-
609851 /0997
BAD ORfQJNAL
maschinen 1 können sowohl gleichzeitig, als auch abwechselnd
arbeiten.
liachstehend wird eine Ausfuhr ungs Variante eines solchen
aus drei Rechenmaschinen 1, 1f, 1" bestehenden Rechensystems
näher betrachtet. .Auser den drei Rechenmaschinen 1, 11, 11'
sind in das System externe Register 95,*·..95α und eine Puffereinrichtung
9° zusätzlich eingeführt worden·
Die gegenseitige Verbindung der Rechenmaschinen 1, 1',
der Register 95^···95α und. der Puffereinrichtung 9« ist in
Fig. 2 dargesuellt·
Jede der Rsehenmaschinen 1, 1f, 111 funktioniert wie oben
beschrieben wurde·
Die Register 66....65 aller Rechenmaschinen 1, 11, 111;
die T'or schalt ung 671 die externen Register 95^···95α £Q.d die
Pu£::ereinrichtung 96 sind in Reihe geschaltet und bilden einen
geschlossenen Kreis.
Lit nilfe dieses geschlossenen Kreises erfolgt der übergang
zum Rechenprogramn, das einer anderen Rechenmaschine 1'
eingestellt wurde·
Ss sei angenomcen, daß die erste Rechenmaschine 1 die Berechnung
nach ihrem Programm abgeschlossen hat und das Rechnen nach dem in der dritten Rechenmaschine 1fI gespeicherten Prograam
fortgesetzt werden soll. Su diesem Z',veck wird von der
Rechenmaschine 1 der Hummernkode der Rechenmaschine formiert,
die den Berechnungsvorgang fortsetzen soll (in unserem Falle
609851/0997
die dritte Rechenmaschine)· Dieser Ifummernkode wird über die
Torschaltung 64 der ersten Beehonmaschine 1 in den geschlossenen
Kreis eingetragen, üußer diesem ITumaernkode der Hechelmaschine
111 bringt die Hechelmaschine 1 in den geschlossenen Kreis die
anfängliche.Adresse des Programms, nach dem die dritte Rechenmaschine
1ff die Berechnung fortsetzen soll, sowie, wenn nötig,
die Zwischenergebnisse ihrer Berechnungen·
Die in diesen geschlossenen Kreis eingelesene Information
läuft darin um, d· h· durchläuft alle Rechenmaschinen 1, 1*,
1 *' nacheinander·
Damit jede beliebige Rechenmaschine dieses Rechensystems die Berechnung fortsetzen kann, müssen alle Rechenmaschinen
I, 1f, 111 des Rechensystems eine Programmunterbrechung gewährleisten·
Beim Unterbrechungsbetrieb wird der Inhalt des geschlos·
senen Kreises geprüft und der ITumnei'nkode der Rachenmaschine 1
erkannt, der mit dem vorher zugeordneten Kummernkode dieser
Rechenmaschine übereinstimmt. Bei gleichzeitigem Betrieb aller Rechenmaschinen 1, 11, 1fl des Rechensysiems wird das ünterbrechungsprograma
auf bestimmte Plätze das Rechenprogramms eingeschoben
und bei abwechselndem Betrieb der Rechenmaschinen 1,
II, 1fl des Rechensystems müssen alle Rechenprogramme jeder
Rechenmaschine 1, 1' und 1rt mit dem Unterbrechungsprooramm
enden, das im Bedarfsfalle mit dem Wartezustand vereinigt wird·
Vienn die Rechenmaschine 1 beim Unterbrechungsbetrieb im
geschlossenen Kreis ihren ITummernkode erkennt, bringt diese
609851 /0997
Beehemaschine 1 den Kode der anfänglichen Adresse vom geschlossenen
Kreis in ihre Register 2,... ,2^ und vom Ausgang des He gis te::
2, in den Adresc-enzähler 28, um das Rechnen nach dem gewählten
Programm mit der betreffenden Anfangsadresse fortzusetzen·
V/eiterhin soll die Ausführung eines programmierbaren Rechensyatems
betrachtet werden, bei dem eine Rechenmaschine 1 so programmiert ist, daß sie alle übrigen Rechenmaschinen des
Rechensystsems steuert·
Die Programmierung eines solchen Rechensystems erfolgt
auf dem Pegel von Programmen gesteuerter Rechenmaschinen durch
Einschreiben (im Steuerprogramm7der Kodes der anfänglichen Adressen
dieser Programme). Das Steuerprogramm wird in den geschlossenen
Kreis über die Torschaltung 64- der 3teuerrechenmaschine
1 aus einer externen Einrichtung eingegeben· Die Steuerrechenmaschine 1 wählt aus dem Steuerprogramm die Anfangsadressenkodec
der erforderlichen Programme aus und übergibt die Steuerung des
Re chenv or ganges dett gesteuerten Rechenmaschinen 1, die diese
Programme enthalten· Kach der Abarbeitung eines bestimmten Programms
durch die gesteuerte Rechenmaschine 1 erfolgt die Rückkehr
zum Steuerprogramm, um den Kode der nächstfolgenden Anfange
adresse mit Hilfe der Steuerrechenmaschine 1 zu bestimmen und
das Rechnen fortzusetzen·
Die vorgeschlagene Ausgangspuffereinrichtung 96 (Pig· 4)
funktioniert wie folgt· Beim Durchgang des an die zweite Taktimpulsschiene
108 (Fig. 4) angelegten Taktimpulses 159 (Pig· 6a)
609851/0997
wird der Transistor 113 leitend und läßt die am Eingang 112
der Puffereinrichtung 96 anliegende Information zum Eingang 122
der Folgerstufe 102 durch. Gleichzeitig wird die eingegebene Eingangsinformation
über den Inverter 11 dem Eingang IO5 der Folgerstufe
IO1 zugeführt. Wenn während der i'/irkungszeit des Taktimpulses
159 (Fig· 6a, am Eingang 112 (Fig· 4·) der Puff er einrichtung
96 der höhere Spannungspegel liegt, wird am Eingang IO5 der FoI-gersiufe
101 der niedrige Spannungspegel eingestellt, und der ilitkop__lungskcndensator HO entlädt sich über den Ausgangswiderstand
des Inverters 111 und über den Transistor IO7, der in der
Wirkingszeit des Taktimpulses 159 (Fig· ^a) geöffnet wird· Am
.Ausgang IO6 der Folger stufe ΙΟΙ stellt sich der niedrige Spannung.üpegel
ein· Hierbei bleibt der !.litkopplungskondensator 110
bis ;ur Ankunft des nächsten Impulses 160 (Fig. 6a) an der zweiten
Taktimpulsschiene IO8 (Fig. 4) im entladenen Sustand, der
Transistor IO3 bleibt gesperrt, und am Ausgang 106 der Folgerstufe
1O1 wird der niedrige Spannungspegel erhalten. Ίϊθηη aber
bei Einwirkung des Taktimpulses 159 (Fig· 6a) am Hingang 112 (Fig. 4) der Puff er einrichtung 9° cLer niedrige Spann ungspe gel
anbiegt, stellt sich am Eingang IO5 der Folgerstufe 1O1 der höhere
Spannungspegel ein, wobei der Litkopplungskondensator 110 übei den jr>u£jc.ngGV7iderstand des Inverters 111 und über den beim Durchgang
des Taktinpulses 159 (Fig. 6a) geöffneten Transistor 107
(Fig· 4) geladen wird· Am Ausgang 106 der Folgerstufe 1O1 stellt
sich der niedrige Spannungspegel ein· Der Lütkopplungskcndensator
110 bleibt hierbei geladen, bis der nächste Impuls 160 (Fig.
609851 /0997
6a) an der zweiten Taktimpuls schiene 108 (Fig. 4) ankommt, und
halt dadurch den Transistor IO5 im geöffneten Zustand. Aus
diesem Grunde gelangt der an die erste Taktimpulsschiene 104
(Fig. 4) angelegte Taktimpuls 161 (Fig. 6b) über den transistor 103 an den Ausgang 106 der Folgerstufe 1O1. Vfenn am Eingang 112
(Fig. 4) der Puff er einrichtung 96 wahrend der Jirkuiigszeit des
Taktimpulses 159 (Fig. 6a) der höhere Spannungspegel liegt,
stellt sich am Eingang 122 der Folgerstufe 102 der höhere Spannungspegsl
ein, und der Taktimpuls 151 (Fig. 6b) kann den Ausgang 118 (Fig. 4) der Folgerstufe 102 erreichen, da die Folgerstufe
102 ähnlich der Folgerstufe 1O1 aufgebaut ist. Wenn beiEinwirkung
des Taktimpulses 159 (Fig. 6a) am Eingang 112 (Fig. ±
der Puffereinrichtung 96 der niedrige Spanaungspegel wirksam
ist, stellt sich am Lingang 122 der Folgerstufe 102 der niedrige
Spannungspegel ein, der auch am Ausgang 118 aufrechterhalten wird. Jeder der Llitkopplungskondensatoren HO dient zur mögliche
vollständigen übertragung der Spannung der Taktimpulse 151 und 152 (Fig. 6b) zu den Ausgängen 106 und 118 (Fig. 4), da die
Spannung des geladenen L'itkopplungskondensators 110 a.Z. Gate des
Tr ar.sist or s 103 zur Sour ce spannung des Transistors 103 hinzuaddiert
wird und die Sicherheit der öffnung des Transistors 105
bein; Durchgang der Taktimpulse 161 und 162 (Fig. 5b) erhöht. V/enr. also am Eingang 112 (Fig. 4) der Puff er einrichtung 9° der
niecrige Spannunjspegel wirksam ist, wird der Transistor 114
dui'ch. dan vom Ausgang 106 (Fig. 4) der Folger stufe 1O1 zuge-
609851/0997
führten Taktinipulse 161 (Fig· 6b) geöffnet und läßt den höheren
Spannunjspegel von der ersten Speiseschiene 115 zum gemeinsamen
Ve r bindung cp unkt 116 und zu den Gates der Transistoren 119 und
126 durch· Diese Transistoren 119 und 126 »erden nun geöffnet.
Der leitende Transistor 119 läßt die niedrige Spannung der gemeinsamen
Schiene 109 zum Verbindungspunkt 120 und zum Gate des
Transistors 123 durch, wobei der letztere sperrt und der .Ausgang
125 der Puffereinrichtung SS über den geöffneten Transistor
126 mit der gemeinsamen Schiene IO9 verbunden wird· Die Transistoren
121 und 117 sind durch niedrige Spannungspegel am Eingang
122 und am Ausgang 118 der Folgerstufe 102 gesperrt.
Liegt an Eingang 112 der Pudereinrichtung 9° der höhere
Spannungspegel, so wird der Transistor 117 durch den vom Ausgang
118 (Fig· 4·) der Folgerstufe 102 abgegebenen Taktimpuls 161 (Fig. 6b) geöffnet und läßt den niedrigen Spannungspegel von der
gemeinsamen Schiene IO9 zum Verbindungspunkt 116 und zu den Gates
der Transistoren 119 und 126 durch, wobei die letzteren gesperrt werden· Der transistor 114· ist durch den niedrigen Spannungspesel
am Ausgang 106 der Folgerstufe IO1 gesperrt. Der
Transistor 121 wird vom höheren Spannungspegel am Eingang 122 tier Folgerstüfe 102 geöffnet und läßt den höheren Spannungspegel von dar ersten Speiseschiene 115 zum Verbindungspunkt 120
und zum Gate des Transistors 123 durch. Der Transistor 123 wird
geöffnet und leitet den höheren Spannungspegel der zweiten Spei-
125
se schiene 124· zum Ausgang der Puffer einrichtung 95 durch. Der
Zustand am Ausgang 125 der Puffereinrichtung 96 bleibt bis zur
609851/0997
Ankunft das nächsten Taktimpuls 1o2 (Fig· 6b) erhalten, der auf
die erste Taktimpulsschiene 104· (Fig. 4) gegeben wird, da die
Transistoren 114 und 117 in cLe* Pause zwischen den Taktiiapulsen
161 und 162 (Fig· 6b) gesperrt sind und die Information an der
Gatekapazität der Transistoren 119 und.126 (Jig. 4) erhalten
bleibt.
Die vorgeschlagenen Einrichtungen 28 und 29 (lid· 5)» <üe
zur Kommutierung von Eingangs- und Ausgangssignalen der Latrix
27 bestinnt sind, funktionieren folgenderweise· Während der Wirkungszeit
des Taktimpulses 163 (Fig. 7a), der an die zweite
Taktimpulsschi6ne 137 (Fig. 5) angelegt wird, ist der Transistor
135 geöffnet und läßt die Information zum Gate des Transistors
138 durch· Gleichzeitig wird über den durch den Taktimpuls 163
(Fig. 7a) geöffneten Transistor 143 der umschaltbare Kondensator 146 geladen. Der Transistor 144 wird geöffnet und eiiapglicht die
Übertragung des niedrigen Spannungspegels zum Ausgang 145 der zweiten Steuerschaltung 132 des Dechiffrators 127. ",Venn dem Adrecseneingang
136 cLe* Kommutierungseinrichtung 28 der höhere Spannungspegel
zugeführt wird, lädt sich der Iiitkopplungskondensator
141 über den geöffneten Transistor 135 und den geöffneten Transistor 138 an die dritte Taktimpulsschiene 139 auf, die beim Anliegen
des Taktimpulses 163 (Fig. 7a) den niedrigen Spannungspegel besitzt. Hach der Beendigung des Taktimpulses 163 und vor Beginn
des Taktimpulses I65 (Fig. 7b) erfolgt die Entladung des
umschaltbaren Kondensators 146 (Fig. 5) über den geöffneten
609851 /0997
Transistor 142. Eel Einwirkung des auf die dritte Taktimpulsschiiine
139 (Pi^· 5) gegebenen Taktimpulses 166 (I'ijj. 7b) erfolgj
die übertragung des Taktimpulses 166 übex den geöffneten
Transistor 133 (Fig. 5) zum .Ausgang 140 der ersten Steuerschaltung
1>1 des" Dechiffrators 12?. Dabei erhält der .ausgang 14-5
der zweiten Steuerschaltung 132 des Dechiffrators 127 den niedrigen
Spannungspegel>
da der Transistor 144 gesperrt bleibt. Liegt am .adr essene ingang 1356 der Ko miaut ie rungs einrichtung 28 der
niedrige Spannungspegel an, so erfolgt die Entladung des Litkopplungskondensators
141, der Transistor 142 wird gesperrt und am Gate des Transistors 144 bleibt der höhere Spannungspegel erhalten.
Während der .Anlegung des Taktimpulses 166 (Fig. 7b) erfolgt
die übertragung dieses Impulses 166 über den geöffneten
Transistor 144 (iig. 5) zum .ausgang 145 der zweiten Steuerschaltung
132 des Dechiffrators 127. Hierbei erhält der .ausgang 140
der ersten Steuerschaltung 131 des Dechiffrators 127 den niedrigen
Spannungspegel weiter, da der Transistor 138 gesperrt bleibt.
Der Llitkopplungskondensator 141 dient zur möglichst vollständigen
übertragung der Spannung der Taktimpulse 16o, 1ö7,
16$ (l-'ig. 7b) und zur Erhöhung der Belastbarkeit des iiusgangas
140 (I-ig. 5) der ersten Schaltungen 131» weil die Spannung des
geladenen Lütkopplungskondensators 141 am Gate des Transistors
138 mit der Drainspannung des Transistors 138 summiert wird und die Sicherheit der öffnung des Transistors 138 beim Durchgang
609851/0997
ißAD ORIGINAL
der Taktimpulse 166, 167 und 168 (i'ig. 7b) erhöht·
Der umschultbare Kondensator 146 (Fib·. 5) dient ebenfalls
zur möglichst vollständigen übertragung der Spannung der Taktiiapulse
166, I67, 168 (Fig. 7b) und zur Erhöhung der Belastbarkeit des -Ausganges 145 (Fig. 5) der zweiten Schaltungen 132, insofern
die Spannung des geladenen umsehaltbaren Kondensators
am Gate des Transistors 144 zur Spannung der Taktimpulse 165, 167 und 168 (Fig. 7b) hinzuaddiert wird und die Effektivität
der öffnung des Transistors 144 (Fig· 5) beim «Virksanmelden der
Taktimpulse 166, I67 und 168 (Fig. 7b) erhöht. Der entladene
ucschaltbare Kondensator 146 (Fig. 5) weist minimale Kapazität
auf, und die Spannung der Taktimpulse 166, I67, 168 (Fig. 7b)
wird zum Gate des Transistors 144 (Fig, 5) beim Anlegen dieser Impulse nicht transportiert.
Die Information, die den Adresseneingängen 1556 der Komcutierungseinrichtung
28 beim Anlegen der Taktimpulse an die dritte -aktimpulsschiene 139 zugeführt wird, kann folglich
in direkter Form zu den Ausgängen 140 der ersten Steuerbchaltungen
131 des Dechiffrators 127 und in der invertierter Form
zu den Ausgängen 145 der zweiten Steuerschaltungen 132 des Dechiffrators
127 gelangen. In den Pausen zwischen den benachbarten
Taktimpulsen, die auf die dritte Taktimpulsschiene 139 gegeben werden, haben die Ausgänge 140 und 145 der ersten und der zweiten
Steuerschaltungen 131 bzw. 132 des Dechiffrators den niedrigen
Spannung spegel.
609851 /0997
BAD
Beim Anlegen des Taktimpulses 169 (Fig. 7c) an die e^ste
Schiene 147 (Fig. 5) erfolgt die Vorbereitung der Kommutierungseinrichtungen
28 und 29 zum weiteren Betrieb· Am gemeinsamen Eingang
128 des Dechiffrators 127 stellt sich, der niedrige Spannung^-
pegel ein· Die Kapazitäten der inneren Funktionsgruppen des Dechiffrators
127 werden über den Ausgangswiderstand des Inverters
134 und über die geöffneten Transistoren 148 der Entladeeinrichtung
133 entladen· Über denselben Kreis entladen sich die Kapazitäten der Ausgänge 129 des Dechiffrators 127, darunter auch
des angewählten Ausganges, da an den Adresseneingängen 13° des
Dechiffrators 127 die Information liegt, die von den Ausgängen 132 und 145 der ersten und der zweiten Steuerschaltungen 131
bzw· 132 des Dechiffrators 127 beim Anlegen des Taktimpulses
166 (Pig· 7b) augeführt wird· Gleichzeitig werden die Kapazitäter
der Eingänge 152 des Dechiffrators 15I und die Kapazitäten der
Ausgänge 153 d.es Dechiffrators 151 von der Speiseschiene 158 übe:1
die geöffneten Transistoren I56 der Ladeeinrichtung 155 aufgeladen,
da an den Adresseneingängen 154 des Dechiffrators 15I die
Inforcation liegt, die von den Ausgängen 132 und 145 der ersten
und der zweiten Steuerschaltungen 131 bzw· 132 des Dechiffrators
151 beim Anlegen des Taktimpulses 166 (Fig. 7b) zugeführt
wird.
liach der Beendigung des Taktimpulses I69 (Fig. 7c) und beim
Wirksamwerden des Taktimpulses 166 (Fig. 7b) stellt sich am
'Eingang 128 (Fig. 5) des Dechiffrators 127 der höhere Spannungs-
609851 /0997
pegel ein, der an einen der .Ausgänge 129 des Dechiffrators 127
übertragen wird, In der IUa tr ix 27 erfolgt die '.Vaial der eingelesenen
Information. Die Ausgangsinf ormation der LIatrix 27, die
als niedriger Spannungspegel den angewählten Ausgängen dieser LIatrix zugeführt wird, gelangt an die Ausgänge 153 des Dechiffrators
151 und folglich an die .Ausgänge der Kommutierungseinrichtung
29 der Matrix 27·
In der Pause zwischen den Taktimpulsen 165 und 167 (Fig.
7b) wird an die Eingänge 13O und iyl· (Fig. 5) der Dechiffratoren
127 und 151 der niedrige Spannungspegel angelegt, und die den
Ausgängen der Kommutierungseinrichtung 29 der Latrix 27 nach den
Abklingen des Taktimpulses 169 (Fig. 7c) und. bei Einwirkung des
Taktimpulses 156 (Pig· 7b) zugeführte Information bleibt an der
Ausgangskapaziiiät dieser Ausgänge bis zur Ankunft der nächstfolgenden
Taktimpulse 17O (Fig. 7c) und I67 (Fig· 7b) erhalten.
Ähnlich funktionieren die Kocmutierungseinrichtungen 28
und 29 der Latrix 27 auch bei der Ankunft der Impulse 164, I65
(Fig. 7a), 157, 168 (Fig. 7b) und 17O, 171 (Fig. 7c).
Das beschriebene serielle Rechensystem gibt die Löslichkeit,
auf der Basis der Beehenmaschine 1 verschiedene Systeme
aufzubauen, die sowohl mit einer Bechenmaschine 1 für die Losung
von einfachen Aufgaben, als auch mit mehreren Rechenmaschinen
1 zur Lösung von komplizierten mathematischen Aufgaben, zu Steuertfi^sswecken sowie zur Bildung von programmierbaren Systemer
ausgestattet werden.
609851/0997
in solchen Systemen tint e r scheiden sich die Ke ehe nma schinen
1 nur durch die "Fadelung" der Llatrizen 10, 3O1 27» und bei der
Ausführung der Sechenmaschine 1 in der .Art eines integrierten
Großscaaltkraises (LSI) ist für die Realisierung, von Kechenniaschinen
mit verschiedener Bestimnung' (von verschiedenen LSI)
nur der Srsatz eines Llaskierungselements (nur einer Schablone)
erforderlich·
6098 5 1/0997
Claims (1)
- ΡΑΤΞΙΐχ ANSPRÜCHEM ./.serielles ..echansystem, das zur Lösung von matL.ematischer Aufgaben sowie zur Steuerung von externen EinriQhtungen und technologischen Prozessen bestimmt ist und wenigstens eine Serien-Sechenmaschine enthält, die einen zur Informationsverarbeitung bestimmten Summator hat sowie in P^eihe geschaltete und als .arbeitsspeicher der Rechenmaschine dienende Register aufweist, wobei der direkte .Ausgang des letzten Registers über eine !Torschaltung ei * dem ersten Summatoreingang verbunden ist und uer Singang wenigstens eines Registers über entsprechende Torschaltungen mit dem Ausgang des davor liegenden Registers undeinemit dem er stan Sumniat or ausgang Verbindung hat, und die zur Ansteuerung der Torschaltungen bestimmte kikrobefehlsraatrix enthal dadurch gekennzeichnet ,daß mindestensein zusätzliches Aiikumulat ions register (11) verwendet wird, das zur zeitweiligen Speicherung des vom Ausgang (9) des Sumaators (6) gelieferten Signals bestimmt ist und dessen Lingang über eine entsprechende Torschaltung (12) mit dem ersten Ausgang (9) des oummators (6) sowie über eine andere Torschaltung (13) mit seine..direkten Ausgang (14) verbunden ist, wobei der direkte Ausgang (14) und der invertierte Ausgang (17) des Akkumulationsregisterc (11) über entsprechende Tor schaltungen (15) und (18) an den zweiten Eingang (16) des Summators (6) angeschlossen sind, sowie wenigstens ein einstelliges Link-Register (19) zur Speicherung609851/0997des überiragssi^nals und zur Erzeugung von Steuersignalen für Pr ograucverzweigung ;je nach den Zwischenergebnissen des Rechen-Vorgangs benutzt wird, wobei der Eingang das Link-Registers (19) über eine Torschaltung (20) mit seinem direkten Ausgang (21). und über eine andere Torschaltung (22) mit dein zweiten Ausgang (2p) des Summators (6) verbunden ist, und der Eingang des ersten (2,,) der in Reihe geschalteten Register über entsprechende Torschaltungen (24), (25), (26) an den Direktausgang (3) des letzten Registers (2 ) von den in Rsihe liegenden Registern, an den .uirektausgang (Ή) des Akkumulationsregisters (11) und wenigstens an den Ausgang eines weiteren Registers (2 ) der Begisterreihenschaltung angeschlossen ist, und die Rechenmaschine (1) weiterhin eine Programmatrix (27) mit einer Einrichtung (28) zur Kommutierung von EingangsSignaIeη der Programmatrix (27) und einer Einrichtung (29) zur Kommutierung von Ausgan^ssignalen der Programmatrix (27) zwecks Speicherung und Abruf des Programm für die zu lösenden Aufgaben enthält sowie eine Synchronisationsprogrammatrix (3°) aufweist, die eine Einrichtung (31) zur Kommutierung von Eingangssignalen der Syachronisationsprogrammatrix und einen Ausgangsdechiffrator (32) der Synchronisationsprogracici" matrix (3O) zur Aufbewahrung und zum Abruf von Synchronisationsprog.nammen enthält, von denen jedes Synchronisa ti ons programm eine Folge von Likrobefehlsadressen darstellt, und einen gesteusrten Synchronisatox zur doppelperiodischen Synchronisation "von Funktionseinheiten der Rechenmaschine besitzt, der aus wenig-609851 /0997stens drei in Reihe geschalteten Lahlern (33)» (34), (35) i-ur Erzeugung von zeitlich getrennten Taktsignalen und aus wenigsjens einem ait einem entsprechenden zähler (35) cLes gesteuerten Synchronisators verbundenen Steuersignalformer (3^)n besteht, wobei die Hinrichtung (37) zur Kommutierung von Eingangssignalen der LLLkrobeiehlsinatrix mit dem .Äusgangsdechif frator (32) der Synchronisationsprog.-.ainEatrix (30) verbunden ist, deren Einrichtung (31) zur Kommutierung von Dingangssignalen an die Einrichtung (29) zur Kommutierung von ^usgangssignalen der Programmatrix (27) geschaltet ist und ein Zweipegel-Steuersystem zur Steuerung der Informationsverarbeitung bildet, und die Einrichtung (31) zur Kommutierung von EingangsSignalen der Synchronisationsprogrammmatriz (3°) mit einem wähler (34) des gesteuerten Synchronisatore verbunden ist, während der imsgangsdechiffrator (32) der Synchronisationsprogrammatrix (30) elektrische Verbindung mit dem Steuer signalformer (3^) des gesteuerten Synchronisators für die Bildung einer Likiobefehlsfolge aufweist, wobei die Eingänge der Einrichtung (28) zur Kommutierung von Eingangssignalen der Programmmatrix (27) an die Ausgänge des Mressenzählers (38) angeschlossen sind, bei dem eine Gruppe von Eingängen (39) an den entsprechenden .ausgangen (40) der Einrichtung (29) zur Kommutierungwährend von ^usgangssignalen der Programmatrix (27) liegt, eine andere Gruppe von Eingängen mit den Ausgängen (41) der Steuereinrichtung (42) des Adressenzählers verbunden ist, und eine Gruppe von Eingängen (43) der Steuereinrichtung (42) an die entsprechenden Aus-609851/0997gärige der Einrichtung (29) zur Kommutierung, von ^ucgc der rrogrammatris: (27) angeschlossen ist ι andere Gruppe vonEingängen (44-) mit den Ausgängen des entsprechenden Zahlers (35) des gesteuerten Synchronisaters verbunden ist und ein gesondorter Eingang '(45) am .Ausgang (21) des einstelligen Link-Registers (19) liegt.2. Serielles Rechensystem nach .Anspruch 1, gekennzeichnet durch die Ausstattung wenigstens einer Rechenmaschine (1) mit einer zusätzlichen Torschaltung (62) zur Durchführung der Disjunktion, wobei die zusätzliche Torschaltung (62) ζwischaL dem Direktausgang (3) des letzten Registers (2n) und dem zweiten Eingang (16) des Summators ( 6) eingeschaltetoder 3· Serielles Rechensystem nach Anspruch 1 . 2,dadurch gekennzeichnet ,da3 die elektrischeVerbindung des Ausgangsdeahiffrators (32) d-r oynchronisationsprogramniatrix (3°) mit dem Steuersignalformer (36) des gesteuerten Synchronesators wenigstens in einer Rgchenoaschine (1) über eine Einrichtung (70) zur Kommutierung von Synchronisationsprog^ammen erfolgt, die zur änderung der von der Synchronisationspro-grammatrix (3°) vorgegebenen Abruf folge von Likrobefehlen bestimmt ist, wobei eine Gruppe von Eingangen (71) der Einrichtung (70) zur Kommutierung von SynchronisationsProgrammen mit den Ausgängen des Steuersignalformers (36) des gesteuerten Synchronisators verbunden ist, die andere Gruppe von Eingängen (72) an die609851/0997entsprechenden Ausgänge der Einrichtung (29) zur Kommutierung von Ausgangssignalen der Programmatrix (27) angeschlossen ist und ihre Ausgänge (73) an die liingänge des Ausgangsdechiffrators (32) der Synchronisationsprogrammatrix (30) geschaltet sind· . 4· Rechensystem nach Anspruch .1 bis 3, dadurch gekennzeichnet , daß wenigstens eine Sr. cheninas chine (1) ein Adressenregister (74·) zur Organisation von komplizierten Programniverzweigungen enthält, bei dem eine Gruppe von Eingängen mit den entsprechenden -ausgangen (40) der Hinrichtung (29) zur Komriutierung von Ausgangssignalen der Pr ο gramma tr ix (27) verbunden ist, die zweite Gruppe von Eingängen (75) an die Ausgänge der Steuereinrichtung (42) des Adressenzählers (38) angeschlossen ist, die dritte Gruppe von Eingängen (76) an die Steaereingänge {77) der Rechenmaschine (1) geschaltet ist und wenigstens noch ein Eingang (78) an ein der in Heine liegendenwahrendRegister (2·^) geführt ist, ' die Ausgänge (79) des Adressenregisters (74) mit entsprechenden Eingängen des Adressenzähler ε (38) verbunden sind·5· Rechensystem nach Anspruch 1 bis 4, g e k e η η zeichnet durch die Ausstattung wenigstens einerHeehenmaschine (1) mit einer zur Informationsausgabe bestimmten Ausgang s ma tr ix (60) nebst einer Einrichtung (85) zcji Eomcutierung von Lingangssignalen, wobei die Ausgänge der AusgöHgsmatrix (80) an die Steuerausgänge (81) der Sechenmaschine angeschlossen sind, sowi6 mit einem Kode umsetzer (82), bei dem609851/0997eine Gruppe von Eingängen (83) mit einem Register (2.) der in Seihe liegenden Register 2.·.·2η verbunden ist, ein anderer Eingang (84) an einem Ausgang (85) des tvieixien Lahlers (3-4) des gesteuerten Synchroni sators angeschlossen ist und die Ausgänge an die Eingänge der Einrichtung (85) zur Lom^u^ieiung von Lingangssignalen der Ausgangsmatrix (80) geschaltet sind, wobei die Ausgänge der Komoiutierungseinrichtung (86) mit den Eingängen dsr Ausgangsmatrix (80) Verbindung haben·6. Kechensystem nach Anspru&h 1 bis 5» dadurch gekennze ichne t ,da3 wenigstens in einer Rechenmaschine (1) die zusätzlichen Steuereingänge allei' an den Eingängen der in Reihe geschalteten Register (2^,·.·2 ) liegenden ü'orschaltungen (7, S, 24, 25f 26) mit den zusätzlichen Ausgängen (87) der Einrichtung (29) zur Kommutierung von Ausgangssignalen der Prograrnuatrix (27) verbunden sind·7. Rechensystem nach .Anspruch 1 bis 6, dadurch gekennze ichne t ,daß wenigstens eine Rechenmaschine zwecks Formierung von Konstanten, die für Operationen mit Dezimalzahlen erforderlich sind, mit zwei Kodeformerschaltungen (55) ι (.53) sowie mit einer UKD-Schaltung (37) ausgestattet ist, wobei die Eingänge der ersten Kodeformerschaltung (53) Qit entsprechenden .Ausgängen (52) des ersten Zählers (33) im gesteuerten oynchronisator und der iusgang der ersten Kodeformersch-ilturt (53) über eine eniisprechende Torschaltung (54) mit dem zweiten Eingang (16) des Summators (6) verbunden sind, und die Ausgänge609851 /0997SAD(52) des ersten Wählers (33) des gesteuerten Synchronisators an entsprechende Eingange der zweiten Lodef ormersciialtung (55) angeschlossen sind, deren Ausgang mit dem ersten Eingang (56) eier UiU)-Schaltung (57) verbunden ist, und deren zweiter Eingang (58) an den invertierten Ausgang des einsü-elligen Link-Regisüers (19) geschaltet ist, während der .Ausgang der UxiD-Schaltung i^>7) über eine entsprechende Torschaltung (59) an den ersten Eingang (3) des ounnators (6) angeschlossen ist, der über eine entsprechende Torschaltung (60) an invertierten Ausgang (3f) des letzten Begisters (2^) der in Heine geschalteten Eegister (2,-·*·2η) liegt, und der diitte Eingang (51) des Summators (6) über eine entsprechende Torschaltung (61) mit dem Direktausgang (21) des einstelligen Link-Registers (19) verbunden ist,8· l^echensysteia nach Anspruch 1,4, dadurch gekennzeichne t ,daß wenigstens eine nochenraaschine (1) zwecks Eingabe der Digitaliniorraation von externen Einrichtungen in die Kechenmaschine (1) mit einer Triggerschaltung (89) ausgestattet ist, bei der ein Eingang εη den Ausgang der mit einer Gruppe von Eingängen an entsprechenden Eingängen (76) des Adressenregisters (74) liegenden Lehreingang-Torschaltung (9°) angeschlossen ist und ein weiterer Eingang (91) mit dem ens sprechenden Ausgang der Steuereinrichtung (42) des Adressenzählers verbunden ist, wobei der Ausgang (92) der Triggerschaltung (89) an den entsprechenden Eingang der Steuereinrichtung (42) des Adressenzählers (38) und über eine entsprechende609851/0997Torschaltung (94) an den dritten Eingang (51) des Sunimators (6) geschaltet ist·9» Hechensystem nach Anspruch 1 bis 8, d a d u r c h gekennzeichnet ,daß wenigstens in einer Ee chencias chine (1) zur Synchronisierung von Funktionseinheiten des Rechensyst3ds ein Synchroni sat ionseingang (46) und Synchronisationsausgänge (47), (48) vorgesehen sind, die mit dem Eingang des erstan Zahlers (33) bzw· mit Α**π .ausgängen des letzten Laniers (55) des gesteuerten Synchronisators verbunden sind, wobei der entsprechende Ausgang des ersten Wählers (33) über eine vorgegebene Torschaltung (5^) an den dritten Eingang (51) des Summators (6) angeschlossen ist·10. Rechensystem nach Anspruch 1, dadurch g e -ke nnze ichne t ,daß wenigstens eine Rechenmaschine (1) mit ainer zusätzlichen Torschaltung (64) ausgestattet ist, die den direkten Ausgang (14) des Akkumulationsregisters (11) mit dem gesonderten Ausgang (65) der Rechenmaschine (1) verbindet, und außerdem mit zusätzlichen in Reihe geschalteten Registern (όδ^,,.όό ) zur Erweiterung der Arbeitsspeichereinrichtung der Rechenmaschine versehen ist, wobei der Ausgang des letzten derzusätzlichen in Reihe liegenden Register über eine enjsprechende Torschaltung (67) mit demselben gesonderten Ausgang (65) der Eechenmaschine (1) und über eine geeignete Torschaltung (68) mit dem ersten Eingang (5) des Sumaators (6) verbunden ist, während der Eingang des ersten Registers (66^.) der zusätzlichen609851 /0997in Reihe geschalteten Register an den getrennten Eingang (69) der Rechenmaschine (1) angeschlossen ist«oder11. Serielles Rechensystem nach Anspruch 1, 7> 9 1O, dadurch gekennzeichnet ,daß die in Reih·= geschalteten Register (2,...,2 ), (66....06 ) sowie das Akkumulationsregister (11) als vierstellige Schieberegister ausgeführt sind und alle Torschaltungen (4, 7, S, 12, 13, 15, 16, 20, 22, 24, 25, 2ö, 50, 54, 59, 60, 61, 62, 64, 67, 68) sowie dar Summator (6) als Einkanalschaltungen aufgebaut sind, wobei der ers-je Zähler (33) des gesteuerten Synchronisa tors zur Bestimmung der für die .Abarbeitung von vier Informationsbits erforderlichen Zeit verwendet wird·oder12, Rechensystem nach Anspruch 1, 7$ 9 1°, dadurch gekennzeichnet ,daß das Akkumulationsregister (11) sowie die in Reihe geschalteten Register (2^·.·2 ), (66....66 ) wenigstens einer Rechenmaschine (1) als Lehrkanal-Schieberegister ausgeführt sind und der Sutimator (6) sowie alle Torschaltungen (4, 7» 8, 12, 13, 1p, 18, 20, 22, 24, 25, 26, ^O, 54, 59, 60, 61, 62, 64, 67, 08) mehrk^nalig aufgebaut sind, wobei die Steuereingänge der liehrkanal-Torschaltungen iiusammengeschaltet und mit den Ausgängen (10.... 10 ) der1 * * t'Kikrobefehlsniatrix (1O) verbunden sind·oder13· Serielles Rechensysiiem nach Anspruch 1,9 1O, gekennzeichnet durch die Ausstattung miteiner vorgegebenen Anzahl von seriell arbeitenden Rechenniascrii-609851/0997nen (1), die so ζ usamtnenge schaltet sind, daß ein gesonderter Eingang (69) jeder vorgeschatteten Rechenmaschine (1* am gesonderten Ausgang (6^) der nach-jeschalteten Rechenmaschine (1) liegt und der getrennte Singang (69) der letiten Rechenmaschine (1) an den gesonderten Ausgang (65) der ersten Rechenmaschine (1) geschaltet ist, deren Synchronisationsausgang (4c. mit den Synchronisationseingängen (46) aller nachgeschalteten Rechenmaschinen (1) Verbindung hat·14· Kechensystem nach Anspruch 13f gekennzeichnet durch wenigstens ein externes Schieberegister (95^,) π:ίΐ eii3aer Ausgangs-Puffereinrichtung (96), die zur Jmkopplung ras externen Schieberegisters (95Ü) an eine entsprechende Rechenmaschine (1) bestimmt ist, wobei der Eingang des externen Schieberegisters (95) an den gesonderten Ausgang (65) der letzten Rechenmaschine (1) angeschlossen ist und die üusgangs-Puffereinrichtung (96) mit dem gesonderten Eingang (69) der ersten Rechenmaschine verbunden ist·15· Rechensystem nach Anspruch 14, d a d u r c h gekennze ichne t ,daß die Ausgangs-Puffereinrichtur^(96) des externen Schieberegisters (95-) mit zwei ITolgerstufen (ΙΟΙ), (102) ausgestattet ist, von denen jede Stufe einen ersten Transistor (IO3) enthält, dessen Drain mit der ersten Takt imp uis schiene (iO4),dessenGate mit dem Eingang (IO5) derdessenFolgerstufe (1O1) und " . Source mit dem Ausgang (IO6) der Folgerstufe (1θΐ) und mit dem Drain des zweiten Transistors609851/0997BAD ORIGINAL(107) verbunden sind, bei dem das Gate an die zweite Taktimpuls schiene (108) und dfe Source an die gemeinsame Schiene (IO9) angeschlossen sind, wobei zwischen dom Gate und der Source des ersten Transistors (103) ein Litkopplungskondensator (110) eingeschaltet ist und der Eingang (1Ο5) der ersten Folgerstuie (1O1) am .ausgang eines Inverters (111) liegt, dessen Eingang mit dem Eingang (112) der Puffereinrichtung (95) und nit dem Drain eines dritten Transistors (113) Verbindung hat und das Gate des letzteren an der zweiten Taktimpulsschien-.(108) liegt, wahrend der Ausgang (IO6) der ersten 5'olgerstufe (IO1) an das Gate eines vierten Transistors (114) angeschlossen ist, dessen Drain an der exsten Speiseschiene (115) liegt und dessen Source mit dem Drain eines fünften Transistors (117, einen Verbindungspunkt (116) bildet und d>fe Source des letzteren mit der gemeinsamen Schiene (IO9), sein Gate aher mit der .ausgang (118) der zweiten Folgerstufe (102) und mit dem Gate eines sechsten Transistors (119) verbunden sind, dessen Source an der gemeinsamen Schiene (IO9) liegt und dessen Dxain mit dar. Source eines siebenten Transistors (121) einen Verbindungspunkt (120) bildet, bei dem der Drain an der ersten S^eiseschiene (115) liegt und das Gate mit der Source des dritten Transistors (113) und mit dem Eingang (122) der zweiten Folgexstufe (102) ζ us eminence schalt et ist, wobei an den durch di< Source des siebenten Transistors (121) und den Drain des sechsten Transistors (113) gebildeten Terbindungspunkt (120)609851 /0997das G-ate eines achten Transistors (123) angeschlossen ist, dessen Drain an der zweiten Speiseschiene (124) liegt und. dessen Source mit dem Ausgang (125) der Puffereinrichtung (9^ und mit dem Drain eines neunten !Transistors (126) zusamcengeschaltet ist, und bei welchem· dies0U£C8 an ^±Q gemeinsame Schiene (1O9), das Gate aber an den aurch die Source des vierten Transistors (114), den Drain des fünften Transistors (117) und das Gr:te des sechsten Transistors (119) gebildeten Verbindungspünkt (115) geschaltet sind,16. fiechensyütem nach Anspruch 1, dadur ch gekennzeichnet ,da3 der Befehlsadres_enzähler (38) wenigstens einer 2cchenmaschine (1) als ein System von über Torschaltungen (97χ,·..97σ 1) in äeihe geschalteten Triggerschaltungen (93....98ß) ausgebildet ist, in dem der iusgai._ der vorletzten Trigger schaltung (98_ „) über einen Inverter (99) und eine Torschaltung (1OO) mit dem Eingang der ersjonTrigger-c-.ialtung (93^1) verbunden ist·1 oder17· Hechonaysteia nach «ns^ruch 1 5» d a ά u rc h •Ζ e Ι·: en II ζ e i c h η e t , daß gede ^inrichüung (2:8, 31» 37■> &6y zur Kommutierung von ün^cmgsSignalen der Matrizen (27, JO, 10, 80) Zeigende Funktionseinheiten enthält: einen De-chiffrator (127), der die leitende Verbindung dos jauieinsamen Einganges (126) und eines ^ucganges (129) des Dechiffrators (Ί^7) o<3 nach dem Kode sicherstellt, der auf die Adresseneingänge (13Ο) das Dechiffrators (127) gegeben wird; ersüe unc609851/0997BAD ORIGINALzweite Stiier schaltungen (Ip1 bzw. 132) des Decniffrations (127), v*obei der .ausgang (140), (1-V?) jeder von diesen Schaltungen mit dec entsprachenden ^dresseneingang (15O) des Dechiiirators (127) verbunden ist; eine Beladeeinrichtung (153^ deren lirigänge (14-9) an die .Ausgänge (129) des Dechiffrators (127) und an die Zingänge dar entsprechenden La tr ix geschaltet sind; einen Inverter (13·'Ο, dessen .ausgang an den ge ce ins ader. Siring (128) des Dechiffrators (127) angeschlossen ist und dessen Ling^ng an der ersten Taktiapulsschiene (147) liegt, wobei jede der ersten Dechiffrator-Steuerschaltunken (131) einen ersten !Trasistor (135) enthalt, bei dem de χ Drain an die ^dre3sisnalschiene (13°) angeschlossen ist, das Ga^e an dslieg*zweiter- Taktimpulsschien (137) und die Source mit dem Gate eines zweiten Transistors (133) verbunden ist, dessen Source an c.e: dritten ^taktimpulsschiene (139) liegt und dessen Drain nit dee .dusr-ör^ (140) dieser De chif fr at or-Steuer schaltung (131) verbunden ist, wobei zwischen der Source und den Gate des aweiten Transistors (138) ein Ilitkopplungskondansator (141) liegt, und ^ede der zweiten Steuerscndtunjen (152) des Lechiffrators (127) einen dritten transistor (14-2) aufweist,bei dem die Source an die zweite Taktiiapulsschiene (157), <las Gate an die jioressignalschiene (13°) und der Drain an die Source eines vierten Transistors (143) angeschlossen sind, dessen Gate und Drain an der zweiten Taktimpuls schiene (137) liegen, wobei der Drain des dritten Transistors (142) ebenfall609851/0997BAD ORIGINALmit dem Gate eines fünften Transistors (144) Verbindung hat, bei dem der Diain mit dem Ausgang (145) diesel Steuer schaltung (132) und die Source mit der dritten Taktimpulsschiene (139) verbunden sind, während zwischen der Source und dem Gate des. fünften Transistors (144) ein umschaltbarer Kondensator(145) liegt, de S£en..£teuer elektrode an das Gate des fünftenwahrendTransistors (144), die andere Elektrode an d^e Source desselben Transistors (144) angeschlossen sind, wobei die Entlade einrichtung (153)) außerdem Transistoren (14S) enthält, bei denen die Drains nit den Eingängen (149) der Entlädeeinrichtung (153), die Gutes mit der ersten Taktimpulsschiene (147) und die Source/jmit der gemeinsamen Schiene (15Ο) verbunden sind,18· Rechensystgm nach .Anspruch 1, dadurch gekennzeichnet ,daß die Einrichtung (29) i:ur Ilommutierung von lusgangssignalen der Programmatrix (27) folgende Funktionseinheiten enthält: einen Dechiffrato* (151), der die leitende Verbindung zwischen seinen Eingängen (152) und änsgänjen (153) de nach dem Kode sicherstellt, der auf die Adressenoingänge (154) des Dechiffrators (I51) sowie auf die ersten und die zweiten Steuerschaltungen (131 bzw· 132) des Dechiffrators (151) gegeben wird, wobei der .ausgang (140) jeder Dechiffr.Mtor-Steuorsciialtung (131» 132) mit dem zugeordneten x JkdresGeneingang (154) des Dechiffrators (151) verbunden ist; • eine Ladeeinrichtung (155), deren Ausgänge (157) an die Sin-609851 /0997gänge (152) des Dechiffrators (1>1) und an die .ausgabe aer entsprechenden Programnatrix (27) geschaltet sind, wobei ^e^e erste Steuerschaltung (131) des Dechiffrators (127) einen ersten Transistor (135) enthält, bei dem der Drain mit der .Adre?· SignaIsohiene (15°) » das Gate mit der. zweiten Taktimpulsschiene (137) und die iource mit dem Gate eines zweiten Transistors (138) verbunden sind, dessen Source an der dritten Taktimpuls schiene (139) und dessen. Drain am Ausgang (140) dieser Steuerschaltung (131) liegen, wobei zvaschen dem Drain und dem Gate des zv.eiten Transistors (13S) ein Litkopplungskonden- j sator (1-4-1) eingeschaltet ist, während jede zweite Steuerschaltung (132) des Dechiffrators (127) einen dritten Trasistor (142) enthält, bei dem die Source an die zweite Taktimpulsschiene (137) ι das Gate an die Adre3signalschiene (13°) und der Drain an die oource eines vierten Transistors (143) angeschlossen sind, und beim letzteren das Gate und der Drain an dar zweiten Taktimpulsschiene (137) liegen, wobei der Drain des dritten Transistors (142) außerdem mit dem Gute eines fünften Transistors (144) Verbindung hat, bei dem der Drain an den Ausgang (143) dieser steuerschaltung (132) und die Source an die dritte Taktimpulsschiene (139) geschaltet sind, wobei zwischen der Source und dem Gate des fünften Transistors (144) ein umschaltbarer Kondensator (I4o) liegt, dessen Steuerelektrode mit dem Gate des fünften Transistors (144) verbundenaerist und dessen andere Elektrode an Source desselben Transistor;609851/09974) liegt, wobei zur Ladeeinrichtung (155) außerdem Transistoren (1f>6) gehören, bei denen die oourcen mit den .aus^än^en (157) der Ladeeinrichtung (155)» die Gates mit der ersten
Taktiapulsschiena (14-7) und die jjrains mit der Speise schiene
verbunden sind.19· Ea Ghalis j s "je in nach Ansprüchen 1 bis 12, dadurch gekennzeichnet ,daß jede serielle Re chanaas chine (1) auf einem Halbleitersubstrat ausgeführt ist·609851 /0997-6*Leerseite
Applications Claiming Priority (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752135163A SU532295A1 (ru) | 1975-06-02 | 1975-06-02 | Цифрова электронна вычислительна машина последовательного действи |
SU752157301A SU547970A1 (ru) | 1975-07-28 | 1975-07-28 | Выходное устройство на мдп транзисторах |
SU2327009 | 1976-03-15 | ||
SU762327005A SU658564A2 (ru) | 1976-03-15 | 1976-03-15 | Цифрова электронна вычислительна машина последовательного действи |
SU762327014A SU602950A1 (ru) | 1976-03-15 | 1976-03-15 | Вычислительна система последовательного действи |
SU762327008A SU591076A1 (ru) | 1976-03-15 | 1976-03-15 | Цифрова электронна вычислительна машина последовательного действи |
SU2327012 | 1976-03-15 | ||
SU762327011A SU654948A2 (ru) | 1976-03-15 | 1976-03-15 | Цифрова электронна вычислительна машина последовательного действи |
SU762327006A SU678485A2 (ru) | 1976-03-15 | 1976-03-15 | Цифрова электронна вычислительна машина последовательного действи |
SU2327010 | 1976-03-15 | ||
SU762327007A SU678486A2 (ru) | 1976-03-15 | 1976-03-15 | Цифрова электронна вычислительна машина последовательного действи |
SU762327013A SU591960A1 (ru) | 1976-03-15 | 1976-03-15 | Устройство выборки дл запоминающих устройств на мдп-транзисторах |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2624764A1 true DE2624764A1 (de) | 1976-12-16 |
Family
ID=27583578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762624764 Withdrawn DE2624764A1 (de) | 1975-06-02 | 1976-06-02 | Serielles rechensystem |
Country Status (6)
Country | Link |
---|---|
CA (1) | CA1067620A (de) |
DE (1) | DE2624764A1 (de) |
FR (1) | FR2313711A1 (de) |
GB (1) | GB1510588A (de) |
IT (1) | IT1063000B (de) |
NL (1) | NL7605919A (de) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE759025A (de) * | 1969-11-18 | 1971-04-30 | Traitement De L Information Et | |
JPS5036542B1 (de) * | 1969-12-15 | 1975-11-26 |
-
1976
- 1976-05-28 GB GB22419/76A patent/GB1510588A/en not_active Expired
- 1976-06-01 CA CA253,791A patent/CA1067620A/en not_active Expired
- 1976-06-02 NL NL7605919A patent/NL7605919A/xx not_active Application Discontinuation
- 1976-06-02 FR FR7616672A patent/FR2313711A1/fr active Granted
- 1976-06-02 DE DE19762624764 patent/DE2624764A1/de not_active Withdrawn
- 1976-06-03 IT IT23909A/76A patent/IT1063000B/it active
Also Published As
Publication number | Publication date |
---|---|
FR2313711B1 (de) | 1979-06-01 |
CA1067620A (en) | 1979-12-04 |
IT1063000B (it) | 1985-02-11 |
FR2313711A1 (fr) | 1976-12-31 |
GB1510588A (en) | 1978-05-10 |
NL7605919A (nl) | 1976-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1449531C3 (de) | Prozessor, vorzugsweise für ein modul ares Mehrprozessorsystem | |
DE2322674C3 (de) | Mikroprogramm-Steuereinrichtung | |
DE1302494B (de) | ||
DE3314917A1 (de) | Multimicroprozessor-system | |
DE1151686B (de) | Speicherprogrammiertes elektronisches Datenverarbeitungssystem | |
DE1499290A1 (de) | Datenverarbeitungsmaschine | |
DE2355993A1 (de) | Datenverarbeitungseinheit einschliesslich mikroprogramm-steuereinrichtung | |
DE1574499A1 (de) | Speicheranordnung fuer binaere Daten unter Verwendung einer geschlossenen Datenumlaufschleife | |
DE1114050B (de) | Elektronischer Gleitkomma-Rechner | |
DE3411149C2 (de) | Verfahren und Bildverarbeitungssystem zum Verarbeiten von Daten | |
DE1187264B (de) | Schaltungsanordnung zur Annahme und Speicherung von Daten und zu deren Weitergabe auf in zyklischer Folge angeschlossene Ausgabekanaele | |
DE1180171B (de) | Zahlenrechner | |
DE1285218B (de) | Datenverarbeitungsanlage | |
DE1168129B (de) | Verfahren zur Verarbeitung von Daten | |
DE2908776A1 (de) | Speicheradressen-bezeichnungseinheit und datenverarbeitungsvorrichtung | |
DE2624764A1 (de) | Serielles rechensystem | |
DE68924876T2 (de) | Integrierte Halbleiterschaltungen. | |
DE1194605B (de) | Verbesserung an Geraeten zur Verarbeitung von Angaben, Informationen od. dgl. | |
DE1212748B (de) | Datenverarbeitende Maschine mit Programmunterbrechung | |
DE2727188A1 (de) | Anordnung zum adressieren eines speichers | |
DE1296427B (de) | Datenbearbeitungssystem | |
DE3123379C2 (de) | ||
DE1181948B (de) | Elektronische Datenverarbeitungsmaschine | |
DE2605066A1 (de) | Kanalzuordnungsschaltung zur herstellung einer zeitvielfach-breitbandverbindung | |
CH640959A5 (en) | Dependable multi-computer system with high processing speed |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8125 | Change of the main classification |
Ipc: G06F 9/38 |
|
8139 | Disposal/non-payment of the annual fee |