DE68924876T2

DE68924876T2 - Integrierte Halbleiterschaltungen.

Info

Publication number: DE68924876T2
Application number: DE68924876T
Authority: DE
Inventors: Shyunji C O Patents Divi Maeda; Masataka C O Patents Wakamatsu
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-07-12
Filing date: 1989-07-10
Publication date: 1996-04-25
Anticipated expiration: 2009-07-11
Also published as: US5381551A; EP0351157A2; EP0351157A3; DE68924876D1; EP0351157B1

Description

Die Erfindung betrifft integrierte Halbleiterschaltungen (Halbleiter-ICS).
Es sind integrierte Halbleiterschaltungen bekannt, die eine Folgeschaltung enthalten, z.B. eine Schieberegisterschaltung, eine Entscheidungsschaltung oder eine Flip-Flop-Schaltung, deren Ausgangssignal nicht nur durch das gegenwärtige Eingangssignal allein bestimmt wird, sondern auch von der vergangenen Hysterese abhängig ist. Ein bevorzugter Aspekt der Erfindung, der weiter unten im Detail beschrieben wird, bezieht sich auf eine Entscheidungsschaltung in einer integrierten Halbleiterschaltung zur sequentiellen Zuteilung einer geeigneten Priorität an eine Mehrzahl von Anforderungssignalen beim Auftreten von konkurrierenden Eingängen verschiedener Anforderungssignale, z. B. von Zugriffsanforderungen, Auffrischanforderungen (Refresh-Anforderungen) o.ä..
Fig. 9 der anliegenden Zeichnungen zeigt eine bereits früher vorgeschlagene Halbleiterspeichereinheit mit zwei Ports A und B. Die Speichereinheit enthält einen Speicherkern 91 und ist selektiv zugänglich, nachdem von den Ports A bzw. B entsprechende Zugriffsanforderungen ausgegeben wurden. Wenn solche Zugriffsanforderungen zeitlich zusammentreffen, gibt eine Entscheidungsschaltung 92 einer der Zugriffsanforderungen Priorität, während die andere im Wartezustand verbleibt.
Fig. 10 der anliegenden Zeichnungen zeigt einen möglichen Aufbau für die Entscheidungsschaltung 92. Die Schaltung 92 besitzt UND-Glieder 93 und 94 mit zwei Eingängen. Ein Ausgangssignal jedes der UND-Glieder 93 und 94 wird invertiert und einem Eingang des jeweils anderen UND-Glieds zugeführt Die anderen Eingänge der UND-Glieder nehmen die Zugriffsanforderungen von den Ports A bzw. B auf. Die Ausgangssignale der einzelnen UND-Glieder steuern die Übertragung zwischen den Ports A, 13 und dem Speicherkern 91.
Im folgenden sei die Funktion der Entscheidungsschaltung 92 kurz beschrieben. Dabei sei angenommen, daß zunächst keiner der Ports A und 8 eine Zugriffsanforderung ausgibt und sowohl die Eingänge als auch die Ausgänge der UND-Glieder 93 und 94 auf niedrigem (L)- Pegel sind. Wenn eine Zugriffsanforderung von dem Port A empfangen wird, wird der Eingang des UND-Glieds 93 auf hohen (H)-Pegel geschaltet, so daß sein Ausgangssignal auf hohen Pegel wechselt. Dadurch wird die Signalübertragung zwischen dem Port A und dem Speicherkern 91 ermöglicht. Unterdessen wird das Ausgangssignal des UND-Glieds 93 invertiert und dem UND-Glied 94 zugeführt. Deshalb wird der Ausgang des UND-Glieds 94 auf niedrigen Pegel umgeschaltet und in diesem Zustand auch dann gehalten, wenn von dem Port 13 eine Zugriffsanforderung eintrifft. Das heißt, die Zugriffsanforderung von Port B wird nicht akzeptiert, bis die vorhergehende Zugriffsanforderung von Port A beendet ist.
Die vorangehend beschriebene Entscheidungsschaltung 92 besitzt zwei Ports. Verschiedene Speichereinheiten neueren Typs benötigen eine bessere Entscheidung über Anforderungssignale von drei oder mehr Ports.
Wenn jedoch eine der Zahl der Gatterschaltungen entsprechende Zahl von Ports parallel angeordnet sind und beim Eintreffen eines Signals von einem Port die anderen Gatterschaltungen lediglich geschlossen werden, tritt ein Problem auf, wenn eine zweite, eine dritte und weitere Zugriffsanforderungen konkurrierend eintreffen. Es sei angenommen, daß nach einer von einem Port empfangenen ersten Zugriffsanforderung während des Abarbeitens des entsprechenden Zugriffsvorgangs eine nächste oder zweite Zugriffsanforderung eingegeben wird und außerdem eine dritte Zugriffsanforderung empfangen wird. Da bezüglich des zweiten und dritten Zugriffsanforderungssignals keine Prioritätsreihenfolge besteht, findet bei Beendigung des ersten Zugriffsvorgangs ein konkurrierender Prozeß statt, der gegebenenfalls dazu führen kann, daß die gewünschte Entscheidung über diese Signale fehlerhaft getroffen wird.
Bei einer integrierten Halbleiterschaltung (Halbleiter-IC) mit einer Folgeschaltung, z.B. einer Entscheidungsschaltung zur sequentiellen Zuteilung einer geeigneten Priorität an eine Mehrzahl von Anforderungssignalen beim konkurrierenden Eintreffen derartiger Signale, besteht ein Aspekt der Erfindung darin, Gatterschaltungen vorzusehen, die arrayartig in Form einer Matrix mit N Zeilen und (N-1) Spalten angeordnet sind, ferner Gatter-Sperrschaltungen zum Sperren der Gatterschaltungen in den anderen Zeilen und in der gleiche Spalte, Gatter-Öffnungsschaltungen zum Öffnen der geschlossenen Gatterschaltungen in den anderen Zeilen und der vorhergehenden Spalte sowie Gatter-Halteschaltungen zum Halten der Signale in den Gatterschaltungen der gleichen Zeile und der vorhergehenden Spalten, so daß drei oder mehr Anforderungssignale in Folge verarbeitet werden.
Nach einem weiteren Aspekt der Erfindung ist eine in einer integrierten Halbleiterschaltung enthaltene Entscheidungsschaltung vorgesehen zur sequentiellen Zuteilung einer geeigneten Priorität an eine Mehrzahl von Anforderungssignalen beim Auftreten von konkurrierenden Eingängen derartiger Anforderungssignale an N Eingangsanschlüssen (worin N eine natürliche Zahl und größer als 3 ist),
wobei die Entscheiderschaltung aufweist:
N Eingangsanschlüsse,
N Ausgangsanschlüsse,
Gatterschaltungen, die arrayartig in einer Matrix mit N Zeilen und (N-1) Spalten so angeordnet sind, daß jeweils (N-1) Gatterschaltungen in Reihenschaltung zwischen den Eingangsanschlüssen und den Ausgangsanschlüssen angeordnet sind,
Gatter-Halteschaltungen, die so angeordnet sind, daß sie als Reaktion auf den Durchgang eines Signals durch eine der Gatterschaltungen betätigt werden, um bis zur Beendigung der Eingabe des genannten Signals in die genannte Gatterschaltung die anderen Signale an den anderen Gatterschaltungen in derselben Zeile und in der (den) vorhergehenden Spalte(n) zu halten,
Gatter-Sperrschaltungen, die so angeordnet sind, daß sie als Reaktion auf den Durchgang eines Signals durch eine der Gatterschaltungen betätigt werden, um bis zur Beendigung der Eingabe des genannten Signals in die genannte Gatterschaltung die Gatterschaltungen in den anderen Zeilen und in derselben Spalte zu sperren, mit Ausnahme der Gatterschaltung(en), in denen das Signal von der (den) Gatter-Halteschaltung(en) gehalten wird,
Gatter-Öffnungsschaltungen, die so angeordnet sind, daß sie als Reaktion auf den Durchgang eines Signals durch eine der Gatterschaltungen betätigt werden, um die gesperrten Gatterschaltungen in den anderen Zeilen und in der vorhergehenden Spalte zu öffnen.
Im folgenden sei die Erfindung an einem Ausführungsbeispiel unter Bezugnahme auf die anliegenden Zeichnungen näher erläutert:
Fig. 1 zeigt ein exemplarisches Gate-Array in der allgemeinen Form einer Entscheidungsschaltung, in der die Erfindung verkörpert ist, in schematischer Darstellung,
Fig. 2 zeigt die Funktion der Gatter-Sperrschaltungen in der Entscheidungsschaltung in schematischer Darstellung,
Fig. 3 zeigt die Funktion der Gatter-Öffnungsschaltungen in der Entscheidungsschaltung
Fig. 4 zeigt die Funktion der Gatter-Halteschaltungen in der Entscheidungsschaltung in schematischer Darstellung,
Fig. 5 zeigt eine Entscheidungsschaltung nach einem ersten Ausführungsbeispiel der Erfindung,
Fig. 6 zeigt ein Signal-Zeitdiagramm zur Erläuterung der Funktion der Entscheidungsschaltung von Fig. 5,
Fig. 7 zeigt ein Blockschaltbild eines exemplarischen Systems, bei dem eine Entscheidungsschaltung gemäß der Erfindung verwendet wird,
Fig. 8 zeigt eine Entscheidungsschaltung nach einem zweiten Ausführungsbeispiel der Erfindung,
Fig. 9 zeigt das Blockschaltbild eines Systems mit einer Entscheidungsschaltung,
Fig. 10 zeigt das Blockschaltbild einer bereits früher vorgeschlagenen Entscheidungsschaltung.
Eine allgemeine Form der Entscheidungsschaltung gemäß der Erfindyng sei im folgenden anhand von Fig. 1 bis 4 beschrieben, in denen die Schaltung schematisch dargestellt ist. In der Entscheidungsschaltung sind Gatterschaltungen Gi,j (i gleich natürliche Zahl von 1 bis N; gleich natürliche Zahl von 1 bis N-1) arrayartig in einer Matrix mit N Zeilen und N-1 Spalten angeordnet, wie dies in Fig. 1 dargestellt ist, wobei N-1 Gatterschaltungen in Reihe zwischen N (= natürliche Zahl größer als 3) Eingangsanschlüssen und N Ausgangsanschlüssen angeordnet sind. Wie aus Fig. 2 bis 4 hervorgeht, sind mit den Gatterschaltungen Gatter- Sperrschaltungen CI, Gatter-Öffnungsschaltungen Op und Gatter-Halteschaltungen Ho verbunden. Wie Fig. 2 zeigt, werden die Gatter-Sperrschaltungen CI in Abhängigkeit vom Durchgang eines Signals durch eine der Gatterschaltungen aktiviert und sperren die Gatterschaltungen der anderen Zeilen und der gleichen Spalte. Obwohl die Gatter-Sperrschaltungen CI die Gatterschaltungen in den anderen Zeilen und der gleichen Spalte sperren, findet eine solche Sperrung nicht in der Zeile statt, die von den Gatter-Halteschaltungen Ho gehalten wird. Die Sperrung wird bis zur Beendigung der Signaleingabe aufrechterhalten (d.h. bis zum Anhalten der Pwzeßanforderung) Die Gatter-Öffnungsschaltungen Op werden, wie in Fig. 3 dargestellt, beim Durchgang eines Signals durch eine Gatterschaltung aktiviert. Sie bewirken, daß die in den anderen Zeilen und in der vorhergehenden Spalte gesperrten Gatterschaltungen geöffnet werden. (Die vorhergehende Spalte bedeutet diejenige Spalte, die unmittelbar vor der genannten einen Gatterschaltung liegt). Die Gatter-Halteschaltungen Ho werden ebenfalls, wie in Fig. 4 dargestellt, beim Durchgang eines Signals durch eine Gatterschaltung aktiviert und bewirken, daß die anderen Signale an den Gatterschaltungen in der gleichen Zeile und den vorhergehenden Spalten gehalten werden. (Die vorhergehenden Spalten sind alle Spalten von der ersten Spalte bis zu der vorangehenden Spalte). Die Gatter-Halteschaltungen Ho führen ihre Funktion so aus, daß sie mit der Gattersperrfunktion in Einklang steht. Sie können für die einzelnen Spalten vorgesehen sein. Die Haltefunktion wird kontinuierlich aufrechtetalten bis die Eingabe eines Signals beendet ist.
Die Entscheidungsschaltung umfaßt Gatterschaltungen, die in N Zeilen angeordnet sind, die jeweils aus N-1 in Reihe geschalteten Gatterschaltungen zusammengesetzt sind, wobei ein empfangenes Signal ausgegeben wird, nachdem es sukzessiv alle N-1 in Reihe geschalteten Gatterschaitungen durchlaufen hat. Während des Signaldurchgangs durch die einzelnen Gatterschaltungen werden die Gatterschaltungen in den anderen Zeilen und in der gleichen Spalte von den Gatter-Sperrschaltungen gesperrt. Gleichzeitig werden die Gatterschaltungen in den anderen Zeilen und in der vorangehenden Spalte von den Gatter-Öffnungsschaltungen aus dem Sperrzustand geöffnet. Infolgedessen sind nach dem vollständigen Durchlauf des Signals durch die Gatterschaltung in der i-ten Zeile und der j-ten Spalte die Gatterschaltungen in jeder anderen als der i-ten Zeile und in der j-ten Spalte gesperrt, während die Gatterschaltungen in den jeder anderen als der i-ten Zeile und in der (j-1)-ten Spalte geöffnet sind. Das Signal, das so die Gatterschaltung in der i-ten Zeile und der j-ten Spalte geöffnet sind. Das Signal, das so die Gatterschaltung in der i-ten Zeile und der j-ten Spalte durch laufen hat, wird dann der nächsten Gatterschaltung in der i-ten Zeile und der (j+1)-ten Spalte zugeführt. Falls die Gatterschaltung in der i-ten Zeile und der (j+1)-ten Spalte bereits durch das vorhergehende Eingangssignal gesperrt wurde, wird das laufende Eingangssignal in dem Zustand angehalten, in dem die Gatterschaltungen in jeder anderen als der i-ten Zeile und in der j-ten Spalte gesperrt sind, und es wird keiner anderen als der Gatterschaltung in der obigen Spalte zugeführt. Nach Beendigung des vorhergehenden Eingangssignals wird die Gatterschaltung in der i-ten Zeile und der (j+1)-ten Spalte aus dem Sperrzustand geöffnet. Sie ermöglicht das Vordringen des Anforderungssignals zu der (j+1)- ten Spalte.
Die Gatter-Halteschaltung dient dazu, das Eingangssignal zunächst gegen das Schließen der Gatterschaltung zu schützen, so daß die Gatterschaltung in der für das vorhergehende Signal relevanten Zeile durch eines der folgenden Eingangssignale nicht gesperrt wird. Wenn die Eingangs- und Ausgangsanschlüsse N Zeilen betreffen, genügen die benötigten N-1 Daten zur Festlegung der Prioritätsreihenfolge. Bei einem Schaltungsaufbau, bei dem die Gatterschaltungen in Form einer Matrix aus N Zeilen und N-1 Spalten angeordnet sind, besitzt jede der N-1 Spalten die Information, die sich auf die Reihenfolge der Eingangssignale bezieht, und die Prioritätsreihenfolge des zweiten und der folgenden Signale wird dadurch bestimmt, in welcher der Spalten sich das Signal jeder Zeile befindet.
Im folgenden seien bevorzugte Ausführungsbeispiele der Erfindung beschrieben.

Erstes Ausführungsbeispiel

Eine erste exemplarische Entscheidungsschaltung gemäß der Erfindung hat den in Fig. 5 dargestellten Aufbau, bei dem Gatterschaltungen arrayartig in Form einer aus drei Zeilen und zwei Spalten (N = 3) bestehenden Matrix angeordnet sind, um über die Zugriffsanforderungen von Ports dreier Systeme zu entscheiden.
Zunächst sei die Schaltungskonfiguration erläutert. Wie Fig. 5 zeigt, sind Gatterschaltungen 1und 4 in Reihe zwischen einem Eingang a und einem Ausgang d, Gatterschaltungen 2 und 5 in Reihe zwischen einem Eingang b und einem Ausgang e und Gatterschaltungen 3 und 6 in Reihe zwischen einem Eingang c und einem Ausgang f angeordnet. Die Gatterschaltungen 1, 2 und 3 bilden eine erste Spalte und die Gatterschaltungen 4, 5 und 6 eine zweite Spalte. Die Gatterschaltungen 1 bis 6 bestehen aus UND-Gliedern, deren nicht miteinander in Reihe geschaltete Eingänge inverse Eingänge sind.
Für die Gatterschaltungen 1 bis 6, die arrayartig in einer Matrix mit drei Zeilen und zwei Spalten angeordnet sind, sind Sperrschaltungen vorgesehen, die die Ausgänge der relevanten Gatterschaltungen rückkoppeln und dadurch die Gatterschaltungen in den anderen Zeilen und in der gleichen Spalte sperren. Bei diesem Ausführungsbeispiel dienen ODER-Glieder 13, 14 und 15 mit zwei Eingängen als Gatter-Sperrschaltungen für die Gatterschaltungen 1, 2 bzw. 3. Die beiden individuellen Eingangssignale der ODER-Glieder 13, 14 und 15 werden aus den Ausgangssignalen der anderen Zeilen und der gleichen Spalte über UND-Glieder 10, 11 und 12 gewonnen, die in der weiter unten beschriebenen Weise als Gatter-Öffnungsschaltungen dienen. Das heißt, das ODER-Glied 13 nimmt die Ausgangssignale der Gatterschaltungen 2 und 3 auf, das ODER-Glied 14 die Ausgangssignale der Gatterschaltungen 1 und 3 und das ODER-Glied 15 die Ausgangssignale der Gatterschaltungen 1 und 2. Diese Verbindunganordnung bewirkt, daß die betreffende Sperrschaltung die Gatterschaltungen in der gleichen Spalte und in den anderen Zeilen sperrt, wenn das Ausgangssignal irgendeiner Gatterschaltung auf hohem (H)-Pegel liegt. Die Anschlüsse der Gatterschaltungen 1, 2, 3 für die Aufnahme der Signale aus den ODER-Schaltungen 13, 14 bzw. 15 sind inverse Eingänge, die mit letzteren über UND-Glieder 16, 17 bzw. 18 verbunden sind. Obwohl die Gatterschaltung 1 auch von einem anderen Eingangspegel abhängig ist, wird sie gesperrt, wenn das Ausgangssignal des ODER-Glieds 13 auf hohen Pegel geschaltet wird. Die Gatterschaltung 2 wird gesperrt, wenn das Ausgangssignal des ODER-Glieds 14 auf hohen Pegel geschaltet wird, und die Gatterschaltung 3 wird gesperrt, wenn das Ausgangssignal des ODER-Glieds 15 auf hohen Pegel geschaltet wird.
Die Gatterschaltungen 4 bis 6 sind mit Ausnahme der mit ihnen verbundenen UND-Glieder 10 bis 12 und 16 bis 18 den Gatterschaltungen 1 bis 3 äquivalent. Den Anschlüssen der Gatterschaltungen 4 bis 6, mit Ausnahme derjenigen, die miteinander in Reihe geschaltet sind, werden invertierte Eingangssignale zugeführt. Diese invertierten Eingangssignale sind die Ausgangssignale aus den anderen Zeilen und der gleichen Spalte. Deshalb werden die Gatterschaltungen 5 und 6 gesperrt, wenn das Ausgangssignal der Gatterschaltung 4 auf hohen Pegel geschaltet wird. Die Gatterschaltungen 4 und 6 werden gesperrt, wenn das Ausgangssignal der Gatterschaltung 5 auf hohen Pegel geschaltet wird, und die Gatterschaltungen 4 und 5 werden gesperrt, wenn das Ausgangssignal der Gatterschaltung 6 auf hohen Pegel geschaltet wird. Da diese Spalte die letzte Stufe bildet, wird sie durch die nächste Spalte nicht störend beeinflußt. Infolgedessen sind hier keine Gatter-Öffnungsschaltungen oder Gatter-Halteschaltungen wie die UND-Glieder 10 bis 12 oder 16 bis 18 erforderlich.
Die Gatter-Öffnungsschaltungen arbeiten in Abhängigkeit von dem Durchgang eines Signals durch eine Gatterschaltung und öffnen die gesperrten Gatterschaltungen in den anderen Zeilen und in der vorangehenden Spalte. In dem vorliegenden Ausführungsbeispiel haben die UND-Glieder 10 bis 12 diese Funktion. Diese UND-Glieder 10 bis 12 sind zwischen den betreffenden Eingängen der Gatter-Sperrschaltungen angeordnet und dienen als Schalter.
Das Ausgangssignal der Gatterschaltung 4 wird zu dem UND-Glied 10 rückgekoppelt, das Ausgangssignal der Gatterschaltung 5 wird zu dem UND-Glied 11 rückgekoppelt, und das Ausgangssignal der Gatterschaltung 6 wird zu dem UND-Glied 12 rückgekoppelt. Wenn beispielsweise das Ausgangssignal der Gatterschaltung 4 auf hohen Pegel geschaltet wird, wird es dem UND-Glied 10 als invertiertes Signal zugeführt. Deshalb wird das Ausgangssignal des UND-Glieds 10 auf niedrigen Pegel geschaltet und dieses Niedrigpegelsignal dann den ODER-Gliedern 14 und 15 zugeführt, so daß die gesperrten Gatterschaltungen 2 und 3 geöffnet werden. Diese Operation läuft ähnlich auch für die UND-Glieder 11 und 12 ab.
Die Gatter-Halteschaltungen arbeiten in Abhängigkeit von dem Durchgang eines Signals durch eine der Gatterschaltungen. Sie halten die Signale an den anderen Gatterschaltungen in der gleichen Zeile und der vorangehenden Spalte bis zur Beendigung der Eingabe des ersten Signals. Und zwar werden während der Signaleingabe die Signale aus den Gatter- Sperrschaltungen 13 bis 15 mit Hilfe der UND-Glieder 16 bis 18 unterbrochen. Sowohl das Ausgangssignal des ODER-Glieds 13 als auch das invertierte Ausgangssignal der Gatterschaltung 4 werden dem UND-Glied 16 zugeführt, dessen Ausgangssignal dann invertiert und der Gatterschaltung 1 zugeführt wird. Das Ausgangssignal des ODER-Glieds 14 und das invertierte Ausgangssignal der Gatterschaltung 5 werden dem UND-Glied 17 zugeführt, dessen Ausgangssignal dann invertiert und der Gatterschaltung 2 zugeführt wird. Das Ausgangssignal des ODER-Glieds 15 und das invertierte Ausgangssignal der Gatterschaltung 6 werden dem UND-Glied 18 zugeführt, dessen Ausgangssignal dann invertiert und der Gatterschaltung 3 zugeführt wird. Durch diese gegenseitige Verbindung wird das Ausgangssignal des ODER-Glieds 13 von dem UND-Glied 16 unterbrochen, wenn das Ausgangssignal der Gatterschaltung 4 auf hohen Pegel geschaltet wird, so daß die Gatterschaltung 1 nicht in den Sperrzustand gesetzt wird, obwohl in irgendeiner anderen Zeile ein Eingangssignal eingegeben wird.
Die Entscheidungsschaltung mit dem vorangehend beschriebenen Aufbau kann z.B. als Komponente einer in Fig. 7 dargestellten Speichereinheit benutzt werden. Die Schaltungskonfiguration von Fig. 7 dient zur Entscheidung zwischen Zugriffsanforderungen von drei Eingabe/Ausgabe-Ports (Ports 1 bis 3) an einen Speicherkern. Die von den drei Ports empfangenen Zugriffsanforderungssignale werden einer Synchronisierschaltung 72 zugeführt, in der jedes von ihnen mit Hilfe eines Flip-Flops oder dgl. mit der Periode von Taktimpulsen synchronisiert wird. Anschließend werden die Anforderungssignale einer Verriegelungsschaltung 73 zugefuhrt. Im vorliegenden Beispiel besteht die Verriegelungsschaltung aus einem J-K-Flip-Flop, dessen K-Eingang das Signal aus der Synchronisierschaltung 72 empfängt, und dessen J-Eingang ein Signal aus einer Transferimpulsschaltung 75 empfängt. Deshalb wird die Verriegelungsschaltung 73 nach der Erzeugung eines Transferimpulses initialisiert. Das Ausgangssignal der Verriegelungsschaltung 73 wird einer Koinzidenzschaltung 74 zugeführt, die so ausgebildet sein kann, daß sie geringfügige gegenseitige Verzögerungen zwischen drei Signalleitungen erzeugt wenn die Impulse gleichzeitig an diese Signalleitungen angelegt werden. Wenn beispielsweise das Signal aus dem Port 1 nicht verzögert ist, werden die Signale aus den Ports 2 und 3 um 1/3 bzw. 2/3 einer Taktperiode verzögert. Dadurch kann verhindert werden, daß Impulse von den drei Signalleitungen einer Entscheidungsschaltung 71 in genau der gleichen Zeitlage zugeführt werden. Wenn aus den einzelnen Ports konkurrierende Eingänge von Zugriffsanforderungen auftreten, kann die Entscheidungsschaltung 71 den Zugriffsanforderungen sequentiell Priorität geben und damit aufeinanderfolgende Anforderungen erzeugen, wie dies weiter unten beschrieben wird. Fig. 5 zeigt exemplarisch den Aufbau der Entscheidungsschaltung 71. Die Zugriffsanforderungssignale, über die auf diese Weise entschieden wird, werden der Transferimpulsschaltung 75 zugeführt, die dann Ausgangssignale zur Steuerung von Übertragungsgattern zwischen dem Speicherkern und den einzelnen Ports erzeugt. Wenn beispielsweise eines der Ausgangssignale der Transferimpulsschaltung 75 auf hohen Pegel geschaltet wird, ist eine Signalübertragung zwischen dem Speicherkern und dem für dieses Signal relevanten Port möglich.
Im folgenden sei unter Bezugnahme auf Fig. 6 die Funktion anhand von der Fig. 5 und 7 beschriebenen Entscheidungsschaltung näher erläutert.
Es sei angenommen, daß die in Fig. 5 dargestellten Eingänge a, b und c mit der in Fig. 7 dargestellten Koinzidenzschaltung 74 verbunden sind und daß die in Fig. 5 dargestellten Ausgänge d, e und f mit der in Fig. 7 dargestellten Transferimpulsschaltung 75 verbunden sind. Es sei ferner angenommen, daß alle Gatter der Entscheidungsschaltung sich in einem Zustand mit niedrigem Pegel befinden. Wenn nun von den drei Ports exakt zur gleichen Zeit Zugriffsanforderungen empfangen werden, werden die drei Zugriffssignale von der Synchronisierschaltung 72 mit der Taktperiode synchronisiert und über die Verriegelungsschaltung 73 gleichzeitig der Koinzidenzschaltung 74 zugeführt. In der Koinzidenzschaltung 74 wird das an den Eingang a anzulegende Signal keiner Verzögerung unterworfen, während das dem Eingang b zuzuführende Signal um 1/3 Taktperiode und das dem Eingang c zuzuführende Signal um 2/3 Taktperiode verzögert werden.
Fig. 6 zeigt ein Zeitdiagramm der Eingangssignale. In der Entscheidungsschaltung geht das Signal an dem Eingang a in dem Zeitpunkt t0 von niedrigem auf hohen Pegel. Infolgedessen wird das Ausgangssignal der Gatterschaltung 1 auf hohen Pegel geschaltet, so daß das Ausgangssignal der Gatterschaltung 4 ebenfalls auf hohen Pegel geschaltet wird. Dadurch wird das Signal an dem Ausgang d zuerst auf hohen Pegel geschaltet und von der Entscheidungsschaltung als Zugriffsanforderung ausgegeben. Während dieses Vorgangs ist das Ausgangssignal der Gatterschaltung 1 auf hohen Pegel geschaltet, so daß die Gatterschaltungen 2 und 3 in der ersten Spalte über das UND-Glied 10 und die ODER-Glieder 14, 15 nur für eine extrem kurze Zeit gesperrt und dann durch das rückgekoppelte Ausgangssignal der Gatterschaltung 4 unverzüglich wieder geöffnet werden. Da das Ausgangssignal der Gatterschaltung 4 auf hohen Pegel geschaltet wird, befinden sich die inversen Eingänge der Gatterschaltungen 5, 6 auf hohem Pegel, so daß die Gatterschaltungen 5, 6 in den Sperrzustand gesetzt werden. Das Signal aus der Gatterschaltung 4 wird ebenfalls invertiert und dem UND-Glied 16 zugeführt, dessen Ausgangssignal unverändert auf niedrigem Pegel bleibt, so daß das Ausgangssignal der Gatterschaltung 1 nicht invertiert wird, obwohl das Ausgangssignal des ODER-Glieds 13 invertiert ist.
In dem späteren Zeitpunkt t1 nach Ablauf einer Verzögerung von 1/3 Taktperiode wird die Zugriffsanforderung von dem anderen Port dem Eingang b zugeführt. Da in diesem Zeitpunkt die Gatterschaltung 2 bereits geöffnet wurde, ist das Ausgangssignal der Gatterschaltung 2 auf hohen Pegel geschaltet. Da die Gatterschaltung 5 durch das Signal aus der Gatterschaltung 4 gesperrt ist, ist ihr Ausgangssignal jedoch nicht auf hohen Pegel geschaltet. Das heißt, es tritt ein Zustand ein, in dem das Zugriffsanforderungssignal in der vorangehenden Spalte gehalten wird. Wenn das Signal aus der Gatterschaltung 2 auf hohen Pegel geschaltet wird, wechselt das Ausgangssignal des UND-Glieds 11 ebenfalls auf hohen Pegel, so daß die Ausgangssignale der ODER-Glieder 13 und 15 auf hohen Pegel geschaltet werden. Das Ausgangssignal des ODER-Glieds 13 sperrt die Gatterschaltung 1 über das UND-Glied 16. In diesem Stadium wurde das Ausgangssignal des UND-Glieds 16 jedoch bereits durch das Signal aus der Gatterschaltung 4 auf niedrigen Pegel gesetzt, so daß das Hochpegel-Signal aus dem ODER-Glied 13 die Gatterschaltung 1 nicht erreichen kann. Unterdessen wird das Hochpegel-Ausgangssignal des ODER-Glieds 15 über das UND-Glied 18 der Gatterschaltung 3 zugeführt, so daß diese gesperrt wird.
Anschließend wird dem Eingang c in dem Zeitpunkt t0 ein Hochpegel-Signal zugeführt. Da die Gatterschaltung 3 jedoch bereits in dem Zeitpunkt t1 gesperrt wurde, findet in ihr trotz des Hochpegel-Eingangssignals an dem Eingang c keine Änderung statt.
Es sei nun angenommen, daß in einem späteren Zeitpunkt t3 das Signal an dem Eingang a von hohem Pegel auf niedrigen Pegel geschaltet wird. Das Ausgangssignal der Gatterschaltung 1 ändert sich daraufhin von hohem Pegel auf niedrigem Pegel, und das Ausgangssignal der Gatterschaltung 4 wird ebenfalls auf niedrigem Pegel gesetzt. Durch diese Änderung des Ausgangssignals der Gatterschaltung 4 auf niedrigen Pegel wird das Ausgangssignal des UND-Glieds 16 auf hohen Pegel geschaltet und dadurch die Gatterschaltung 1 gesperrt. Gleichzeitig werden die Gatterschaltungen 5 und 6 aus dem Sperrzustand geöffnet. Da das Ausgangssignal der Gatterschaltung 2 bereits auf hohen Pegel geschaltet wurde, wird das Ausgangssignal der Gatterschaltung 5 zunächst auf hohen Pegel geschaltet. Dies hat zur Folge, daß das Zugriffsanforderungssignal aus dem nächsten Port an dem Ausgang e ausgegeben wird. Die Gatterschaltungen 4 und 6 werden durch die Änderung des Ausgangssignals der Gatterschaltung 5 auf hohen Pegel gesperrt. Durch die Änderung des Ausgangssignals der Gatterschaltung 5 auf hohen Pegel wird auch das Ausgangssignal des UND-Glieds 11 auf niedrigen Pegel geschaltet. In diesem Stadium bleibt das Ausgangssignal des UND-Glieds 17 auf niedrigem Pegel. Da die Ausgangssignale der UND-Glieder 10 und 11 beide auf niedrigem Pegel sind, kommt auch das Ausgangssignal des ODER-Glieds 15 auf niedrigen Pegel. Dadurch ändert sich auch das Ausgangssignal des UND-Glieds 18 von hohem auf niedrigen Pegel, so daß die Gatterschaltung 3 aus dem Sperrzustand geöffnet wird. Das Ausgangssignal der Gatterschaltung 3 wird dadurch auf hohen Pegel geschaltet, während das Ausgangssignal des UND-Glieds 12 von niedrigem auf hohen Pegel wechselt, so daß die Ausgangssignale der ODER-Glieder 13 und 14 ebenfalls auf hohen Pegel wechseln (wobei das Ausgangssignal des ODER-Glieds 13 auf hohem Pegel bleibt). In dem Zustand unmittelbar nach dem Zeitpunkt t3 wird die Zugriffsanforderung von dem Eingang c in der Gatterschaltung der ersten Zeile, abweichend von dem vorherigen Zustand, im Wartezustand gehalten.
Das Zugriffsanforderungssignal, das dem Eingang b zugeführt wird, wird in einem späteren Zeitpunkt t4 beendet. Dadurch werden die Ausgangssignale der Gatterschaltungen 2 und 5 auf niedrigen Pegel geschaltet, so daß die Gatterschaltungen 4 und 6 geöffnet werden. Da das Ausgangssignal der Gatterschaltung 3 bereits auf hohen Pegel geschaltet wurde, ändert sich dann das Ausgangssignal der Gatterschaltung 6 von niedrigem auf hohen Pegel, wodurch die Gatterschaltungen 4 und 5 in den Sperrzustand gesetzt werden. In diesem Stadium wird das Signal von dem Ausgang f auf hohen Pegel geschaltet, so daß auf der Basis der dem dritten Port zugeführten Zugriffsanforderung ein Transferimpuls erzeugt wird. Das Ausgangssignal des UND-Glieds 12 wechselt unterdessen von hohem auf niedrigen Pegel. Deshalb wechseln die Ausgangssignale der beiden ODER-Schaltungen 13 und 14 von hohem auf niedrigen Pegel, und auch das Ausgangssignal des ODER-Glieds 16 wechselt auf niedrigen Pegel. Dieser Wechsel der Ausgangssignale der ODER-Glieder 13 und 14 auf niedrigen Pegel bedeutet, daß die Gatterschaltungen 1 und 2 die vorher im Sperrzustand waren, geöffnet werden, so daß die Eingänge a und b für den Empfang des nächsten Zugriffsanforderungssignal bereitstehen.
In dem Zeitpunkt t5 wird das Signal von dem Eingang c auf niedrigen Pegel geschaltet, so daß die Ausgangssignale der Gatterschaltungen 3 und 6 ebenfalls auf niedrigen Pegel wechseln. Da ein nachfolgendes Zugriffsanforderungssignal nicht eingegeben wird, gelangen die Gatterschaltungen in einen Bereitschaftszustand, in dem sie das Eintreffen weiterer Zugriffsanforderungssignale abwarten.
Auf diese Weise wird in der oben beschriebenen Entscheidungsschaltung dem ersten, zweiten und dritten eingehenden Zugriffsanforderungssignal mir Sicherheit sequentiell eine geeignete Priorität zugeteilt, so daß gegebenenfalls eine genaue Übertragung der Signale zwischen den Ports und dem Kernspeicher ermöglicht wird.

Zweites Ausführungsbeispiel

Eine zweite exemplarische Entscheidungsschaltung gemäß der Erfindung umfaßt ein Gate- Array mit vier Zeilen und drei Spalten. Es ermöglicht die Entscheidung zwischen Zugriffsanforderungen beispielsweise aus vier Ports. Dieses Beispiel wird gebildet, indem die Konstruktion des oben beschriebenen ersten Ausführungsbeispiels so modifiziert wird, daß es ein Gate-Array mit vier Zeilen und drei Spalten bildet.
Anhand von Fig. 8 sei der Aufbau des zweiten Ausführungsbeispiels beschrieben: Gatterschaltungen 21 bis 32 sind arrayartig in Form einer Matrix mit vier Zeilen und drei Spalten angeordnet. Die erste Zeile besteht aus den Gatterschaltungen 21, 25 und 29, die zweite aus den Gatterschaltungen 22, 26 und 30, die dritte aus den Gatterschaltungen 23, 27 und 31 und die vierte aus den Gatterschaltungen 24, 28 und 32. Die Gatter-Sperrschaltungen umfassen die ODER-Glieder 33 bis 40 ferner eine Schaltungsanordnung zur Zuführung invertierter Signale zu den Gatterschaltungen 29 bis 32 in der dritten Spalte und einer Verdrahtung zu den Gatterschaltungen 21 bis 32 in den anderen Zeilen und der gleichen Spalte. Die Gatter-Öffnungsschaltungen umfassen prinzipiell UND-Glieder 41 bis 48. Die Gatter- Halteschaltungen umfassen prinzipiell die UND-Glieder 49 bis 56. Jedes der UND-Glieder 49 bis 52 besitzt zwei inverse Eingänge und kann ein Zugriffsanforderungssignal selbst dann halten, wenn ein solches Signal in der zweiten Spalte so wie in der ersten Spalte vorhanden ist. Die gegenseitige Verbindung ist ähnlich wie bei dem oben beschriebenen ersten Ausführungsbeispiel, wobei die Anzahl der für die Gatter-Öffnungsschaltungen benötigten Verbindungsleitungen wegen des 4-Zeilen-3-Spalten-Arrays größer wird.
In dem zweiten Ausführungsbeispiel ist die gewünschte Entscheidung bezüglich paralleler 4-Zeilen-lmpuls-Eingangssignale möglich, und es kann der zweiten bis vierten Zugriffsanforderung sequentiell eine geeignete Priorität zugeteilt werden.
Vorangehend wurden das erste und zweite Ausführungsbeispiel der Erfindung beispielhaft als Gate-Arrays mit drei Zeilen und zwei Spalten bzw. mit vier Zeilen und drei Spalten beschrieben. Es ist jedoch auch möglich, jedes dieser Beispiele auf ein Array mit N Zeilen und N-1 Spalten auszudehnen (worin N eine natürliche Zahl gleich oder größer als 3 ist). Die Erfindung ist außerdem nicht auf Zugriffsanforderungen in einer Speichereinheit beschränkt sondern auch auf Auffrischanforderungen usw. anwendbar. Außerdem läßt die Erfindung sich auf ein Time-Sharing-System (TSS) anwenden, das in einem Großcomputer oder dgl. benutzt wird. Obwohl die Entscheidungsschaltung prinzipiell in einem Chip ausgebildet ist, kann sie auch als Komponente eines Systems außerhalb eines Chips verwendet werden.
Die oben beschriebenen Entscheidungsschaltungen umfassen ein aus N Zeilen und N-1 Spalten bestehendes Gate-Array mit Gatter-Sperrschaltungen, Gatter-Öffnungsschaltungen und Gatter-Halteschaltungen, so daß beim Auftreten von drei oder mehr konkurrierenden Signalverarbeitungsanforderungen den Signalen sequentiell eine geeignete Priorität zugeteilt werden kann und damit bei konkurrierenden Signaleingängen eine zufriedenstellende und sichere Entscheidung möglich ist.

Claims

1. In einer integrierten Halbleiterschaltung enthaltene Entscheidungsschaltung zur sequentiellen Zuteilung einer geeigneten Priorität an eine Mehrzahl von Anforderungssignalen beim Auftreten von konkurrierenden Eingängen derartiger Anforderungssignale an N Eingangsanschlüssen (worin N eine natürliche Zahl und größer als 3 ist), wobei die Entscheiderschaltung aufweist:

N Eingangsanschlüsse,

N Ausgangsanschlüsse,

Gatterschaltungen (1 bis 6; 21 bis 32), die arrayartig in einer Matrix mit N Zeilen und (N-1) Spalten so angeordnet sind, daß jeweils (N-1) Gatterschaltungen in Reihenschaltung zwischen den Eingangsanschlüssen und den Ausgangsanschlüssen angeordnet sind,

Gatter-Halteschaltungen (16 bis 18; 49 bis 56), die so angeordnet sind, daß sie als Reaktion auf den Durchgang eines Signals durch eine der Gatterschaltungen betätigt werden, um bis zur Beendigung der Eingabe des genannten Signals in die genannte Gatterschaltung die anderen Signale an den anderen Gatterschaltungen in derselben Zeile und in der (den) vorhergehenden Spalte(n) zu halten,

Gatter-Sperrschaltungen (13 bis 15; 33 bis 40), die so angeordnet sind, daß sie als Reaktion auf den Durchgang eines Signals durch eine der Gatterschaltungen betätigt werden, um bis zur Beendigung der Eingabe des genannten Signals in die genannte Gatterschaltung die Gatterschaltungen in den anderen Zeilen und in derselben Spalte zu sperren, mit Ausnahme der Gatterschaltung(en), in denen das Signal von der (den) Gatter-Halteschaltung(en) gehalten wird,

Gatter-Öffnungsschaltungen (10 bis 12; 41 bis 48), die so angeordnet sind, daß sie als Reaktion auf den Durchgang eines Signals durch eine der Gatterschaltungen betätigt werden, um die gesperrten Gatterschaltungen in den anderen Zeilen und in der vorhergehenden Spalte zu öffnen.

2. Entscheidungsschaltung nach Anspruch 1 mit drei Eingangsanschlüssen (a bis c), drei Ausgangsanschlüssen (d bis f) und Gatterschaltungen (1 bis 6), die arrayartig in einer Matrix mit drei Zeilen und zwei Spalten angeordnet sind.

3. Entscheidungsschaltung nach Anspruch 1 oder 2, bei der die Gatterschaltungen (1 bis 6; 21 bis 32), die Gatter-Öffnungsschaltungen (10 bis 12; 41 bis 48) und die Gatter-Halteschaltungen (16 bis 18; 49 bis 56) UND-Glieder und die Gatter-Sperrschaltungen (13 bis 15; 33 bis 40) ODER-Glieder enthalten.

4. Entscheidungsschaltung nach Anspruch 2, bei der

eine erste und eine vierte Gatterschaltung (1, 4) in Reihe zwischen einem ersten Eingangsanschluß (a) und einem ersten Ausgangsanschluß (d) angeordnet sind,

eine zweite und eine fünfte Gatterschaltung (2, 5) in Reihe zwischen einem zweiten Eingangsanschluß (b) und einem zweiten Ausgangsanschluß (e) angeordnet sind,

eine dritte und eine sechste Gatterschaltung (3, 6) in Reihe zwischen einem dritten Eingangsanschluß (c) und einem dritten Ausgangsanschluß (f) angeordnet sind,

die erste bis sechste Gatterschaltung (1 bis 6) UND-Glieder aufweisen, deren nicht miteinander in Reihe geschalteten Eingangsanschlüsse inverse Eingangsanschlüsse sind,

die Gatter-Sperrschaltungen für die erste, zweite und dritte Gatterschaltung (1, 2 bzw. 3) ein erstes, zweites bzw. drittes ODER-Glied (13, 14 bzw. 15) enthalten, die so angeordnet sind, daß sie Ausgangssignale der zweiten und der dritten Gatterschaltung (2, 3), Ausgangssignale der ersten und der dritten Gatterschaltung (1, 3) und Ausgangssignale der ersten und der zweiten Gatterschaltung (1, 2) aufnehmen,

die Gatter-Öffnungsschaltungen für die erste, zweite und dritte Gatterschaltung (1, 2 bzw. 3> ein erstes, zweites bzw. drittes UND-Glied (10, 11, 1 2) enthalten, die so angeordnet sind, daß sie individuell jeweils die zu ihnen rückgekoppelten Ausgangssignale der vierten bis sechsten Gatterschaltung (4, 5, 6) aufnehmen,

die Gatter-Halteschaltungen für die erste, zweite und dritte Gatterschaltung (1, 2 bzw. 3> ein viertes, fünftes bzw. sechstes UND-Glied (16, 17, 18) enthalten, die zur Zeit des Signaleingangs die Signale aus dem ersten, zweiten bzw. dritten ODER-Glied (13, 14 bzw. 15) unterbrechen,

das Ausgangssignal des ersten ODER-Glieds (13) und das invertierte Ausgangssignal der vierten Gatterschaltung (4) dem vierten UND-Glied (16) zugeführt werden, dessen Ausgangssignal invertiert und der ersten Gatterschaltung (1) zugeführt wird,

das Ausgangssignal des zweiten ODER-Glieds (14) und das invertierte Ausgangssignal der fünften Gatterschaltung (5) dem fünften UND-Glied (17) zugeführt werden, dessen Ausgangssignal invertiert und der zweiten Gatterschaltung (2) zugeführt wird,

das Ausgangssignal des dritten ODER-Glieds (15) und das invertierte Ausgangssignal der sechsten Gatterschaltung (6) dem sechsten UND-Glied (18) zugeführt werden, dessen Ausgangssignal invertiert und der dritten Gatterschaltung (3) zugeführt wird,

die vierte bis sechste Gatterschaltung (4, 5, 6) so angeordnet sind, daß ihren Eingangsanschlüssen mit Ausnahme derjenigen, die in Reihenschaltung miteinander verbunden sind, invertierte Eingangssignale zugeführt werden und diese invertierten Eingangssignale Ausgangssignale aus den anderen Zeilen und aus derselben Spalte sind,

und die Eingangsanschlusse der ersten bis dritten Gatterschaltung (1, 2, 3) fur die Aufnahme der Signale aus dem ersten, zweiten bzw. dritten ODER-Glied (13, 14, 15) invertierende Eingangsanschlusse sind, die mit ihnen uber das vierte, funfte bzw. sechste UND- Glied (16, 17 bzw. 18) verbunden sind.