SU520583A1 - Преобразователь двоичного кода в дес тичный - Google Patents

Description

четыре информационных входа О-, bt С и 3, подключенные к соответствующим выходам разр дов регистра сдвига этой же тетрады, первый А второй В и третий С выходы, подключенные к первому, второму и третьему входам четырехразр дного регистра сдвига этой же тетрады, четвертый выход , подклю ченный ко второму управл ющему входу дешифратора соседней слева (старщей) тетрады п тый выход , подключенный ко второму управл ющему входу регистра сдвига соседней слева тетрады, и шестой выход , подключенный к третьему управл ющему входу регистра сдвига этойже тетрады; перва  входрегистра сдвига этойже тетрады; перва  вход„ на  шина 3, подключенна  к первым входам де„ шифраторов и четырехразр дных регистров сдвига всех тетрад, по которой подаетс  тактирующий сигнал и регистр 4 исходного двоичного кода. Устройство работает следующим образом, В исходном состо щий во всех разр дах регистров сдвига тетрад устанавливает с  нулевой код, в регистре 4 - преобразуемый двоичный код. Преобразователь работает потактно по сигналам шины и выполн ет полное преобразование за М/2 тактов (где М - разр$здность исходного двоичного числа). В каждом такте в зависимости от сигналов на входах 6, U, 1), С , d, дешифраторы на своих выходах по сигналу на входе Р вы рабатывают или сигнал разрешени  сдвига на два разр да (сигнал на выходе К), или сигналы на выходах А, В, С дл  установки соответствующего кода в трех старших разр дах регистра той же тетрады. Кроме этого , дешифраторы вырабатывают на своих вьь ходах сигналы переноса в соседнюю старшую тетраду (сигнал переноса 2 на выходе L и сигнал переноса на выходе N X Выработка сигналов на выходе дешифратора в зависимости от сигналов на его вхо дах производитс  следующим образом. Если в регистре данной тетрады зафиксированы коды ОООО, ООО1, ОО1О и в последнем случае нет переноса 2 из соседней младшей тетрады, то в данной тетраде разрешаетс  сдвиг кода регистра на два разр да влево по сигналу на выходе К дешифратора. Если в тетраде зафиксированы коды ООН, 0100, 0101, ОНО, 0111, 100О, 1001, то запрещаетс  сдвиг в данной тетраде и происходит коррекци  кода последней и формируютс  переносы в старшую тетраду. Запрет сдвига и коррекци  кода регистра данной тетрады выполн етс  и тогда, когда на момент начала такта в регистре зафиксирован код ОО1О и в данную тетраду приходит перенос 2 (сигнал на выходе дешифратора) из младшей тетрады, В таблице 1 представлены выходные сигна .. .. - „ лы, формируемые дешифратором тетрады при f fj t речди различных комбинаци х сигналов на его вхоПЯЯЛИТИТчГГ ТСПМПИНЯ nwcnr гчггЯагтпп ттп QT-U-I „ де. При этом перенос образуетс  при п&редаче дес тка из данного дес тичного ра&. р да в старшей, перенос 2 образуетс  при передаче двух дес тков, при передаче трех дес тков из данного дес тичного разр да образуютс  одновременно перенос 2 и пе ренос 1 в следующий разр д (сигналы с выходов L и К дешифратора данной тетрады, поступающие в соседнюю старшую тетраду). При коррекции младший разр д регистра тетрады устанавливаетс  в соответствующее состо ние парафазным сигналом Я, поступающим из соседней тетрады. На основании приведенной таблицы можно составить следующие функции зависимости выходов дешифратора входных сигналов А ad& V Dcde V 1эс d& B a-devaae V t-dlvaBdevt)c3 С « ae V tcdC V cde V бе vbest L a V fed V be К b vcd vcde Дл  более нагл дной иллюстрации работы преобразовател  в таблице 2 приведены промежуточные значени  в тетрадах преобразовател  на отдельных тактах преобразо- вани  двоичного кода lOlOllOllOOlp . Таким образом после выполнени  шести тактов бутет преобразовано двенадцатиразр дное двоичное число. Таблица 1

Продолжение табл. 1

Claims (1)

1. Формула изобретени  Преобразователь двоичного кода в дес5 тичный , содержащий набор тетрад по числу разр дов дес тичного кода, кажда  из которых содержит четырехразр дный регистр сдвига и дешифратор, отличающийс   тем, что, с целью повышени  быстродействи , в каждой тетраде первые управл ющие входы дешифратора и четырехра р дного регистра сдвига соединены и подключены к первой входной шине, первый, второй и третий выходы дешифратора соедвн

   Таблица 2

   нены со входами первого, второго и третьего разр дов регистра сдвига, выходы всех разр дов которого соединены с соответствующими информационными входами дешифратора,

   второй управл ющий вход которого соединен с четвертым выходом дешифратора предыдущей Te-j iJaMH; п тый выход дешифратора соединен со вторым управл ющим входом четырехразр дного регистра сдвига последующей

   тетрады; шестой выход дешифратора соединен с третьим управл ющим входом четырехразр дного регистра сдвига той же тетрады.