SU512468A1 - Dividing device - Google Patents

Dividing device

Info

Publication number
SU512468A1
SU512468A1 SU2026190A SU2026190A SU512468A1 SU 512468 A1 SU512468 A1 SU 512468A1 SU 2026190 A SU2026190 A SU 2026190A SU 2026190 A SU2026190 A SU 2026190A SU 512468 A1 SU512468 A1 SU 512468A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
register
output
trigger
divider
Prior art date
Application number
SU2026190A
Other languages
Russian (ru)
Inventor
Марк Гиршевич Зискин
Александр Николаевич Чистяков
Original Assignee
Предприятие П/Я Г-4421
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4421 filed Critical Предприятие П/Я Г-4421
Priority to SU2026190A priority Critical patent/SU512468A1/en
Application granted granted Critical
Publication of SU512468A1 publication Critical patent/SU512468A1/en

Links

Description

(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ(54) DEVICE FOR FISSION

19 «Запуск начальной установки триггера управлени .19 "Start the initial installation of the control trigger.

Работа устройства происходит следующим образом.The operation of the device is as follows.

Перед началом цикла Вычислени  в регистр 2 делимого записываетс  делимое, в регистр 4 пам ти и iB регистр 5 дел-ител  - делитель, буферный регистр 12 приводитс  в нулевое состо ние.Before the start of the Computation cycle, the dividend is recorded in register 2, the dividend is written, memory register 4 and iB are divisor register 5 - divider, buffer register 12 is brought to the zero state.

Сигнал «а входе 19 «Запуск устанавливает триггер 5 в такое состо ние, при котором элемент «И W -подготовлен дл  пропускави  импульсов с входа 13 устройства, а эле.мент «И 9 закрыт дл  пропускани  этих импульсов. Триггер 14 реверса находитс  в состо нии, iKOTOipoe в,ключает .в регистре 5 дел;ител  вычитающий вход, а в буферном регистре 12 сум.мирующлй вход.The "on input 19" trigger signal sets the trigger 5 to such a state that the element "AND W is prepared to pass pulses from the input 13 of the device, and the element" AND 9 is closed to pass these pulses. The trigger 14 of the reverse is in the state, iKOTOipoe is in, it includes 5 cases in the register, the subtractive input and 12 in the buffer register, the summing input.

11|мпульсы, поступающие па вход 13, поступают На .вычитание в регистр 5 делите т , на суммирование в буферный репистр 12; па в.ход элемента «И 10 и через элемент «ИЛИ 6 на вычитание в репистр 2 дел имого.11 | pulses arriving at input 13, are transferred to. The deduction to the register is 5 times the dividend, and the sum to the buffer repistor is 12; PA v.hod element “And 10 and through the element“ OR 6 on the subtraction in the repister 2 cases of him.

После того, как блок // обнаружит ;нулеiSoe состо ние регистра 5 делител , он выдает импульс, «оторый мЗМенит состо ние триггера 14 (реверса, поступит на разрешающий вход блока 5 сравнени  (кодов), поступит на вход элемента «И 16.After the block // detects; zero state of the register 5 divider, it issues a pulse, which opens the state of the trigger 14 (reverse, goes to the enable input of the compare block 5 (codes), goes to the input of the element And 16.

После этого момента регистр 5 делител  начнет работать на суммирование, буферный репистр 12 - на вычитание.After this point, the register 5 divider starts to work on the summation, the buffer repistr 12 - to subtract.

Бло;к 5 сравибни  про:из1водит сравнение кодов регистра 4 пам ти (де тител ) и регистра 2 делимого. Блок 3 .сравнени  выдает на выход сигнал только в том случае, если число в репистре 4 пам ти больше числа в регистре 2 делимого и на выходе блока // .присутствует импульс.Blo; s 5 sravbni pro: izvodit comparison of the codes of the register 4 memory (de titel) and register 2 divisible. The comparison block 3 outputs the output signal only if the number in the memory reporter 4 is greater than the number in the register 2 of the dividend and the pulse output is present at the // block.

В противном случа-е на его в,ыходе сигнал jfie по вл етс  т. е. до тех пор, пака не определена целочисленна  часть частного, блок 5 сравнени  не срабатывает.Otherwise, on its output, the jfie signal appears, i.e., until the package has an integer part of the quotient determined, block 5 of the comparison does not work.

На вход счетчика 18 целого результата через элемент «И 16 поступит импульс, поскольку на второй ВХОД этого элемента «И поступает разрешающий сигнал с выхода триггера 8 упра;влени . Запрещающий сигнал указанного триггера запирает элемент «И /5. Таким образом, делимое уменьщаетс  на величину делител . Затем по мере Поступлени  импульсов иа вход логиче ский обнаружит обнуление буферного регистра 12. Импульс с выхода бло,ка // повторит уже описанный путь, после чего делимое в регистре 2 ВНОВЬ уменьшитс  на величину делител .The input of the counter 18 of the whole result through the element “And 16 will receive a pulse, because the second INPUT of this element“ And receives the enabling signal from the output of the control trigger 8; The prohibitory signal of the specified trigger locks the element "And / 5. Thus, the dividend is reduced by the divisor value. Then, as the pulses arrive and the logical input, it detects zeroing of the buffer register 12. The pulse from the output of the block ka // repeats the path already described, after which the dividend in register 2 ALARM will decrease by the value of the divider.

Этот процесс будет продолжатьс  столько раз, сколько раз делитель целиком уложитс  в делимом. Это количество определит целочислениую часть частного.This process will continue as many times as the entire divider is laid down in the dividend. This number will determine the integer part of the quotient.

Когда число в регистре 2 дели.мого впервые окажетс  (меньше, чем число в 1регистре 4 пам ти, а иа выходе бло,ка 11 по витс  очередной |Импульс, блол 3 сравнени  выдает импульс , который измен ет состо ние триггераWhen the number in register 2 is delivered. For the first time it will turn out (less than the number in 1 register 4 memory, and when the output is block 11, the next | Impulse, comparison block 3 produces a pulse that changes the state of the trigger

8 управлени , после чего элемент «И 10 и элемент «И 16 закрыты дл  прохождени  импульсов , а элемент «И 9 и эле.мент «И 15 подготовлены дл  пропускани  соответствующих8 control, after which the element "And 10 and the element" And 16 are closed for the passage of pulses, and the element "And 9 and the element" And 15 are prepared to pass the corresponding

сигналов.signals.

Теперь импульсы с входа 13 устройства через эле.мент «И 9 поступают на вход делител  7, поэтому на вход релистра 2 делимого поступают импульсы, частота которых в К разNow the pulses from the input 13 of the device through the element "And 9 are fed to the input of the divider 7, therefore the pulses are received to the input of the register 2 of the dividend, the frequency of which is K times

меньше, чем частота и.М1пульсов на входе 13 устройства. На входах регистра 5 делител , буферного регистра 12 частота импульсов остаетс  неизменной.less than the frequency and. M1 pulses at the input 13 of the device. At the inputs of the register 5 of the divider, the buffer register 12, the frequency of the pulses remains unchanged.

Далее .процесс продолжаетс  таким же образо .м, ка.к описано выше, за исключением того, что и.мпульсы с выхода блока // через эле.мент поступают на вход счетчика 17 дробного результата. Процесс делени  будет продолжатьс  до тех пор, пока .не сработаетFurther, the process continues in the same manner as described above, except that the pulses from the output of the block // through the element arrive at the input of the counter 17 of the fractional result. The division process will continue until it works.

блок 1 вы влени  -нулевого состо ни  регистра делимого.block 1 of the zero-zero state of the register of the dividend.

Рассмотрим, iKaiKoe ч.исло 0:кажетс  в счетчике дробного результата по окончан1ии олерации делени .Consider, iKaiKoe, number 0: it appears in the counter of a fractional result after the end of the division.

Врем , 3 течение которого счетчик /7 будет заполн тьс  импульсами, разно:The time 3 for which the counter / 7 will be filled with pulses is different:

(I)(I)

t К ist K is

где / - врем  заполнени  счетч.ика /7;where / is the time of filling the counter / 7;

Л - коэффициент делени  делител  7; .V - делимое (число, записанное в регистре дели.мого 2); /Уц - цела  часть частного, записанна L is the division factor of the divider 7; .V - divisible (the number recorded in the register of dividend 2); / Uz - the whole part of the private, recorded

в счетчике 18; fв - период сле:дова:ни  импульсов наin the counter 18; fv - period after: dova: no impulses

входе устройства 13.device input 13.

За это врем  на входе счетчика 17 по витс  число импульсо-вDuring this time, at the input of the counter 17, the number of pulses per

))

/ .м   / .m

/вх-Л д/ i-l d

Rv ;т Rv; t

,,) ,,)

(П) N,(N) n,

где Лд - делитель (число, записанное з регистрах 4, 5).where Ld is the divisor (the number recorded in registers 4, 5).

Из формулы II ВИДНО, что увеличива  ДО можно добитьс  любой необходимой точности частного.From Formula II it is SEEED that by increasing the DO it is possible to achieve any necessary particular accuracy.

П р и .м е р. Пусть делимое 20, делитель 6; необ.ходи.мо получить частное с точностью до двух знаков после зап той. - Выбираем К 100.PRI m. Let dividend 20, divisor 6; nego.mo to get the quotient with an accuracy of two characters after the comma. - Choose K 100.

После запуска устройства по 1входу 19 «ЗаinycK на выходе логического блака 11 по витс  три импульса, которые через открытый элемент «И 16 поступ т на счетчик /8 целого результата.After starting the device, on input 1 19, “SinycK” at the output of logical power 11, three pulses are received, which through the open element “AND 16 arrive at the counter / 8 of the whole result.

После по влени  третьего импульса блок 3 сравнени  выдает сигнал, поскольку к этому моменту :в регистре 2 делимого записано число 2, а 3 регистре пам ти 4 - число б; триггер 8 измен ет свое состо ние.After the appearance of the third pulse, the comparison unit 3 gives out a signal, because by this time: in register 2 of the dividend the number 2 is written, and 3 in memory register 4 is the number b; trigger 8 changes its state.

;В соответстзии с формулой II з С4етчи.л /7 дробного результата поступит «др ч::сло импульсов , а именно:; In accordance with the formula II of the C4etch.l / 7 fractional result will go "other h :: layer of pulses, namely:

100(20-18) 100 (20-18)

: 00: 00

66

Таким образом, частное определитс  как показани  обоих счетчиков, отделенные зап той , а именно 3,33.Thus, the quotient is determined as the readings of both counters separated by a comma, namely, 3.33.

За это врем  через вход устройства поступит 33x6 198 импульсов, т. е. после поступлени  еще двух импульсов, 1которые уже не вли ют на полученный результат, блок / зарегистрирует нулевое состо ние регистра 2 и выдаст сигнал на оконча.ние делени ;During this time, 33x6 198 pulses will go through the input of the device, i.e. after receiving two more pulses, 1 which no longer affect the result, the block / registers the zero state of register 2 and generates a signal at the end of the division;

Задавшись К 1000, можно получить три 3)На,ка после зал той и т. д.By asking 1000, you can get three 3) On, after that room, etc.

Claims (1)

Формула изобретени Invention Formula Устройство дл  делени , содержащее счетчик целого результата, элементы «И, «ИЛИ, регистр делимого, первый выход которого соединен с блоком .вы влени  нулевого состо ни  репистра делимого, регистр делител , выход которого через блок оиределени  нулевого состо ни  регистра делител  и буферного регистра и триггер резерса соеди.ке;н с первым входам буферного регистра и первым входомThe device for dividing, containing the counter of the whole result, the elements "AND," OR, the register of the dividend, the first output of which is connected to the block. You see the zero state of the reparator of the dividend; and the trigger of the connectors connection; with the first inputs of the buffer register and the first input регистра делител , второй вход лоторого соединен со входом устройства и со вторым входом буферного регистра, выход которого соединен с соотззтствующнм входом блока оиределани  нулевого состо ни  регистра делител  и буферного регистра, отличающеес  тем. что, с целью повыщени  точности устройства , В него введены счетчик дробного результата , делитель, триггер управлени , регистрthe divider register, the second input of which is connected to the input of the device and to the second input of the buffer register, the output of which is connected to the corresponding input of the zero state register of the divider register and the buffer register, characterized by that. that, in order to increase the accuracy of the device, a fractional result counter, a divider, a control trigger, a register are entered into it пам ти и блсхк сразиенл , первый вход которого соединен с регистром пам ти, второй вход -соединен со входом триггера реверса и с первыми входами первого и второго элемента «И выходы которых соответствеино соединеныmemory and blcx srazienl, the first input of which is connected to the memory register, the second input is connected to the input of the reverse trigger and to the first inputs of the first and second element "And the outputs of which are respectively connected ico счетчиками дробного и целого результатов, вторые входы первого и второго эле.ментов «И соединены с первы.м и вторым выходами триггера управлени  и с первыми входами третьего и четвертого элементов «И, вторые входы которых соединены с входом устройства, выход третьего элемента «И соединен с входом делител , выход которого соединен с первым входо; . элемента «ИЛИ, второй в.ход которого -соединен с выходом четвертого элемента «И,ico counters fractional and integer results, the second inputs of the first and second elemen. "And connected to the first and second outputs of the control trigger and the first inputs of the third and fourth elements" And, the second inputs of which are connected to the input of the device, the output of the third element " And connected to the input of the divider, the output of which is connected to the first input; . of the element “OR, whose second input is connected to the output of the fourth element“ AND, выход которого соединен с входом регистра делимого, зторой выход которого соединен с третьим входом блока сравнени , выход которого соединен с первым .входом триггера улзазлени , второй вход .которого соединен сthe output of which is connected to the input of the register of the dividend, the second output of which is connected to the third input of the comparison unit, the output of which is connected to the first input of the trigger, the second input which is connected to шиной начальной установки триггера управлени .bus initial setup control trigger. // A-.A-.
SU2026190A 1974-05-23 1974-05-23 Dividing device SU512468A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2026190A SU512468A1 (en) 1974-05-23 1974-05-23 Dividing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2026190A SU512468A1 (en) 1974-05-23 1974-05-23 Dividing device

Publications (1)

Publication Number Publication Date
SU512468A1 true SU512468A1 (en) 1976-04-30

Family

ID=20585176

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2026190A SU512468A1 (en) 1974-05-23 1974-05-23 Dividing device

Country Status (1)

Country Link
SU (1) SU512468A1 (en)

Similar Documents

Publication Publication Date Title
SU512468A1 (en) Dividing device
SU570053A1 (en) Divider
SU1200188A1 (en) Digital meter of measured frequency deviation from nominal rating
SU851404A1 (en) Device for division
SU372681A1 (en) G "" CHSSESIOZNAIAI
SU1347184A1 (en) Frequecy divider with fractional division factor
SU402822A1 (en) DIGITAL PHASE? LETER
SU798831A1 (en) Frequency multiplier
SU615496A1 (en) Pulse-frequency signal integrator
SU938187A1 (en) Digital frequency meter
SU978063A1 (en) Digital frequency meter
SU911454A1 (en) Time interval measuring device
SU457936A1 (en) Device for determining the orthogonality of two vectors
SU599222A1 (en) Frequency meter
SU413487A1 (en)
SU528695A1 (en) Pulse frequency multiplier
SU961140A1 (en) Pulse recurrence rate to code integrating converter
SU923002A2 (en) Pulse repetition frequency multiplier
SU708361A1 (en) Arrangement for adding pulse-frequency signals
SU824440A1 (en) Digital pulse repetition frequency multiplier
SU473121A1 (en) Digital Phase Phase Meter
SU725238A1 (en) Pulse repetition frequency divider with fractional division coefficient
SU920628A1 (en) Device for measuring time intervals
SU761924A1 (en) Digital frequency meter
SU748271A1 (en) Digital frequency meter