SU413487A1 - - Google Patents

Info

Publication number
SU413487A1
SU413487A1 SU1787312A SU1787312A SU413487A1 SU 413487 A1 SU413487 A1 SU 413487A1 SU 1787312 A SU1787312 A SU 1787312A SU 1787312 A SU1787312 A SU 1787312A SU 413487 A1 SU413487 A1 SU 413487A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
circuit
output
pulses
circuits
Prior art date
Application number
SU1787312A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1787312A priority Critical patent/SU413487A1/ru
Application granted granted Critical
Publication of SU413487A1 publication Critical patent/SU413487A1/ru

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

1one

Изобретение относитс  к области вычислительной и измерительной техники и может быть использовано при построении специализированных вычислительных устройств.The invention relates to the field of computing and measuring technology and can be used in the construction of specialized computing devices.

Известен функциональный преобразователь, реализующий функцию вида , содержащий счетчики, подключенные к двум группам схем «И, выход одной из которых соединен со схемой вычитани  непосредственно , а выход другой совместно с выходом первого счетчика - через схему «ИЛИ. Выход первого счетчика св зан с элементом задержки и с управл емым делителем частоты, выход которого подключен к входу первого счетчика , и характеризующийс  малыми функциональными возможност ми, ограничивающими вычисление функции случаем . Кроме того, известные преобразователи обладают малой разрешающей способностью отсчета результата при больщих значени х аргумента.A functional converter is known that implements a view function, containing counters connected to two groups of AND circuits, the output of one of which is connected to the subtraction circuit directly, and the output of the other, together with the output of the first counter, via the OR circuit. The output of the first counter is associated with a delay element and with a controlled frequency divider, the output of which is connected to the input of the first counter, and characterized by small functionality that limits the computation of the function to a case. In addition, the known converters have a low resolution of reading the result with large values of the argument.

Цель изобретени  - расширение функциональных возможностей функционального преобразовател , дл  чего в него введены счетчик-указатель масштабного коэффициента, подключенный к выходу второго счетчика, блок задани  параметра, схема «И и схема «ИЛИ, один из входов которой через блок задани  параметра соединен с выходом схемы вычитани , а другой вход через схему «И св зан с выходом элемента задержки, приThe purpose of the invention is the extension of the functionality of the functional converter, for which a scale-index indicator connected to the output of the second counter, a parameter setting block, AND circuit and OR circuit, one of the inputs of which is connected to the circuit output, is entered into it. subtracting, and the other input through the circuit "And is associated with the output of the delay element, with

этом выход второго счетчика соединен с другими входами схемы совпадени .In this way, the output of the second counter is connected to the other inputs of the coincidence circuit.

Структурна  схема функционального преобразовател  представлена на чертеже, где 1-управл емый делитель частоты; 2, 3 - счетчики (на чертеже выделены их старшие и младшие разр ды); 4, 5 - перва  и втора  группы схем 6, 7 - схемы 8 - счетчик-указатель степени масштабного коэффициента; 9 - схема вычитани  импульсов с группы схем «И 5 из числа импульсов со схемы «ИЛИ 6; 10 - элемент задержки; II - схема совпадени  (схема «И), подключенна  управл ющими входами к единичным выходамThe block diagram of the functional converter is shown in the drawing, where the 1-controlled frequency divider; 2, 3 - counters (in the drawing, their senior and junior categories are highlighted); 4, 5 - the first and second groups of circuits 6, 7 - circuits 8 - counter-index of the scale factor; 9 shows a circuit for subtracting pulses from a group of circuits "AND 5 from among the pulses from a circuit" OR 6; 10 - delay element; II - coincidence circuit (“AND” circuit), connected by control inputs to single outputs

триггеров счетчика 3; 12 - блок задани  параметра а, представл ющий собой делитель частоты при   1 и умножитель при о 1. Устройство работает следующим образом. В исходном состо нии коэффициент передаcounter triggers 3; 12 is the parameter setting block a, which is a frequency divider at 1 and a multiplier at about 1. The device operates as follows. In the initial state, the transmission coefficient

чи управл емого делител  частоты 1 установлен равным единице, счетчики 2, 3, 8 установлены в «нуль, группа схем «И 5 и схема совпадени  11 закрыты, группа схем «И 4 открыта, схема вычитани  9 подготовленаThe controlled frequency divider 1 is set to one, the counters 2, 3, 8 are set to "zero, the AND 5 circuit group and the 11 matching circuit are closed, the AND 4 circuit group is open, the subtraction circuit 9 is prepared

к пропусканию импульсов со схемы «ИЛИ 6, коэффициент передачи блока 12 установлен равным а.to the transmission of pulses from the scheme “OR 6, the transmission coefficient of block 12 is set to a.

Работа преобразовател  начпнаетс  с приходом импульсов аргумента на вход счетчикаThe operation of the converter starts with the arrival of the pulses of the argument at the input of the counter.

2 через делитель 1. Единичные перепады с2 through divider 1. Single drops with

выходов триггеров счетчика 2 через открытые группы схем «И 4 поступают на первый вход схемы 9, образу  уменьшаемое - импульсную последовательность AV Импульсы ;Vi при отсутствии импульсов с групп схем «И 5 проход т через схему S, блок 12, схему «ИЛИ 7 на счетчик 3. При изменении состо ний триггеров счетчика 3 группа схем «И 5 начинает закрыватьс , «подавл   часть входных //зх импульсов. На выходах группы схем «И 5 формируетс  последовательность NZ, импульсы которой образуют вычитаемое. Последовательность Лз NI - NZ с выхода схемы вычитани  9, преобразованна  блоком 12 задани  параметра, предс1авл ет собой выходную N а Лз последователаиость и.мпульсов .the outputs of the triggers of the counter 2 through the open groups of the circuits "And 4" arrive at the first input of the circuit 9, to a decreasing - pulse sequence AV pulses; Vi in the absence of pulses from the groups of the circuits "And 5 pass through the circuit S, block 12, the circuit" OR 7 at counter 3. When the state of the triggers of the counter 3 changes, the group of circuits "And 5 starts to close," has suppressed part of the input // 3 pulses. At the outputs of the circuit of AND 5, a sequence NZ is formed, the pulses of which form the subtracted. The sequence LZ NI - NZ from the output of the subtraction circuit 9, converted by the parameter setting unit 12, represents the output N and Lz sequence of pulses.

Работа устройства основана на способе кусочного воспроизведени  функции. Узловые точки задаютс  импульсами переполнени  счетчика 2, каждый из которых уменьшает коэффициент передачи делител  частоты 1 в (1-f-a) раз. Работа преобразовател  после К-ого переполнени  счетчика 2 продолжаетс  с учетом кода Лв1.гх к, записанного к этому моменту времени в счетчике 3.The operation of the device is based on the piecewise reproduction method of the function. The nodal points are given by the overflow pulses of counter 2, each of which reduces the transmission coefficient of frequency divider 1 by (1-f-a) times. The operation of the converter after the K-th overflow of counter 2 continues, taking into account the code Lv1. Xx k recorded at this time in counter 3.

В интервале между -ым и (К+1)-ым переполненн мн счетчика 2 последовательности импульсов , Л-гк, , и число нмиульсов jViix bv поступающих на вход счетчика 2, св заны с обшим числом входных .VKX импульсов , кодом Л,ь,xI; и текущим выходным кодом Лиых следуюпи-1ми соотношени ми:In the interval between the -th and (K + 1) -th overflowing of meter counter 2 pulse sequences, L-rk,, and the number of nmuls jViix bv entering the input of counter 2, are associated with the general number of input .VKX pulses, code L, ь , xI; and the current output code is the following relations:

ЛА - (.)LA - (.)

1one

IIY V л  IIY V l

(1 Ф аГ(1 F AG

(ll r YjV ,,,,,,, (1 -I а)(ll r YjV ,,,,,,, (1 -I a)

(ЛГр-Азнхк) J (LGR-Aznhk) J

. Vg.. Vg.

Л„2L „2

V,,,AA,,: 2,У„;  V ,,, AA ,,: 2, У „;

VsK - Л;,. - VsK - L;,. -

л,  уУзк;l, uzk;

ОЫХ БЫХК Г  OYKH BYKHK G

где Ло - емкость счетчиков 2 и с Из приведенных соотношенийwhere Lo is the capacity of the counters 2 and c From the given ratios

Л вых -L o -

-+ «-iа N, : ЛА„Д: . Л - + “-iа N,: LA“ D:. L

Полага  у :- Y - аА71 + аХ.Suppose: - Y - аА71 + аХ.

После занолнени  счетчика 3 (Увых Ло - 1) группа схем «И 4 закрываетс , прекраща  поступление импульсов Al на вход схемы вычитани  9, а схема совпадени  11 открываетс .After the counting of the counter 3 (Ouv Lo - 1), the < 4 > group of circuits is closed, stopping the flow of Al pulses to the input of the subtraction circuit 9, and the coincidence circuit 11 is opened.

При очередной импульс переполнени  счетчика 2 через врем  задержки элемента 10 устанавливает счетчик 3 в исходное состо ние и записывает «единицу в счетчик-указатель степенг 8. Дальнейша  работа устройства происходит аналогично вышеизложенному . Отсчет результата Лв..1х проводитс  в видеAt the next impulse of overflow of the counter 2, after the delay time of the element 10 sets the counter 3 to the initial state and writes "one" to the counter-index of the degrees 8. The further operation of the device occurs similarly to the above. The reading of the result of Lv..1x is held in the form

+ . +.

- Р- R

Ло  Lo

где ЛЕЫХ - код Б счетчике 3; р - код в счетчике 8.where LEYH - code B counter 3; p - code in the counter 8.

При возможны также случаи переполнени  счетчика 3 импульсами с блока 12 до прихода импульса переполнени  счетчика 2. Последующа  работа схемы и в этом случае происходит аналогично изложенному.If there are also possible cases of overflow of the counter with 3 pulses from block 12 before the arrival of the overflow pulse of counter 2. Subsequent operation of the circuit in this case occurs similarly to the above.

Таким образом, введение блока задани  па ,аХThus, the introduction of the unit pa, aX

раметра а при реализации функции у When the function is implemented,

1 + аХ1 + aX

схемы совпадени  и счетчика-указател  стенени масштабного коэффициента позвол ет расширить фуикциональные возможности преобразовател .coincidence circuits and a scale factor sillary pointer allows the functional possibilities of the converter to be expanded.

Предмет изобретени Subject invention

Функциональный преобразователь, содержан;ий счетчнкн, подключенные к двум группам схем «РЬ, выход одной из которых соединен со схемой вычитани  неносредственно, а выход другой и выход первого счетчика - через схему «ИЛИ, выход первого счетчика св зан с элементом задержки н с управл емым делителем частоты, выход которого нодключен к входу первого счетчика, отличающийс  тем, что, с целью расширени  его функциональных возможносте1, в него введены счетчик-указатель масштабного коэффициента, подключенный к выходу второго счетчика, блок задани  нара.метра, схема «И и схема «ИЛИ, один из входов которой через блок задани  параметра соединен с выходом схемы вычитани , а другой вход через схему «И св зан с выходом элемента задержки, при этом разр диые выходы счетчика соединены с другими входами схемы «И.The functional converter contains; they are connected to two groups of Pb circuits, the output of one of which is connected to the subtraction circuit directly, and the output of the other and the output of the first counter are connected via the OR circuit, the output of the first counter frequency divider, the output of which is connected to the input of the first counter, characterized in that, in order to expand its functionality 1, a scale-index indicator connected to the output of the second counter, block back No meter, “AND and OR” OR circuit, one of the inputs of which is connected to the output of the subtraction circuit through the parameter setting block, and another input through the AND circuit to the output of the delay element, while the discharge outputs of the counter are connected to others the inputs of the circuit "I.

SU1787312A 1972-05-22 1972-05-22 SU413487A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1787312A SU413487A1 (en) 1972-05-22 1972-05-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1787312A SU413487A1 (en) 1972-05-22 1972-05-22

Publications (1)

Publication Number Publication Date
SU413487A1 true SU413487A1 (en) 1974-01-30

Family

ID=20515000

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1787312A SU413487A1 (en) 1972-05-22 1972-05-22

Country Status (1)

Country Link
SU (1) SU413487A1 (en)

Similar Documents

Publication Publication Date Title
SU413487A1 (en)
SU372681A1 (en) G "" CHSSESIOZNAIAI
SU364095A1 (en) DIFFERENTIAL CONVERTER OF TWO SIGNALS
SU512468A1 (en) Dividing device
SU600513A1 (en) Digital meter of quasiharmonic signal time period
SU630628A1 (en) Multiplier
SU657441A1 (en) Arrangement for converting the sum of pulse-frequency signals into code
SU596944A1 (en) Pulse-frequency multiplier/divider
SU792264A1 (en) Apparatus for calculation of indicator discharge diagrams
SU368583A1 (en) MEASURING TIME INTERVALS
SU613500A1 (en) Time interval-to-code converter
SU473121A1 (en) Digital Phase Phase Meter
SU940154A2 (en) Pulse repetition frequency multiplier
SU428548A1 (en) FREQUENCY CONVERTER CODE
SU798831A1 (en) Frequency multiplier
SU418857A1 (en)
SU597980A1 (en) Digital deviometer
SU570064A1 (en) Pulse sequence frequency multiplicator
SU798814A1 (en) Device for comparing numbers
SU402822A1 (en) DIGITAL PHASE? LETER
SU449438A1 (en) Number to code converter
SU396822A1 (en)
SU486487A1 (en) The method of controlling the pulse coefficient
SU432494A1 (en) POSSIBLE-PERFORMANCE DEVICE
SU375785A1 (en) NUMBER-PULSE FUNCTIONAL! at