SU402822A1 - DIGITAL PHASE? LETER - Google Patents

DIGITAL PHASE? LETER

Info

Publication number
SU402822A1
SU402822A1 SU1709572A SU1709572A SU402822A1 SU 402822 A1 SU402822 A1 SU 402822A1 SU 1709572 A SU1709572 A SU 1709572A SU 1709572 A SU1709572 A SU 1709572A SU 402822 A1 SU402822 A1 SU 402822A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
key
trigger
output
leter
Prior art date
Application number
SU1709572A
Other languages
Russian (ru)
Inventor
П. Панько С.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1709572A priority Critical patent/SU402822A1/en
Application granted granted Critical
Publication of SU402822A1 publication Critical patent/SU402822A1/en

Links

Landscapes

  • Measuring Phase Differences (AREA)

Description

1 one

Изобретение относитс  к области фазоизмерительной техники.The invention relates to the field of phase-measuring technology.

Известные цифровые фазометры, содержащие формирующие устройства, триггер, ключевые схемы, линии задержки, квантующий генератор, делитель, суммирующий счетчик, ключи, сумматор-индикатор и схемы совпадений , сложны конструктивно.Known digital phase meters containing formers, trigger, key circuits, delay lines, quantizing generator, divider, summing counter, keys, adder-indicator, and coincidence circuits are structurally complex.

Дл  упрощени  конструкции предлагаемый фазометр дополнительным триггером, схемой «ИЛИ, двум  дополнительными ключевыми схемами и схемой антисовпадений, входы которой соединены с выходами тактового генератора и параллельно с входом дополнительной ключей схемы и одновременно соединены с выходом второй ключевой схемы, при этом выходы дополнительных ключевых схем подключены к входам схемы «ИЛИ, выход которой соединен с входом суммирующего -счетчика , а выход дополнительного триггера, управл емого одним из формирователей, соединен с входами дополнительных ключевых схем и с входом сумматора-индикатора.To simplify the construction, the proposed phase meter with an additional trigger, an OR circuit, two additional key circuits and an anti-coincidence circuit, the inputs of which are connected to the clock generator outputs and parallel to the input of the additional circuit keys and simultaneously connected to the output of the second key circuit, while the outputs of additional key circuits are connected to the inputs of the OR circuit, the output of which is connected to the input of the summing -meter, and the output of the additional trigger controlled by one of the drivers, is connected to additional key strokes and with an input circuit of the adder-indicator.

На чертеже представлена блок-схема описываемого фазометра, содержащего формирующие устройства 1, 2, управл емый триггер 3, линию задержки 4, триггеры 5, 6, ключевые схемы 7-10, схему «ИЛИ 11, суммирующий счетчик 12, счетчик 13, группу ключей 14, схему совпадений 15, схему антисовпадений 16,The drawing shows a block diagram of the described phase meter comprising forming devices 1, 2, controlled trigger 3, delay line 4, triggers 5, 6, key circuits 7-10, OR 11 circuit, summing counter 12, counter 13, key group 14, the matching scheme 15, the anti-matching scheme 16,

сумматор-индикатор 17, делитель частоты 18 и квантующий генератор 19. Фазометр работает следующим образом. Формирующие устройства 1 и 2 выдел ют положительные нулевые переходы исследуемых напр жений. Под воздействием импульсов формирующих устройств триггер 3 формирует пр моугольные импульсы, поступающие на ключевую схему 7, на второй вход которой подают импульсы квантующего генератора 19. С выхода схемы 6 -пачки импульсов через ключевую схему 9 в течение времени, формируемого делителем 18 и триггером 6, проход т на вход ключевой схемы 8, управл емой триггером 5. и на вход схемы антисовпадений 16. На выходе схемы антисовпадений по вл ютс  импульсы лишь тогда, когда их нет на выходе схемы 9. С выхода схемы антисовпадений 16 импульсы поступают на ключевую схему 10, управл емую триггером 5. Перед началом измерений триггер 5 устанавливаетс  в такое положение, что открываетс  ключева  схема 8, а сумматор-индикатор 17 включаетс  на сложение.the adder indicator 17, the frequency divider 18 and the quantizing generator 19. The phase meter operates as follows. Forming devices 1 and 2 produce positive zero transitions of the stresses under study. Under the influence of impulses of forming devices, trigger 3 generates rectangular impulses arriving at key circuit 7, to the second input of which impulses of quantizing oscillator 19 are output. pass to the input of the key circuit 8, controlled by the trigger 5. and to the input of the anti-coincidence circuit 16. At the output of the anti-coincidence circuit, pulses appear only when they are not at the output of circuit 9. From the output of the anti-coincidence circuit, 16 pulses arrive to the key circuit 10 controlled by the trigger 5. Before the measurements are started, the trigger 5 is set to such a position that the key circuit 8 is opened and the adder 17 is switched on for addition.

Имлульс конца периода (он же - импульс начала следующего периода) с выхода формировател  1 через группу ключей 14 переносит содержимое суммирующего счетчика 12 в сум .матор-индикатор 17, который включен в режимThe impulse of the end of the period (it is also the impulse of the beginning of the next period) from the output of driver 1 through the group of keys 14 transfers the contents of summing counter 12 to the sum of indicator-indicator 17, which is included in the mode

сложени . Через линию задержки 4 произвоaddin Through delay line 4

SU1709572A 1970-10-29 1970-10-29 DIGITAL PHASE? LETER SU402822A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1709572A SU402822A1 (en) 1970-10-29 1970-10-29 DIGITAL PHASE? LETER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1709572A SU402822A1 (en) 1970-10-29 1970-10-29 DIGITAL PHASE? LETER

Publications (1)

Publication Number Publication Date
SU402822A1 true SU402822A1 (en) 1973-10-19

Family

ID=20491519

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1709572A SU402822A1 (en) 1970-10-29 1970-10-29 DIGITAL PHASE? LETER

Country Status (1)

Country Link
SU (1) SU402822A1 (en)

Similar Documents

Publication Publication Date Title
SU402822A1 (en) DIGITAL PHASE? LETER
SU588505A1 (en) Digital phase meter for measuring instantaneous phase shift
SU457936A1 (en) Device for determining the orthogonality of two vectors
SU512468A1 (en) Dividing device
SU758473A1 (en) Frequency multiplier
SU938196A1 (en) Phase-shifting device
SU777824A1 (en) Retunable pulse repetition frequency divider
SU469098A1 (en) Overlap digital phase meter
SU398879A1 (en) INTEREST FREQUENCY
SU1205050A1 (en) Apparatus for measuring absolute frequency deviation
SU1046922A1 (en) Frequency standard
SU918884A1 (en) Digital phase/frequency meter
SU548832A1 (en) Multistable watch
SU744951A1 (en) Scaling device
SU705371A1 (en) Digital phase meter
SU372681A1 (en) G "" CHSSESIOZNAIAI
SU869053A1 (en) Pulse frequency divider
SU630628A1 (en) Multiplier
SU479258A1 (en) Binary-decimal counter
SU808966A1 (en) Digital integration phase-meter
SU368583A1 (en) MEASURING TIME INTERVALS
SU813766A1 (en) Selector of pulses by repetition period
SU418857A1 (en)
SU464888A1 (en) Digital pulse duration meter
SU817614A1 (en) Digital meter of time-related position of square video pulse medium