SU961140A1 - Pulse recurrence rate to code integrating converter - Google Patents

Pulse recurrence rate to code integrating converter Download PDF

Info

Publication number
SU961140A1
SU961140A1 SU813247800A SU3247800A SU961140A1 SU 961140 A1 SU961140 A1 SU 961140A1 SU 813247800 A SU813247800 A SU 813247800A SU 3247800 A SU3247800 A SU 3247800A SU 961140 A1 SU961140 A1 SU 961140A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
pulse
output
counter
code
Prior art date
Application number
SU813247800A
Other languages
Russian (ru)
Inventor
Лев Васильевич Крюков
Сергей Васильевич Куликов
Леонид Петрович Колобаев
Ирина Григорьевна Китаина
Михаил Васильевич Щепихин
Original Assignee
Предприятие П/Я А-1923
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1923 filed Critical Предприятие П/Я А-1923
Priority to SU813247800A priority Critical patent/SU961140A1/en
Application granted granted Critical
Publication of SU961140A1 publication Critical patent/SU961140A1/en

Links

Description

Изобретение относится к измерительной технике и предназначено для использования в системах автоматики, в измерительных и вычислительных системах, в частности для сопряжения частотных датчиков с цифровой вычи- 5 слительной машиной.The invention relates to measuring equipment and is intended for use in automation systems, in the measuring and computing systems, in particular for coupling frequency sensors with digital If we subtract 5 to computational machine.
Известен преобразователь частоты следования импульсов в код, построенный на основе счетчиков с переключающими устройствами на входе, которые производят счет импульсов в течение эталонного интервала времени[1}.A known converter of the pulse repetition rate into a code constructed on the basis of counters with switching devices at the input, which produce a pulse count during a reference time interval [1}.
Недостатком его является низкая 15 точность.Its drawback is the low 15 precision.
Наиболее.близким к изобретению по технической сущности является преобразователь, содержащий первый й второй счетчики, блок переписи кода, 20 запоминающий регистр,блок управления, генератор тактовых импульсов, присоединенный своим выходом к управляющему входу распределительного .The closest to the invention in technical essence is a converter containing the first and second counters, a code rewriting unit, 20 a memory register, a control unit, a clock generator connected with its output to the distribution control input.
блока, включающего в себя счетный триггер и два элемента И [2].block, which includes a counting trigger and two elements And [2].
Недостаток известного устройства состоит в том, что в нем возможна погрешность при переключении распределительного блока.A disadvantage of the known device is that it may be an error when switching the distribution block.
Если момент переключения распределительного блока происходит во время действия импульса,то один и тот же импульс может поступить на вход одного счетчика, а в остальное время после переключения он окажется на входе другого счетчика. При этом один и тот же импульс будет сосчитан дважды, т.е. появится погрешность.If the moment of switching the distribution block occurs during the pulse, then the same pulse can be received at the input of one counter, and the rest of the time after switching, it will be at the input of another counter. In this case, the same pulse will be counted twice, i.e. an error will appear.
Целью изобретения является повышение точности преобразования за счет устранения указанной погрешности.The aim of the invention is to increase the accuracy of the conversion by eliminating the specified error.
Поставленная цель достигается тем, что в интегрирующий преобразователь частоты следования импульсов в код, содержащий генератор тактовых импульсов, выходы которого подключены кThis goal is achieved by the fact that in the integrating converter of the pulse repetition rate into a code containing a clock generator, the outputs of which are connected to
Входу блока управления и управляющемуControl unit input and control
96114ο 4 входу распределительного блока,.первый и второй выходы которого подключены соответственно к первому и второму входам блока переписи кода, управляющий вход которого соединен с $ первым выходом блока управления, установочными входами двух счетчиков и управляющим входом запоминающего регистра, информационный вход которого подключен к выходу блока переписи ко· ю да, третий и четвертый выходы распределительного блока соединены со счетными входами соответственно первого и второго счетчиков, выходы ко-, торых подключены к входам блока пе- is реписи кодов, введены два одновибратора, два элемента И, RS-триггер, четыре дифференцирующие цепи и четыре диода, причем прямой и инверсный выходы триггера младшего раз- ' 30 ряда первого счетчика подключены соответственно через последовательно соединенные первые дифференцирующую цепь и диод и через последовательно соединенные вторые дифференцирую- 25 щую цепь и диод к входу первого одновибратора , выход которого соединен с первым входом первого элемента И, прямой и инверсный выходы триггера младшего разряда второго счетчика зо подключены соответственно через последовательно соединенные третьи дифференцирующую цепь и диод и через последовательно соединенные четвертые дифференцирующую цепь и диод к входу 35 второго одновибратора, выход которого соединен с вторым входом первого элемента И, третий вход которого подключен к второму выходу блока управления, а выход - к R-входу RS- 40 триггера, S-вход которого соединен с входной шиной и первым входом второго элемента И, а прямой выход - с вторым входом второго элемента И, выход которого подключен к информацион- <5 ному входу распределительного блока.96114ο 4 inputs of the distribution block, the first and second outputs of which are connected respectively to the first and second inputs of the code coding block, the control input of which is connected to the $ first output of the control block, the installation inputs of two counters and the control input of the memory register, the information input of which is connected to the output the census block to · yes, the third and fourth outputs of the distribution block are connected to the counting inputs of the first and second counters, respectively, the outputs of which are connected to the inputs of the block e is the Census codes administered two monostable, two AND gates, RS-trigger, four differentiating circuits and four diodes, the direct and inverse outputs of the flip-flop Jr. different 'number of the first counter 30 are connected respectively through the series-connected first differentiating circuit and a diode, and through a series-connected second differentiating circuit 25 and a diode to the input of the first one-shot, the output of which is connected to the first input of the first element And, direct and inverse outputs of the trigger of the least significant discharge of the second counter respectively, through a third differentiating circuit and a diode connected in series and a fourth differentiating circuit and a diode connected in series to the input 35 of the second one-shot, the output of which is connected to the second input of the first element And, the third input of which is connected to the second output of the control unit, and the output to R - RS- 40 input of a trigger, the S-input of which is connected to the input bus and the first input of the second And element, and the direct output - to the second input of the second And element, whose output is connected to the information <5 dividing block.
На фиг. 1 представлена функциональная схема интегрирующего преобразователя частоты следования импульсов в код·) на фиг. 2 - диаграмма напряжений. so In FIG. 1 is a functional diagram of an integrating converter of the pulse repetition rate into a code ·) in FIG. 2 is a stress diagram. so
Интегрирующий преобразователь частоты следования импульсов в код содержит первый 1 и второй 2 счетчики, блок 3 переписи кода, запоминающий регистр 4, блок 5 управления, генера- 55 тор 6 тактовых импульсов, присоединенный своим выходом к управляющему входу распределительного блока 7, включающего в себя счетный триггер 8, и элементы Й 9 и 10, первый 11 и второй 12 одновибраторы, дифференцирующие цепи 13“16, диоды ,17”20, триггеры 21 и 22 младшего разряда соответственно первого 1 и второго 2 . счетчиков, элемент И 23, RS-триггер 24, элемент И 25 и шину 26 входного сигнала 27.Integrating the pulse repetition frequency converter to the code 1 comprises a first and second counters 2, 3 code block census storage register 4, a control unit 5, a generator 55 Torr 6 clock pulses, its output connected to the control input of the junction block 7, comprising a counting trigger 8, and elements Y 9 and 10, the first 11 and second 12 single vibrators, differentiating circuits 13 “16, diodes, 17” 20, triggers 21 and 22 of the lower order, respectively, of the first 1 and second 2. counters, element And 23, RS-trigger 24, element And 25 and bus 26 of the input signal 27.
Преобразователь работает следующим образом.The converter operates as follows.
В определенный момент времени первый счетчик 2 обнулен по команде от блока 5 управления, а состояние второго счетчика соответствует числу поступивших на его вход импульсов. В этот момент приходит очередной тактовый импульс (фиг;2 а) с генератора 6, который переводит счетный триггер 8 в единичное состояние (RS-триггер 24 также находится в единичном состоянии). Входные импульсы (фиг.2г) поступают через входную шину 26 на первый вход элемента И 25. Так как на второй вход элемента И 25 поступает единичный сигнал, импульсы проходят на информационный вход распределительного блока 7, входные· импульсы далее'Поступают на первые входы элементов И 9 и Ю. Так как на второй вход элемента И 9 подан единичный сигнал с прямого выхода счетного триггера 8, входные импульсы проходят на счетный вход первого счетчика 1(фиг.2д)и не проходят на выход элемента И 10, на второй·вход которого подан сигнал логического нуля с инверсного выхода счетного триггера 8. По команде с блока 5 управления, поданной на блок 3 переписи кода (фиг.2б), код из счетчика 2 переносится в регистр 4. Следующая команда (фиг.2 в) от блока 5 управления производит обнуление второго счетчика 2. Первый счетчик 1 производит счет входных импульсов до прихода следующего тактового импульса, который переводит счетный триггер 8 в противоположное (нулевое)' состояние. Далее процесс повторяется, только входные импульсы поступают на счетный вход второго счетчика 2 (фиг.2 е) ,. второй счетчик работает в режиме.суммирования, а первый сохраняет накопленный код для передачи в выходной регистр, т.е. на выход преобразователя.At a certain point in time, the first counter 2 is reset by command from the control unit 5, and the state of the second counter corresponds to the number of pulses received at its input. At this moment, the next clock pulse comes (Fig ; 2 a) from the generator 6, which translates the counting trigger 8 into a single state (RS-trigger 24 is also in a single state). The input pulses (Fig.2d) are fed through the input bus 26 to the first input of the And 25 element. Since a single signal arrives at the second input of the And 25 element, the pulses pass to the information input of the distribution block 7, the input pulses are hereinafter referred to as the first inputs of the elements Both 9 and Yu. Since a single signal from the direct output of the counting trigger 8 is applied to the second input of the And 9 element, the input pulses pass to the counting input of the first counter 1 (Fig.2d) and do not pass to the output of the And 10 element, to the second · input which is fed a logical zero signal with inverse the second output of the counting trigger 8. At the command from the control unit 5, submitted to the code rewriting unit 3 (Fig.2b), the code from the counter 2 is transferred to register 4. The next command (Fig.2c) from the control unit 5 resets the second counter 2. The first counter 1 counts the input pulses until the next clock pulse arrives, which transfers the counting trigger 8 to the opposite (zero) state. Further, the process is repeated, only the input pulses arrive at the counting input of the second counter 2 (Fig.2 e),. the second counter operates in the summing mode, and the first stores the accumulated code for transmission to the output register, i.e. to the output of the converter.
При каждом срабатывании триггера младшего разряда первого счет5 961140 6 чика 1, напряжение с его прямого и инверсного выходов (фиг.2 ж, и) дифференцируется цепями 13 и Т4, и каж-? дый положительный фронт с их входов поочерёдно через диоды 17. и 18 про- - 5 ходит на вход первого одновибратора 11 (фиг.2 м),на выходе которого появляется импульс (фиг.2п) при каждом опрокидывании триггера 21 младшего разряда первого счетчика 1.· ЮEach time the trigger of the lower order of the first counter is triggered, 5 961140 6 chic 1, the voltage from its direct and inverse outputs (Fig. 2 g, and) is differentiated by circuits 13 and T4, and each the first positive front from their inputs alternately through diodes 17. and 18 passes to the input of the first one-shot 11 (Fig. 2 m), at the output of which there is a pulse (Fig. 2p) with each rollover of the trigger 21 of the least significant discharge of the first counter 1 .· YU
Аналогично при каждом опрокидывании триггера 22 младшего разряда второго счетчика 2 появляется импульс на выходе второго, одновибратора (фиг.2р). 15Similarly, with each rollover of the trigger 22 of the lower order of the second counter 2, a pulse appears at the output of the second one-shot (Fig.2p). fifteen
Напряжение с его прямого и инверсного выходов (фиг.2 к,л) дифференцируется цепями 15 и 16 и каждый положительный фронт с их выходов поочередно через диоды -19 и 20 про- 20 ходит на вход одновибратора 12(фиг.2н), на выходе которого.появляется импульс при каждом опрокидывании триггера 22 младшего разряда счетчика 2 (фиг.2р). 25The voltage from its direct and inverse outputs (Fig. 2 k, l) is differentiated by circuits 15 and 16, and each positive front from their outputs alternately passes through diodes -19 and 20 to the input of a single-shot 12 (Fig. 2n), at the output which there is an impulse at each rollover of the trigger 22 of the lower order of the counter 2 (fig.2p). 25
В случае совпадения заднего фронта тактового импульса с входным импульсом (импульс 27 на фиг.2г), данный входной импульс поступает на входы обоих'счетчиков (фиг.2д,е). до Триггеры 21 и 22 младшего разряда обоих счетчиков почти одновременно срабатывают и следовательно срабатывают оба одновибратора 11 и 12 . Длительность входных импульсов од- 35 новибраторов выбрана больше длительности входного импульса, но меньше минимального периода следования вход.ных импульсов. Поэтому импульсы, ’поступающие на первый и второй входы 40 элемента И 23, частично совпадают во времени и на выходе элемента И 23 появляется импульс (фиг.2 с), на третий вход элемента И 23 всегда подан единичный сигнал, за исключением 45 случая, рассмотренного ниже. Импульс с выхода элемента И 23 переводит RS-триггер 24 в нулевое состояние, в результате чего на вход второго элемента И 25 подается запрещающий сигнал. Поэтому очередной входной импульс с шины 26 через элемент И 25 не проходит на соответствующий счетчик, за счет чего получатеся необходимая коррекция ошибки из-за двойного счета двумя счетчиками импульса 27 (фиг.2г). Импульс, не попавший на счетчики, поступает однако на S-вход RS-триггера 24, который задним фронтом импульса переводится в единичное состояние, открывая элемент И 25 для прохождения следующих входных импульсов.If the trailing edge of the clock pulse coincides with the input pulse (pulse 27 in FIG. 2d), this input pulse arrives at the inputs of both counters (FIG. 2e, e). up to Triggers 21 and 22 of the lower order of both counters work almost simultaneously and therefore both single-shots 11 and 12 work. The duration of the input pulses of one- 35 vibrators is selected to be longer than the duration of the input pulse, but less than the minimum period of the input pulses. Therefore, the pulses arriving at the first and second inputs 40 of the And 23 element partially coincide in time and an impulse appears at the output of the And 23 element (Fig. 2 c), a single signal is always sent to the third input of the And 23 element, except for 45 cases, discussed below. The pulse from the output of the element And 23 puts the RS-trigger 24 in the zero state, as a result of which the inhibit signal is supplied to the input of the second element And 25. Therefore, the next input pulse from the bus 26 through the And 25 element does not pass to the corresponding counter, due to which the necessary error correction is obtained due to double counting by two pulse counters 27 (Fig. 2d). A pulse that does not reach the counters, however, is supplied to the S-input of the RS-flip-flop 24, which is brought into a single state by the trailing edge of the pulse, opening the And 25 element for the passage of the next input pulses.
Одновременное срабатывание одновибраторов 11 и 12, помимо расмотренного случая, возможно также в момент обнуления одного.из счетчиков импульсом с блока 5 (фиг.2в).Для предотвращения пропуска одного импульса элемент И 23 в этом случае запирается подачей на его третий вход нулевого сигнала с выхода блока 5 управления, который формируется с необходимым перекрытием по времени импульса обнуления (фиг.2в, импульсы показаны пунктиром).The simultaneous operation of the single vibrators 11 and 12, in addition to the case considered, is also possible at the time of zeroing one of the counters by a pulse from block 5 (Fig.2c). To prevent the passage of one pulse, the And 23 element in this case is blocked by supplying its third input with a zero signal the output of the control unit 5, which is formed with the necessary overlap in time of the zeroing pulse (Fig. 2c, the pulses are shown with a dashed line).
По сравнению с известными устройствами, в которых устранение указанной погрешности ведется соответствующим выбором параметров сигналов ( достаточно малая величина длительности импульсов, увеличение крутизны фронтов и др.), причем возможность двойного подсчета импульса все равно остается, в предлагаемом устройстве используется принцип обратной связи - устанавливается факт неправильной работы счетчиков и вносится необходимая коррекция. Поэтому изобретение без предъявления жестких требований к элементам, т.е. при снижении стоимости, позволяет повысить точности преобразования.Compared with known devices in which the indicated error is eliminated by an appropriate choice of signal parameters (a sufficiently small value of the pulse duration, an increase in the steepness of the edges, etc.), and the possibility of double pulse counting still remains, the proposed device uses the feedback principle - the fact is established incorrect operation of the meters and the necessary correction is made. Therefore, the invention without stricter requirements for the elements, i.e. while reducing cost, improves conversion accuracy.

Claims (2)

  1. (S) ИНТЕГРИРУЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ В КОД Изобретение относитс  к измерительной технике и предназначено дл  использовани  в системах автоматики, в измерительных и вычислительных системах , в частности дл  сопр жени  частотных датчиков с цифровой вычислительной машиной. Известен преобразователь частоты следовани  импульсов а код, построен ный на основе счетчиков с переключающими устройствами на входе, которые производ т счет импульсов в течение эталонного интервала времениtl Недостатком его  вл етс  низка  точность. Наиболее.близким к изобретению по технической сущности  вл етс  преобразователь , содержащий первый и второй счетчики, блок переписи кода, запоминающий регистр,блок управлени , генератор тактовых импульсов, присоединенный своим выходом к управл ющему входу распределительного блока, включающего в себ  счетный триггер и два элемента И 2 . Недостаток известного устройства состоит в том, что в нем возможна погрешность при переключении распределительного блока. Если момент переключени  распределительного блока происходит во врем  действи  импульса,то один и тот же импульс может поступить на вход одного счетчика, а в остальное врем  после переключени  он окажетс  на входе другого счетчика. При этом один и тот же импульс будет сосчитан дважды, т.е. по витс  погрешность. Целью изобретени   вл етс  повышение точности преобразовани  за счет устранени  указанной погрешности. Поставленна  цель достигаетс  тем, что в интегрирующий преобразователь частоты следовани  импульсов в код, содержащий генератор тактовых импульсов , выходы которого подключены к 0ХОДУ блока управлени  и управл ющему 396 входу распределительного блока,,первый и второй выходы которого подключены соответственно к первому и второму входам блока переписи кода, управл ющий вход которого соединен с первым выходом блока управлени , установочными входами двух счетчиков и управл ющим входом запоминающего ре гистра, информационный вход которого подключен к выходу блока переписи ко да, третий и четвертый выходы распределительного блока соединены со счетными входами соответственно первого и второго счетчиков, выходы которых подключены к входам блока переписи кодов, введены два одновибратора , два элемента И, RS-триггер, четыре дифференцирующие цепи и четыре диода, причем пр мой и инверсный выходы триггера младшего разр да первого счетчика подключены соответственно через последовательно соединенные первые дифференцирующую цепь и диод и церез последовательно соединенные вторые дифференцирующую цепь и диод к входу первого одновибратора , выход которого соединен с первым входом первого элемента И, пр мой и инверсный выходы триггера младшего разр да второго счетчика : подключены соответственно через последовательно соединеннь1е третьи диф ференцирую1|дую цепь и диод и через последовательно соединенные четверты дифференцирующую цепь и диод к входу второго одновибратора, выход которого соединен с вторым входом первого элемента И, третий вход которого подключен к второму выходу блока управлени , а выход - к R-входу RSтриггера , S-вход которого соединен с входной шиной и первым входом второго элемента И, а пр мой выход - с вторым входом второго элемента И, вы ход которого подключен к информацион ному входу распределительного блока. На фиг. 1 представлена функционал на  схема интегрирующего преобразова тел  частоты следовани  импульсов в КОД} на ф.иг. 2 - диаграмма напр жений . Интегрирующий преобразователь час тоты следовани  импульсов в код содержит первый t и второй 2 счетчики, блок 3 переписи кода, запоминающий р гистр 4, блок 5 управлени , генератор 6 тактовых импульсов, присоединенный своим выходом к управл ющему входу распределительного блока 7, 4 включающего в себ  счетный триггер 8, и элементы И 9 и 10, первый 11 и второй 12 одновибраторы, дифференцирующие цепи , диоды ,, тригг еры 21 и 22 младшего разр да соответственно первого 1 и второго 2 счетчиков, эле.мент И 23, RS-триггер 2k, элемент И 25 и шину 2б входного сигнала 27. Преобразователь работает следующим образом. В определенный момент времени первый счетчик 2 обнулен по команде от блока 5 управлени , а состо ние второго счетчика соответствует числу поступивших на его вход импульсов. В этот момент приходит очередной тактовый импульс (фиг:2 э) С генератора б, который переводит счетный триггер 8 в единичное состо ние (RS-триг-гер также находитс  в единичном состо нии). Входные импульсы (,фиг.2г) поступают через входную шину 2б на первый вход элемента И 25. Так как на второй вход элемента И 25 поступает единичный сигнал, импульсы проход т на информационный вход распределительного блока 7, входныеимпульсы далее-поступают на первые входы элементов И 9 и 10. Так как на второй вход элемента И 9 подан единичный сигнал с пр мого выхода счетного триггера 8, входные импульсы проход т на счетный вход первого счетчика Г(фиг.2д и не про .ход т на выход элемента И 10, на второй-вход которого подан сигнал логического нул  с инверсного выхода счетного триггера 8. По команде с блока 5 управлени , поданной на блок 3 переписи кода (фиг.2б, код из счетчика 2 переноситс  в регистр . Следующа  команда (фиг.2 в от блока 5 управлени  производит обнуление второго счетчика (S) INTEGRATING CONVERTER OF FREQUENCY OF FOLLOWING PULSES IN THE CODE The invention relates to measurement technology and is intended for use in automation systems, measurement and computing systems, in particular for coupling frequency sensors to a digital computer. A pulse frequency converter is known and a code constructed on the basis of counters with switching devices at the input, which produce a counting of pulses during the reference time interval. The disadvantage of it is low accuracy. The closest to the invention of the technical nature is a converter comprising first and second counters, a code rewriting unit, a memory register, a control unit, a clock pulse generator, connected by its output to a control input of a distribution unit including a counting trigger and two elements AND 2 . A disadvantage of the known device is that it is possible error when switching the distribution unit. If the moment of switching of the distribution block occurs during the action of a pulse, then the same pulse can arrive at the input of one counter, and at the rest of the time after switching it will turn out to be at the input of another counter. In this case, the same impulse will be counted twice, i.e. by Wits error. The aim of the invention is to improve the accuracy of the conversion by eliminating the indicated error. The goal is achieved by integrating a pulse following frequency converter into a code containing a clock generator, the outputs of which are connected to the control unit 0 INPUT and the control unit 396 of the distribution block whose first and second outputs are connected to the first and second blocks of the census, respectively. the code, the control input of which is connected to the first output of the control unit, the installation inputs of two counters and the control input of the memory register, the information input of which It is connected to the output of the census block, the third and fourth outputs of the distribution block are connected to the counting inputs of the first and second counters, respectively, the outputs of which are connected to the inputs of the code rewriting block, two single vibrators, two And, RS flip-flop elements, four differentiating circuits and four diodes, with the direct and inverse outputs of the low-order trigger of the first counter connected respectively through a series connected first differentiating circuit and a diode and connected through a series connected the second differentiating circuit and the diode to the input of the first one-shot, the output of which is connected to the first input of the first element I, the direct and inverse outputs of the low-order trigger of the second counter: connected, respectively, through a series connected third differential circuit and a diode and through serially connected quarters the differentiating circuit and the diode to the input of the second one-shot, the output of which is connected to the second input of the first element I, the third input of which is connected to the second output of the control unit, and the output - to the R input of the RS trigger, the S input of which is connected to the input bus and the first input of the second element I, and the direct output to the second input of the second element I whose output is connected to the information input of the distribution unit. FIG. Figure 1 shows the functional for the integrating transform transform of the pulse frequency pulse bodies in the CODE} on f.ig. 2 is a voltage chart. The integrating pulse-to-code-to-code converter contains the first t and second 2 counters, a code rewriting unit 3, a memory register 4, a control unit 5, a clock pulse generator 6 connected by its output to a control input of a distribution unit 7, 4 including counting trigger 8, and elements 9 and 10, the first 11 and second 12 single vibrators, differentiating circuits, diodes, triggers 21 and 22 low-order bits, respectively, of the first 1 and second 2 counters, element I 23, RS flip-flop 2k , element 25 and bus 2b of the input signal 27. The Converter operates as follows. At a certain point in time, the first counter 2 is reset by a command from control unit 5, and the state of the second counter corresponds to the number of pulses received at its input. At this moment, another clock pulse arrives (FIG. 2 e) C of generator b, which converts counting trigger 8 into a single state (the RS-flip-ger is also in a single state). The input pulses (Fig. 2d) are fed through the input bus 2b to the first input of the And 25 element. Since the second input of the And 25 element receives a single signal, the pulses pass to the information input of the distribution block 7, the input pulses are then fed to the first inputs of the elements Both 9 and 10. Since the second input of the element And 9 is given a single signal from the direct output of the counting trigger 8, the input pulses pass to the counting input of the first counter G (Fig. 2d and do not pass to the output of the element 10, the second input is a logical zero signal with an inv rsnogo countable output latch 8. On command from the control unit 5, filed on census block 3 code (2b code from the counter 2 is transferred to the register. The next command (in Figure 2 by the control unit 5 produces the second reset counter
  2. 2. Первый счетчик 1 производит счет входных импульсов до прихода следующего тактового импульса , который переводит счетный триггер 8 в противоположное (нулевое состо ние. Далее процесс повтор етс , только входные импульсы поступают на счетный вход второго счетчика 2 (фиг.2 е) , второй счетчик работает в режиме.суммировани , а первый сохран ет накопленный код дл  передачи в выходной регистр, т.е. на выход преобразовател . При каждом срабатывании триггера 21 младшего разр да первого счетчика 1, напр жение с его пр мого и инверсного выходов (фиг.2 ж, и) дифференцируетс  цеп ми 13 и т4, и каж-г дый положительный фронт с их входов поочерёдно через диоды 17. и 18 проходит на вход первого одновибратора 11 (фиг.2 м),на выходе которого по вл етс  импульс (фиг.2п) при каждом опрокидывании триггера 21 младшего разр да первого счетчика 1. Аналогично при каждом опрокидывании триггера 22 младшего разр да вто porq счетчика 2 по вл етс  импульс на выходе второго.одновибратора (фиг,2р). Напр жение с его пр мого и инверс ного выходов (фиг.2 к,л) дифференцируетс  цеп; ми 15 и 1б и каждый положительный фронт с их выходов поочередно через диоды -19 и 20 проходит на вход одновибратора 12(фиг.2 на выходе которого .по вл етс  импульс при каждом опрокидывании триггера 22 младшего разр да счетчика 2 (фиг.2р). В случае совпадени  заднего фронта тактового импульса с входным импульсом (импульс 27 на фиг.2г), данный входной импульс поступает на входы обоихсчетчирсов (фиг.2д,е). Триггеры 21 и 22 младшего разр да обоих счетчиков почти одновременно срабатывают и следовательно срабатывают оба одновибратора 11 и 12 , Длительность входных импульсов одновибраторов выбрана больше длительности входного импульса, но меньше минимального периода следовани  вход . ных импульсов. Поэтому импульсы, поступающие на первый и второй входы элемента И 23 частично совпадают во времени и на выходе элемента И 23 по вл етс  импульс (фиг.2 с), на тре тий вход элемента И 23 всегда подан единичный сигнал, за исключением случа , рассмотренного ниже. Импульс с выхода элемента И 23 переводит RS-триггер 2k в нулевое состо ние , в результате чего на вход второ го элемента И 25 подаетс  запрещающий сигнал. Поэтому очередной входной импульс с шины 2б через элемент И 25 не проходит на соответствующий счетчик, за счет чего получатес  необходима  коррекци  ошибки из-за дво ного счета двум  счетчиками импульса 27 (фиг.2г). Импульс, не попавший на счетчики, поступает однако на S-вход RS-триггера , который зад9 О6 ним фронтом импульса переводитс  в единичное состо ние, открыва  элемент И 25 дл  прохождени  следующих входных импульсов. Одновременное срабатывание одновибраторов 11 и 12, помимо расмотренного случа , возможно также в момент обнулени  одного,из счетчиков импульсом с блока 5 (фиг.2в),Дл  предотвращени  пропуска одного имПульса элемент И 23 в этом случае запираетс  подачей на его третий вход нулевого сигнала с выхода блока 5 управлени , который формирует-, с  с необходимым перекрытием по времени импульса обнулени  (фиг.2в, импульсы показаны пунктиром). По сравнению с известными устройствами , в которых устранение указанной погрешности ведетс  соответствующим выбором параметров сйгналой ( достаточно мала  величина длительности импульсов, увеличение крутизны фронтов и др.), причем возможность двойного подсчета импульса все равно остаетс , в предлагаемом устройстве используетс  принцип обратной св зи - устанавливаетс  факт неправильной работы счетчиков и вноситс  необходима  коррекци . Поэтому изобретение без предъ влени  жестких требований к элементам, т.е. при снижении стоимости, позвол ет повысить точности преобразовани . Формула изобретени  Интегрирующий преобразователь частоты следовани  импульсов в код, содержащий генератор тактовых импульсов , выходы которого подключены к входу блока управлени  и управл ющему входу распределительного блока, первый и второй выходы которого подключены соответственно к первому и второму входам блока переписи кода, управл ющий вход которого соединен с первым выходом блока управлени , установочными входами двух счетчиков и управл ющим входом запоминающего регистра, информационный вход которого подключен к выходу блока переписи кода, третий и четвертый выходы распределительного блока соединены с счетными входами соответственно первого и второго счетчиков, выходы которых подключены к входам блока переписи кодов, отличаю2. The first counter 1 counts the input pulses until the next clock pulse arrives, which transfers the counting trigger 8 to the opposite (zero state. Then the process repeats, only the input pulses arrive at the count input of the second counter 2 (Fig. 2e), the second the counter operates in the summing mode, and the first stores the accumulated code for transmission to the output register, i.e., to the output of the converter. Each time the low priority trigger 21 of the first counter 1 triggers, the voltage from its direct and inverse outputs (FIG. . 2 g, i) is differentiated by chains 13 and m4, and each positive front from their inputs alternately through diodes 17. and 18 passes to the input of the first single-oscillator 11 (Fig. 2 m), at the output of which an impulse ( fig. 2p) each time the trigger 21 of the lower bit of the first counter 1 flips over. Similarly, with each tip of the 22 low bit of the second porq of the counter 2 flips up, the output of the second single-vibrator appears on the second (fig, 2p). and inverse outputs (Fig. 2k, l) the chains are differentiated; 15 and 1b and each positive front from their outputs alternately through diodes -19 and 20 passes to the input of the one-shot 12 (figure 2, the output of which is a pulse at each tipping over of the trigger 22 low-order counter 2 (figure 2p) In case of a falling edge of the clock pulse with the input pulse (pulse 27 in Figure 2d), this input pulse enters the inputs of both counters (Figure 2d, e). The triggers 21 and 22 of the lower order of both counters almost simultaneously trigger and therefore both one-shot 11 and 12, Duration the input pulses of the one-shot are chosen longer than the input pulse, but less than the minimum follow-up period of the input pulses.Therefore, the pulses arriving at the first and second inputs of AND 23 partially overlap in time and an pulse appears at the output of AND 23 (Fig.2 ), the third input of the And 23 element is always given a single signal, except for the case discussed below.The impulse from the output of the And 23 element transfers the RS flip-flop 2k to the zero state, as a result of which the inhibiting sy drove Therefore, the next input pulse from bus 2b through element 25 does not pass to the corresponding counter, due to which correction of the error due to double counting with two pulse counters 27 is necessary (fig.2d). The impulse that did not hit the counters, however, arrives at the S input of the RS flip-flop, which is driven back by the pulse front to the unit state, opening element 25 for passing the following input pulses. Simultaneous operation of one-shot 11 and 12, in addition to the examined case, it is also possible at the moment of zeroing one of the counters with a pulse from block 5 (Fig. 2b). To prevent one impulse from being passed, the element 23 in this case is locked by feeding its third input zero signal the output of the control unit 5, which forms, with the necessary overlap in time of the zero pulse (Fig. 2c, the pulses are shown in dashed lines). Compared with the known devices, in which the elimination of the specified error is carried out by appropriate selection of the signal parameters (the pulse duration is quite small, the increase in the steepness of the fronts, etc.), the possibility of double pulse counting still remains, in the proposed device the feedback principle is set the fact of incorrect operation of the counters and the necessary correction is made. Therefore, the invention without strict requirements to the elements, i.e. while reducing the cost, it improves conversion accuracy. The invention integrates a pulse frequency converter into a code comprising a clock generator, the outputs of which are connected to the input of the control unit and the control input of the distribution unit, the first and second outputs of which are connected respectively to the first and second inputs of the code rewriting unit, the control input of which is connected with the first output of the control unit, the installation inputs of two counters and the control input of the memory register, whose information input is connected to the output Lok code census, third and fourth outputs of the distribution unit connected to the counting inputs of the first and second counters, the outputs of which are connected to inputs of codes census block, characterized
SU813247800A 1981-02-20 1981-02-20 Pulse recurrence rate to code integrating converter SU961140A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813247800A SU961140A1 (en) 1981-02-20 1981-02-20 Pulse recurrence rate to code integrating converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813247800A SU961140A1 (en) 1981-02-20 1981-02-20 Pulse recurrence rate to code integrating converter

Publications (1)

Publication Number Publication Date
SU961140A1 true SU961140A1 (en) 1982-09-23

Family

ID=20942985

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813247800A SU961140A1 (en) 1981-02-20 1981-02-20 Pulse recurrence rate to code integrating converter

Country Status (1)

Country Link
SU (1) SU961140A1 (en)

Similar Documents

Publication Publication Date Title
SU961140A1 (en) Pulse recurrence rate to code integrating converter
GB1454531A (en) Frequency comparison circuit arrangements
SU1156070A1 (en) Device for multiplying frequency by code
RU1803970C (en) Pulse repetition frequency multiplier
SU1108439A1 (en) Device for multiplying codes together
SU590735A1 (en) Multiplication arrangement
SU1150760A1 (en) Device for counting number of pulses
SU450166A1 (en) Calculator of the difference of two numbers
SU1001089A2 (en) Divider
SU913325A1 (en) Digital meter of digital magnetic recording time intervals
SU1016792A1 (en) Computing device
SU430372A1 (en) DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES
SU395989A1 (en) Accumulating Binary Meter
SU512468A1 (en) Dividing device
RU1775840C (en) Frequency multiplier
SU563656A1 (en) Control device for distance-finder
SU1061128A1 (en) Device for data input/output
SU799119A1 (en) Discriminator of signal time position
SU553588A1 (en) Digital center for square video pulses
SU1723562A1 (en) Digital meter of ratio of time intervals
SU718931A1 (en) Modulo eight counter
SU424081A1 (en) MEASURING MEDIUM FREQUENCY PULSES
SU726671A1 (en) Digital non-coherent discriminator of delay of pseudorandom radio signal
SU645152A1 (en) Binary number comparing arrangement
SU1451832A1 (en) Variable-frequency pulser