SU1016792A1 - Computing device - Google Patents

Computing device Download PDF

Info

Publication number
SU1016792A1
SU1016792A1 SU813352131A SU3352131A SU1016792A1 SU 1016792 A1 SU1016792 A1 SU 1016792A1 SU 813352131 A SU813352131 A SU 813352131A SU 3352131 A SU3352131 A SU 3352131A SU 1016792 A1 SU1016792 A1 SU 1016792A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
trigger
node
Prior art date
Application number
SU813352131A
Other languages
Russian (ru)
Inventor
Олег Наумович Партала
Original Assignee
Partala Oleg N
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Partala Oleg N filed Critical Partala Oleg N
Priority to SU813352131A priority Critical patent/SU1016792A1/en
Application granted granted Critical
Publication of SU1016792A1 publication Critical patent/SU1016792A1/en

Links

Abstract

1. ИМИСЛИТЕЛЬНОЕ УСТРОЙСТВО/ содержащее упр|1вл емый генератор пр моугольных импульсов, подключенный входом .управлени  длительность{о импульсов к шИне ввода первого аргумекта , a входом управлени  дл т& ь рс ью пауз между импульсами - к ишне вв(ша второго аргумента, о т л и ч a ю (ц ё е с   тем, что, с целью пов1 111ени  точности вычислени  отнс иени  t ( в устройство дополнительно введены элементь И, счетчики, генератор товых 1шпульсов, блок сравнени  кодов , триггеры, элемент задержки и узел блокировки, соединенный песшым входой с первым входом первого элемента И и с пр мым выходом управл емого генератора пр моугольных импульсов, подключенного инверсньм BmogotoM к первому входу второго элемента И, соединенного выходом ро счетюм входом первого счетч ка a вторым входом - с выходом reiiepaToiHt тактовых импульсов и о в торым вхрпон первого элемента И, выхсщ пс ключен к счетнс «у входу вторЬхчэс чеФчйка, соединенного выхода1да разГр дов с первой группой вхЬдое.влсйкас Й1«неии  кодов, подключенного группой входов к выходам разр дов счетчика, a выхсздом - к вервр Bxoiety третьего элемента И, выход Kotbporo  вл етс  выходом модул  рёзульт&фа устройства и соединен с входакй о в1кулв и  счет - S чиков J втб1кш вхо см уэла б ок1фов -Щ ки, входом эадер жн и с ift-входом первого тригрврауподк Ьченногр S-входом к vaxofcif узла вломфовки , пр мым выходом - к третьего элемента И« a  йведх:н1А вы- вы- I ходом - к второго «рЯбРГера, 5 выход которого  шв ефс  АЕКОДОМ эна- Г ка peзyльтai a ус1рдйства, R-шссзд соединён с вьасодон элемента задержки, a D-вход с; вБосолнсж пед«апо ие а  ; второго счё7Ч1 а и с ретьнм входом узла блокировки, по к юпенйого четBepTfeDt вхсвом к вшоду переполнени  первого .1. Immunity device / containing a controlled | 1 input rectangular pulse generator, connected by the control input. The duration of the pulse to the input input of the first arc, and the control input for t & There are three pauses between pulses — the second point (second argument, the second argument (this is so that, in order to increase the accuracy of the calculation of reference t (the element I, the counters, generator 1-pulses, code comparison unit, triggers, delay element and blocking node connected by a pessy input to the first input of the first element I and to the direct output of a controlled generator of rectangular pulses connected by the inverse BmogotoM to the first input of the second element I connected by the output po account entry first counter a second input - with the output of the clock pulse reiiepaToiHt and about the second input of the first element, the output key is connected to the input at the input of the second connection connected to the first group of the first group of output signals and the first group of codes and nets codes, and the first codes, the codes, and the first codes. the outputs of the bits of the counter, and output - to the Vertex Bxoiety of the third element And, the output of Kotbporo is the output of the module of the result of the amp and the device and is connected to the input of the module and the account of the input of the module of the control unit, input eader and with the ift input of the first tripen d nogr S-input to the vaxofcif node of the clutter, direct output - to the third element AND “a yvedh: n1A output - I output - to the second“ ryABRGera, 5 output of which is by the control of the system, R- The link is connected to the delay element terminal, and the D input is from; v Bosnisszh ped “apo ie a; The second account of the second block and with the retnm input of the blocking node, according to a new type BepTfeDt input to the overflow of the first one.

Description

2. Устройство по п. 1, отличающеес  тем, что узел блокировки содержит элемент ИЛИ, триггер, элемёЕнт И и формирователь импуЛьсов, подключенный входом к первому входу узла блокировки, а выходом - к первому входу элемента И, соединенного2. The device according to claim 1, characterized in that the blocking node contains an OR element, a trigger, an element AND the shaper of impulses connected by an input to the first input of the blocking node, and an output to the first input of the And element connected

выходом с выходом узла блокировки, а вторым входом - с выходом триггера, подключенного R-входом к второму входу узла блокировки, а С-иходом -г к выходу элемента ИЛИ, входы которого соединены с третьим и четвертым входами узла блокировки.the output with the output of the blocking node, and the second input with the output of the trigger connected by the R input to the second input of the blocking node, and the C input provides the output to the OR element, whose inputs are connected to the third and fourth inputs of the blocking node.

Изобретение относитс  к автомати ке и вычислительной технике, в част ности к устройствам вычислени  отно г положительных значений аргументев х и ъ с представлением результата вычислени  в чiacтoтнo-импульсной форме. Известно устройство дл  вычислени  отношени , содержащее генератор тактовых импульсов, элемент задержки элемент И, счетчики и блок сравнени  кодов 1, Недостатком устройства  вл етс  ограниченные функциональные возможг ностй. Известно вычислительное устройство , содержащее суммирук ций и вычитаю щие блоки, блоки логарифмировани  и фильтр 2. . Недостатком данного устройства  в л етс  пониженна  точность вычислеj i ..... ВИЯ отношени  -у т. при х«у из-за ог . . TJ;i раниченности динамического диапазона блоков логарифмировани . Наиболее близким к предлагаемому  вл етс  вычислительное устройство, содержащее управл емый генератор пр  моугольных импульсов, подключенный входом управлени  длительностью импульсов к шине ввода первого аргумен та, входом управлени  длительностью пауз между импульсами - к шине ввода второго аргумента, а выходом - к вхо ду фильтра/ соединенного выходом с входами двух пиковых детекторов., под ключенных выходами к входам выходного сумматора 3, Недостатком этого устройства  вл  етс  пониженна  точность вычислени  отношени  А Т J ) Цель изобретени  - повышение точx v кости вычислени  отношени - : : Дл  достижени  поставленнЪй цели в вычислительное устройство, содержа щее, управл емый генератор пр моуголь ньис импульсов, подключенный входом управлени  длительностью импульсов к ишне ввода первого аргумента, а входом управлени  длительностью пауз между импульсами - к шине ввода второго аргумента, дополнительно введены элементы И, счетчики, генератор тактовых импульсов, блок сравнени  кодов, триггеры, элемент задержки и узел блокировки, соединенный первым входом с первым входом первого элемента И и с пр мым выходом управл емого генератора пр моугольных импульсов , подключенного инверсным выходом к первому входу второго элемента И, соединенного выходом со счетеым входом первого счетчика , а вторым входом - с выходом генератора тактовых импульсов и вторым входом первого элемента И, выход которого подключен к счетному входу второго счетчика, соединенного выходами разр дов с первой группой входов блока сравнени  кодов, подключенного .второй группой зходов к выходам разр да первого счетчика, а выходом к первому входу третьего элемента И, выход которого  вл етс  выходом модул  результата устройства и.соединен с вхЬдами обнулени  счетчиков, вторым входом узла блокировки, входом элемента задержки и с К входсм первого триггера, подключенного S-входом к выходу узла блокировки, пр мым выходом - к второму входу третьего элемента И, а инверсным выходом - к С-входу второго триггера, выход которого  вл етс  выходом знака результата устройства, R-вход соединен с выходом элемента задержки, а D-вход с выходом переполнени  второго счетчика и с третьим входом узла блокировки , подключенного четвертым входом к выходу переполнени  первого счетчика. При этом узел блокировки содержит элемент ИЛИ, триггер, элемент И и формирователь импульсов,.подк.гаоченмый входом к первому.входу узла блокировки , а выходом - к первому входу элемента И, соединенного выходом с эыхо ом узла блокировки, а вторым входом с выходом триггера, подключенного R-вкодом к второму входу узда блокировка, а С-входом - к выходу элемента ИЛИ, входы которого соедийены с третьим и четвертым входами узла блокировки. На фиг. 1 изображена блок-схет- а вычислительного устройства; на фиг. 2 - схема узла блокировки. Вычислительное устройство содер жит управл емый генератор I пр моугольных импульсов, подключенный входом управлени  длительностью импульсов .к шине ввода первого аргумента х а входом управлени  длительностью пауэ между импульсами к шине ввода второго аргумента т . Узел 2 блокировки соединен первым входом 3 с первым входом первого элемента И 4 и с пр мым выходом управл емсго генератора 1, подключенного инверсным выходом к первому входу второго элемента И 5 Элемент И 5 соедикэн выходом со счет ным входом первого счетчика б, а вто рым входом с выходом генератора 7 тактовых импульсов и со вторым входом элемента И 4. Элемент И 4 подклю чен выходом к счетному входу второго счетчика 8, соединенного выходами разр дов с первой группой входов бло ка 9 сравнени  кодов, подключенного второй группой входов к выходам разр дов счетчика 6, а выходом - к.первому входу третьего элемента И 10. Выход .элемента И 10  вл етс  выходом 11 модул  результата и соединен с входами обнулени  счетчиков 6 и 8, вторым входом 12 узла 2 блокировки, входом элемента 13 задержки и с R-входом первого триггера 14. Триггер 14 подключен S-входом к выходу узла 2, пр мым выходом - к второму входу элемента И 10, а инверсным выходом - к С-входу второго триггера 15, выход которого  вл етс  выходом 16 знака результата устройства. Трйг гер 15 соединен R-входом с выходом элемента 13 задержки, а D-входом - с выходом переполнени  счетчика 8 и с третьим входом 17 узла 2 блокировки, подключенного четвертым входом 18 к выходу переполнени  счетчика б. Узел 2 блокировки может быть выполнен, на пример, содержащим (фиг. 2) элемент ИЛИ 19, триггер 20, элемент И 21 и формирователь 22 импульсов, подключенный входом к первому входу 3 узла 2, а выходом - к первому входу элемента И 21. Элемент И 21 соединен вы ходом с выходом узла 2, а вторым вхо дом - с выходом триггера 20, подключенного R-входом к второму входу 12 узла 12, а С-входом - к выходу элемента ИЛИ 19. входы элемента И 19 соединены с третьим и четверть1М входами 17 и 18 узла 2 блокировки. Устройство работает следующим образом . Управл емый генератор 1 формирует последовательность пр моугольных импульсов фиксированной амплитуды, при длительность TX импульсов nponop иональна аргументу х , а длительность Ру пауз - аргументу у : s коэффициент пропорциональности . Импульсы с пр мого и инверсного ыходов генератора 1 поступают на ервые входы элементов И 4 и 5 соотетственно , на входы которых оступают импульсы опорной частоты g генератора 7 тактовых импульсов. а выходах элементов И 4 и 5 селектиуютс  пачки импульсов опорной чаеоты . Количество импульсов в пачке а выходе элемента И 4 равно n kxfjj, на выходе элемента И 5 равно . Период Т-, и частота f повторени  импульсов управл емого (генератора 1 yuyci«..H««v оответственно равны , 1 . 1с( Пачки импульсов с выходов элементов И 4 и 5 поступают на счетные входы счетчиков 8 и 6 соответственно. Счетчики осуществл ют суммирование приход щих импульсов. Процесс счета в каждом из счетчиков идет следующим образом; число в счетчике увеличиваетс  от нул  до N (где N - емкость счетчика), затем падает до нул  {при переполнении счетчика ) , снова нарастает до N и т.д.. В моменты совпадени  чисел счетчиков б и 8 (кроме нулевых состо ний счетчиков ) на выходе блока 9 сравнени  формируетс  импульс. Такое совпадение наступает при разных скорост х счета за врем  Т,,, При совпадении чисел , число ПDeIlыпvмиx ппохопои / сел, число предыдущих проходов (от нул  до N) в счетчиках б и 8 отличаетс  на единицу, поэтому можно полагать, что к моменту совпадени  количество импульсов, поступившее на счетные входы счетчиков б и 8 за. врем  Т отличаетс  на N. Вели за врем  Т прошло m периодов управл емого генератора 1, то из соотношений Ty n klx-b:j); следует, что Kfglx-vl Тогда частота f j,, импульсов на выходе блока 9 сравнени  равна т.е. будеу пропорциональна модулю результата вычислени . Знак реэультата формируетс  на триггере 1Ь.The invention relates to automation and computing, in particular, to devices for calculating the ratio r of positive values of arguments x and b, with a representation of the result of calculation in a clockwise-pulse form. A device for calculating a ratio is known comprising a clock pulse generator, a delay element, an AND element, counters, and a code comparison unit 1. The disadvantage of the device is limited functional capabilities. A computing device is known that contains summations and subtracting blocks, logarithm blocks and filter 2.. The disadvantage of this device is the reduced accuracy of the calculation of the i ..... the VIA ratio — y of t. With x = y due to og. . TJ; i The range of the dynamic range of logarithmic blocks. Closest to the present invention is a computing device containing a controlled generator of square pulses, connected by a pulse duration control input to the input bus of the first argument, a control input for the duration of pauses between pulses to the input bus of the second argument, and output to the input of the filter / connected by the output to the inputs of two peak detectors. Connected by the outputs to the inputs of the output adder 3, the disadvantage of this device is the reduced accuracy of calculating the ratio A T J) of the invention — an increase in the point v of the bone of the ratio calculation —:: To achieve the set goal, a computing device containing a controlled pulse-direct pulse generator, connected by a pulse duration control input to the input of the first argument, and a pulse duration control input to the input bus of the second argument, additionally introduced elements And, counters, a clock pulse generator, a code comparison unit, triggers, a delay element, and a blocking node connected by the first input to the first the stroke of the first element And with the direct output of the controlled generator of rectangular pulses connected by an inverse output to the first input of the second element And connected with the output to the account by the input of the first counter, and the second input with the output of the generator of clock pulses and the second input of the first element And, the output of which is connected to the counting input of the second counter connected by the outputs of the bits to the first group of inputs of the code comparison unit connected by the second group of inputs to the outputs of the discharge of the first counter and the output to the first input of the third element AND, the output of which is the output of the module of the result of the device and is connected with inputs of zeroing the counters, the second input of the blocking node, the input of the delay element and K to the input of the first trigger connected by the S input to the blocking node, direct output - the second input of the third element is And, and the inverse output to the C input of the second trigger, the output of which is the output of the sign of the result of the device, the R input is connected to the output of the delay element, and the D input to the overflow output of the second counter and the third The input of the blocking node connected by the fourth input to the overflow output of the first counter. In this case, the blocking node contains an OR element, a trigger, an AND element and a pulse shaper, a pod.gochenchenny input to the first input of the blocking node, and an output to the first input of the AND element connected by an output to the locking node, and a second input to the the trigger connected by the R-code to the second input of the lock is locked, and the C-input is connected to the output of the OR element, whose inputs are connected to the third and fourth inputs of the blocking node. FIG. 1 shows a block diagram of a computing device; in fig. 2 - blocking site diagram. The computing device contains a controlled generator of I rectangular pulses connected by a pulse duration control input. To the input bus of the first argument x and a power control between the pulses between the pulses and the input bus of the second argument t. The blocking unit 2 is connected by the first input 3 to the first input of the first element I 4 and to the direct output of the controlled generator 1, which is connected by an inverse output to the first input of the second element And 5 The element And 5 connect the output with the counting input of the first counter b, and the second input with generator output 7 clock pulses and with the second input of element 4. And element 4 is connected by output to the counting input of the second counter 8 connected by bit outputs with the first group of inputs of code comparison block 9 connected by the second group of inputs to outputs p The counters of the counter 6 are output and the output is the first input of the third element AND 10. The output of the element 10 is the output 11 of the result module and is connected to the zero inputs of counters 6 and 8, the second input 12 of the interlock 2, the input of the delay element 13 and with the R input of the first trigger 14. The trigger 14 is connected by the S input to the output of node 2, the forward output to the second input of the AND element 10, and the inverse output to the C input of the second trigger 15, the output of which is the output 16 of the result sign devices. The trigger 15 is connected to the R input with the output of the delay element 13, and the D input to the overflow output of the counter 8 and to the third input 17 of the blocking unit 2 connected by the fourth input 18 to the overflow output of the counter b. Node 2 blocking can be performed, for example, containing (Fig. 2) the element OR 19, the trigger 20, the element And 21 and shaper 22 pulses connected by the input to the first input 3 of the node 2, and the output to the first input of the element 21. Element And 21 is connected to the output of the node 2, and the second input - to the output of the trigger 20 connected by the R input to the second input 12 of the node 12, and from the input to the output of the OR element 19. The inputs of the And 19 element are connected to the third and quarter 1M inputs 17 and 18 of node 2 lock. The device works as follows. The controlled oscillator 1 generates a sequence of rectangular pulses of a fixed amplitude, with a duration of TX pulses nponop is ionic to the argument x, and the duration of Rupause is to the argument y: s the proportionality coefficient. The pulses from the direct and inverse outputs of the generator 1 arrive at the first inputs of the elements I 4 and 5, respectively, to the inputs of which pulses of the reference frequency g of the generator 7 clock pulses appear. at the outputs of the elements And 4 and 5, the pulse trains of the reference cell are selected. The number of pulses in the packet and the output of the element And 4 is equal to n kxfjj, at the output of the element And 5 is equal to. The period T-, and the frequency f of the pulse repetition controlled (generator 1 yuyci ".. H" "v are respectively equal, 1. 1 s (The bursts of pulses from the outputs of elements 4 and 5 arrive at the counting inputs of counters 8 and 6, respectively. The counters are summation of incoming pulses.The counting process in each of the counters goes as follows: the number in the counter increases from zero to N (where N is the counter capacity), then drops to zero {if the counter overflows, rises again to N, etc. .. At the moments of coincidence of the numbers of counters b and 8 (except for the zero states of the counters cov) a pulse is formed at the output of the comparison block 9. Such a coincidence occurs at different counting rates during time T ,,, When the numbers coincide, the number of PELOELSVmx ppohopoi / villages, the number of previous passes (from zero to N) in counters b and 8 differs by unit, therefore, it can be assumed that by the time of coincidence the number of pulses received at the counting inputs of counters b and 8 over time T differs by N. During the time T passed m periods of controlled generator 1, from the relations Ty n klx-b: j); it follows that Kfglx-vl Then the frequency f j ,, of pulses at the output of comparison unit 9 is equal to i. proportional to the result module of the calculation. The sign of the re-resultant is formed on the 1b trigger.

Бели , то счетчик 8 заполн етс  быстрее, чем счетчик 6, и импульс переполнени  с его выхода поступает на информационный D-вход триггера 15 устанавлива  триггер в единичное состо ние , которое сохран етс  до момента по влени  импульса равенства кодов счетчиков 6 и 8. Если же счетчик б запол етс  быстрее счетчика 8, то триггер 15 не переключаетс  и хранит нулевое состо ние в течение всего вре мени. Такой режим работы триггера 15 обеспечиваетс  подачей импульса логической на его С-вход .с инверсного выхода триггера 14 в течение времени от начала интервала Т до о сончани  первого прохода наиболее бистро заполн ющегос  из счетчиков 6 и 8.When the counter 8 is filled faster than the counter 6, and the overflow pulse from its output goes to the informational D input of the trigger 15, it sets the trigger to one state, which remains until the appearance of the equality equality of the counter codes 6 and 8. If the counter b is filled faster than counter 8, then the trigger 15 does not switch and stores the zero state for the entire time. This mode of operation of the trigger 15 is provided by applying a logical pulse to its C input. With the inverse output of the trigger 14 during the time from the beginning of the interval T until the first pass is filled with the most bistro filling of counters 6 and 8.

Режим работы триггера 14 задаетс  узлом 2, который предназначен дл  блокировки элемента И 10 на врем  первого прохода наиболее быстро заполн емого счетчика из счетчиков 6 и 8, что позвол ет исключить  вление конкуренции счетчиков 6 и 8 на первом проходе (исчезновение конкуренции после первого прохода обеспечиваетс  за счет выполнени  услови  ) The mode of operation of the trigger 14 is set by node 2, which is designed to block the element AND 10 for the first pass of the fastest filled counter from counters 6 and 8, which eliminates the appearance of competition between counters 6 and 8 on the first pass (the disappearance of the competition after the first pass is provided by meeting the conditions)

Узел 2 работает следующим образом.Node 2 works as follows.

Импульс переполнени  счетчика 8 поступает на третий вход 17 узла 2, а импульс переполнени  счетчика б на четвертый вход 18 узла 2. Эти импульсы , проход  через элемент ИЛИ 19, поступают на С-вход триггера 20. На выходе триггера 20 по вл етс  напр жение логической 1 при по влении импульса переполнени  любого из счетчиков б и 8. Формирователь 2.2 формирует короткий импульс по приходу положительного фронта .импульса с управл емого генератора 1. Если на выходе триггера 20 в этот момент есть-напр жение логической , то импульс с выхода формировател  22 проходит через элемент И 21 на выход узла 2 и переключает триггер 14 в единичное состо ние.The overflow pulse of the counter 8 arrives at the third input 17 of node 2, and the overflow pulse of the counter b goes to the fourth input 18 of node 2. These pulses, passing through the OR 19 element, arrive at the C input of the trigger 20. A voltage appears at the output of the trigger 20 logical 1 when an overflow pulse is detected by any of the counters b and 8. Shaper 2.2 generates a short pulse upon the arrival of a positive front. pulse from the controlled generator 1. If the output of the trigger 20 at this moment has a logical voltage, then the pulse from the generator output 22 n It rotates through AND 21 to the output of node 2 and switches trigger 14 to one state.

В процессе работы устройства возможны три режима,е ()Если , тогда счетчик 8 переполн етс  первым и запускает триггер 20 узла 2 и устанавливает по О-входу триггер 15 и единичное состо ние (так как на С-входе триггера 15 есть с инверсного выхода триггера 14, который к моменту поступлени  им пульса переполнени  счетчика 8 былDuring operation of the device, three modes are possible, e () If, then the counter 8 overflows first and starts the trigger 20 of the node 2 and sets the O-input to the trigger 15 and a single state (since at the C-input of the trigger 15 there is trigger 14, which at the time of the pulse pulse overflow of counter 8 was

обнулен). Первый же импульс генератора 1 через формирователь 22 и элемент И 21 запускает триггер 14 Единичный сигнал с пр мого выхода триггера 14 открывает элемент И 10, разреша  прохождение импульсов равенства кодов с выхода блока 9 на выход 11 устройства , а нулевой сигнал с инверсного выхода триггера 14 поступает на С-вход триггера 15, фикс.иру  его единичное состо ние, соответствующее положительному знаку результата: на выходе 16 устройства. Импульс равенства кодов, по вл ющийс  на выходе элемента И 10, возвращает в исходное состо ние счетчики б и 8, триггеры 14 и 20 и через элемент 13 задержки триггер 15.cleared). The first pulse of the generator 1 through the driver 22 and the element And 21 triggers the trigger 14 A single signal from the direct output of the trigger 14 opens the element And 10, allowing the passage of equality of codes from the output of block 9 to the output 11 of the device, and a zero signal from the inverse output of the trigger 14 arrives at the C-input of the trigger 15, fixed its single state corresponding to a positive sign of the result: at the output 16 of the device. The equality pulse of the codes, appearing at the output of the element And 10, returns to the initial state the counters b and 8, the triggers 14 and 20 and through the element 13 of the delay 13 the trigger 15.

5)Если x«iy, то счетчики б и 8 переполн ютс  почти одновременно, т.е. в пределах длительности одного периода генератора 1. Поэтому триггер 20 успевает сработать два. раза и на его выходе к моменту прихода очередного импульса с формировател  22 Сбудет логический О. Элемент И 21 закрыт, соответственно закрыт и элемент И 10 и на выходе 11 устройства импульсов не будет до тех пор, пока импульсы переполнени  счетчиков б и 8 не разойдутс  во времени больше чем на период генератора 1.5) If x "iy, then counters b and 8 overflow almost simultaneously, i.e. within the duration of one period of the generator 1. Therefore, the trigger 20 has time to trigger two. times and at its output by the time of the arrival of the next pulse from the former 22, logical O will go. Element I 21 is closed, respectively, and element 10 is also closed and output 11 of the pulse device will not until the overflow pulses of counters b and 8 have dispersed time more than the period of the generator 1.

в)ЕСли , то работа происходит аналогично режиму за исключением Toroj что триггер 14 запускаетс  раньше, чем по вл етс  импульс переполнени  счетчика 8, а следовательно триггер 15 остаетс  в нулевом состо нии, соответствующем отрицательному знаку результата на выходе 16 устройства.c) If the operation is similar to the mode with the exception of Toroj that trigger 14 is triggered before the overflow pulse of counter 8 appears, and therefore trigger 15 remains in the zero state corresponding to the negative sign of the result at the output 16 of the device.

После запуска триггера 14 работа узла 2 становитс  несущественной, так как она не вли ет на состо ние триггера 14 до тех пор, пока не по витс  импульс равенства кодов на выходе 11 устройства. После этого работа узлов устройства начинаетс  сначала.After trigger 14 is triggered, the operation of node 2 becomes insignificant, since it does not affect the state of trigger 14 until a pulse of equality of codes on the output 11 of the device occurs. After this, the operation of the device nodes begins again.

Таким образом, предлагаемое устройство по сравнению с прототипом позвол ет повысить точность вычислени  за счет практически полного использовани  цифровых элементов. Дополните ьwoiM преимуществом устройства  вл етс  формирование выходного результата в виде частоты следовани  импульсов, что позвол ет более точно определить результат, например, с помощью цифрового частотомера.Thus, the proposed device, in comparison with the prototype, makes it possible to increase the calculation accuracy due to the almost complete use of digital elements. An additional advantage of the device is the formation of the output result in the form of a pulse frequency, which allows a more accurate determination of the result, for example, using a digital frequency meter.

Claims (2)

' 1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО/ содержащее управляемый генератор прямоугольных импульсов, подключенный входом 'управления длительностью импульсов к шине ввода первого аргуменпауз между импульсами второго аргумента, о т л и ч а ю щ ее с я тем, что, с целью повышения •v— та, а входом управления длительностью - к шине ввода точности вычисления отношения , дом первого счетчика; а вторым входом -с выходом генератора тактовых импульсов и о вторым входом первого элемента И, выход которого подключен к счетному входу второго счетчика, соединенного выходами разрядов с первой группой входов блока сравнения кодов, подключенного второй группой входов к выходам разрядов счетчика, а выходом - к первому входу третьего элемента И, выход которого является выходом модуля результата устройства и соединен с входам^ обнуления счетчиков. вторым входом узла бяокмров- >· ки, входом элемента задержки и с JR- входомпервого триггера,подкяЮченного S-входом к выходу узла блокировки, прямым выходом - к второму входу третьего элемента И, а инверсию* выходом - к С-входу второго триггера, выход которого является выходом знака результата устройства,R-вход соединен с выходом элемента задержки, а D-вход -с выходом переполнения второго счетчика и стретьим входом в устройство дополнительно введены элементы И, счетчики, генератор текстовых ^пульсов, блок сравнения кодов, триггеры, элемент задержки и соединенный первым входом с первым входом первого элемен* узла блокировки, подключенного четта И и с прямым выходом управляемого вертым входом к выходу переполнения первого счетчика.'1. A COMPUTING DEVICE / containing a controlled rectangular pulse generator connected by an input' for controlling the pulse duration to the input bus of the first argument pause between the pulses of the second argument, so that in order to increase • v— that , and the duration control input - to the input bus of the accuracy of calculating the ratio, the house of the first counter; and the second input - with the output of the clock generator and the second input of the first element And, the output of which is connected to the counting input of the second counter connected by the outputs of the bits to the first group of inputs of the code comparison unit, connected by the second group of inputs to the outputs of the bits of the counter, and the output to the first input of the third AND element, the output of which is the output of the device result module and is connected to the inputs ^ of resetting the counters. the second input of the Biaokm-> ki node, the input of the delay element and from the JR input of the first trigger, connected by the S-input to the output of the blocking node, by the direct output to the second input of the third AND element, and the inversion * output to the C-input of the second trigger, the output of which is the output of the result sign of the device, the R-input is connected to the output of the delay element, and the D-input is the overflow output of the second counter and the third input of the device additionally introducing the And elements, counters, text pulse generator, code comparison unit, triggers, delay element ki and connected by the first input to the first input of the first element * of the blocking unit, connected by a chet And and with a direct output controlled by the back input to the overflow output of the first counter. узел блокировки, генератора прямоугольных импульсов, .кblocking unit, rectangular pulse generator, .k / } /} тгч tgch Т7Т T7T L2_J L2_J
N3 >N3> ,10167921016792
2. Устройство по π. 1, отличающееся тем, что узел блокировки содержит элемент ИЛИ, триггер, элемент И и формирователь импульсов, подключенный входом к первому входу узла блокировки, а выходом - к первому входу элемента И, соединенного выходом с выходом узла блокировки, а вторым входом - с выходом триггера, подключенного R-входом к второму входу узла блокировки, а С-входом т к выходу элемента ИЛИ, входы которого соединены с третьим и четвертым входами узла блокировки.2. The device according to π. 1, characterized in that the blocking unit contains an OR element, a trigger, an element And, and a pulse shaper connected by an input to the first input of the blocking unit, and by an output to the first input of the element And connected by an output to the output of the blocking unit, and a second input - with an output a trigger connected by an R-input to the second input of the blocking node, and a C-input t to the output of the OR element, the inputs of which are connected to the third and fourth inputs of the blocking node.
SU813352131A 1981-10-23 1981-10-23 Computing device SU1016792A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813352131A SU1016792A1 (en) 1981-10-23 1981-10-23 Computing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813352131A SU1016792A1 (en) 1981-10-23 1981-10-23 Computing device

Publications (1)

Publication Number Publication Date
SU1016792A1 true SU1016792A1 (en) 1983-05-07

Family

ID=20981869

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813352131A SU1016792A1 (en) 1981-10-23 1981-10-23 Computing device

Country Status (1)

Country Link
SU (1) SU1016792A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1, kSTOpCKoe свидетельство СССР 579628, кл.б Об G7/iei, 1976. 2. Патент FR 2138206, кл. G 06 G 7/00, олублик. 1973. 3. Авторское свидетельство СССР 640313, кл. G 06 G 7/12, 1977 (прототип). *

Similar Documents

Publication Publication Date Title
US3949199A (en) Pulse width decoder
SU1016792A1 (en) Computing device
SU961140A1 (en) Pulse recurrence rate to code integrating converter
SU970670A1 (en) Pulse duration discriminator
SU383218A1 (en) DEVICE FOR DETERMINING THE DURATION OF THE ELEMENTARY DELIVERY OF TELEGRAPHIC MESSAGES WITH DIFFERENT TELEGRAPHIC SPEEDS
SU379975A1 (en) FUNCTIONAL VOLTAGE GENERATOR OF STEPPED FORM
SU725238A1 (en) Pulse repetition frequency divider with fractional division coefficient
SU993460A1 (en) Scaling device
SU1200233A1 (en) Digital averaging meter of time intervals
RU1803970C (en) Pulse repetition frequency multiplier
SU790099A1 (en) Digital pulse repetition frequency multiplier
SU915239A1 (en) Doubler of pulse repetition frequency
SU430372A1 (en) DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES
SU1042190A1 (en) Digital asynchronous pulse signal regenerator
SU1101850A1 (en) Device for determining logarithm of signal-to-signal ratio
SU1045142A1 (en) Sine voltage amplitude measuring device
SU864538A1 (en) Device for tolerance checking
SU813766A1 (en) Selector of pulses by repetition period
SU1049819A1 (en) Device for measuring average pulse frequency in nonsteady random unit
SU1273954A1 (en) Pulse-position function generator
SU976483A1 (en) Repetition period pulse discriminator
SU1290536A1 (en) Device for converting number from residual class system to position code
SU1674150A1 (en) Device for simulating communication system
SU811250A1 (en) Frequency multiplier
SU860338A1 (en) Tepegraph message simulator