SU1108439A1 - Device for multiplying codes together - Google Patents

Device for multiplying codes together Download PDF

Info

Publication number
SU1108439A1
SU1108439A1 SU823385541A SU3385541A SU1108439A1 SU 1108439 A1 SU1108439 A1 SU 1108439A1 SU 823385541 A SU823385541 A SU 823385541A SU 3385541 A SU3385541 A SU 3385541A SU 1108439 A1 SU1108439 A1 SU 1108439A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
frequency divider
inputs
input
counter
Prior art date
Application number
SU823385541A
Other languages
Russian (ru)
Inventor
Александр Борисович Егоров
Виталий Александрович Чистяков
Original Assignee
Предприятие П/Я А-7182
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7182 filed Critical Предприятие П/Я А-7182
Priority to SU823385541A priority Critical patent/SU1108439A1/en
Application granted granted Critical
Publication of SU1108439A1 publication Critical patent/SU1108439A1/en

Links

Abstract

УСТРОЙСТВО ДЛЯ ПЕРЕМНОЖЕНИЯ КОДОВ, содержащее генератор тактовых импульсов и два делител  частоты, причем выход генератора тактовых импульсов подключен к выходу устройства и к информационному входу первого делител - частоты, выход которого подключен к информационному входу второго дел1ттел  частоты, управл ющие входы первого и второго делителей частоты подключены к входам разр дов первого и второго кодов устройства соответственно, отличающеес  тем, что, с целью повышени  точности, устройство дополнительно содержит элементы И и .ИЛИ, а каждый делитель частоты содержит счетчик и схему сравнени , причем информационный вход первого делител  частоты подключен к счетному входу счетчика данного делител  частоты, выход которого подключен к выходу схемы сравнени  данного делител  частоты, управл ющие входы которого подключены к входам первого элемента ИЛИ и к входам первой группы схемы сравнени  первого делител  частоты, выход которого подключен к первому входу установки в О счетчика данного делител  частоты, выход первого элемента ИЛИ подключен к первому входу элемента Ник второму входу установки в О счетчика первого делител  частоты , информационный вход второго делител  частоты подключен к счетному входу счетчика этого делител  частоты выход которого подключен к выходу (гхемы сравнени  данного делител  частоты, управл ющие входы которого (О подключены к входам второго элемента С ИЛИ и к входам первой группы схемы сравнени  второго делител  частоты, е выход второго элемента ИЛИ подключен к входу установки в О счетчика второго делител  частоты, выход схемы сравнени  второго делител  частоты подключен к второму входу элемента И, Об выход которого подключен к разрешаю щему входу генератора тактовых импульсов , выходы разр дов счетчиков САЭ первого и второго делителей частоты СО подключены к входам второй группы схем сравнени  соответствующих делителей частоты.A DEVICE FOR OVERCOMING CODES, containing a clock pulse generator and two frequency dividers, the output of the clock generator connected to the output of the device and to the information input of the first divider - frequency, the output of which is connected to the information input of the second frequency divider, the control inputs of the first and second frequency dividers connected to the inputs of the bits of the first and second device codes, respectively, characterized in that, in order to improve accuracy, the device further comprises AND elements and .IL, and each frequency divider contains a counter and a comparison circuit, and the information input of the first frequency divider is connected to the counting input of the counter of this frequency divider, the output of which is connected to the output of the comparison circuit of this frequency divider, whose control inputs are connected to the inputs of the first element OR and to the inputs of the first group of the comparison circuit of the first frequency divider, the output of which is connected to the first input of the installation in O of the counter of this frequency divider, the output of the first element OR is connected to the first input One element Nick the second input of the installation in O of the counter of the first frequency divider, the information input of the second frequency divider is connected to the counting input of the counter of this frequency divider, the output of which is connected to the output (the comparison circuit of this frequency divider, the control inputs of which OR to the inputs of the first group of the comparison circuit of the second frequency divider, e the output of the second element OR is connected to the input of the installation in O of the counter of the second frequency divider, the output of the comparison circuit of the second divide frequency is connected to the second input of the AND gate, whose output is connected on to allow entry present clock pulse generator, the outputs of counters SAE bits of the first and second frequency dividers of CO are connected to inputs of the second group of comparison circuits corresponding frequency dividers.

Description

1 Изобретение относитс  к вычислительной технике и может быть использовано в различных устройствах автоматики и телемеханики,, радиотехники и импульсной техники дл  перемножени  кодов с представлением информаци в виде последовательности импульсов Известно множительное устройство, содержащее счетчик первого сомножите л , счетчик второго сомножител , бло умножени  сомножител  на единичное приращение, элемент задержки, коммутатор , два элемента ИЛИ счетчик ста ших разр дов Нав зки и формирователь единичных приращений произведений Ц Недостатками данного технического решени   вл ютс  низка  надежност и слбжный алгоритм работы. Наиболее близким по технической сущности к предложенному  вл етс  устройство дл  умножени -делени ,содержащее генератор тактовых импульсов и два делите.л  частоты,каждый из которых содержит собственно делитель часто ты и счетчик,причем выход генератора подключен к входам делителей частоты входы которых подключены к разр дам сомножителей соответственно, выход второго делител  частоты подключен к входу запрета генератора тактовых импульсов С21. Недостатком устройства  вл етс  невысока  точность ввиду отсу7т::тви  разв зки между делителем частоты, на которой поступает значение сомножите л  и с выхода которого поступает сиг нал на вход запрета генератора. Кроме Того, отсутствует начальна  установка счетчика и возможна неточность при равенстве нулю одного из сомножителей . Цель Изобретени  - повышение точности . Поставленна  цель достигаетс  тем что устройство дл  перемножени  кодов , содержащее генератор тактовых импульсов и два делител  частоты, причем выход генератора тактовых импульсов подключен к выходу устройства и к информационному входу первого делител  частоты, выход которого подключен к информационному входу второго делител  частоты, управл ющие входы первого и второго делителей частоты подключены к входам разр дов первого и второго кодов устрой ства соответственно, дополнительно содержит элементы И и ИЛИ, а каждый делитель частоты содержит счетчик в 39 схему сравнени , причем информационнъй вход первого делител  частоты подключен к счетному входу счетчика данного делител  частоты, выход которого подключен к выходу схемы сравнени  данного делител  частоты, управл ющие входы которого подключены к входам первого элемента ИЛИ и к входам первой группы схемы сравнени  первого делител  частоты, выход которого подключен к входу установки в О .счетчика Данного делител  частоты, выход первого элемента ИЛИ подключен к первому входу элемента И и к второму входу установки в О счетчика первого делител  частоты , информационный вход второго делител  частоты, подключен к счетному входу счетчика этого делител  частоты , выход которого подключен к выходу схемы сравнени  данного делител  частоты, упра вл ющие входы которого подключены к входам второго элемента ВДИ и к входам первой схемы сравнени  второго делител  частоты, выход второго элемента ИЛИ подключен к входу установки в О счетчика второго делител  частоты, выход схемы сравнени  второго -делител  частоты подключен к второму входу элемента И, выход которого подключен к разрешающему ВХОДУ генератора тактовых импульсов, выходы разр дов счетчиков первого и второго делителей частоты подключены к входам второй группы схем сравнени  соответствующих делителей частоты. На чертеже представлена функциональна  схема устройства дл  перемножени  кодов. Устройство содержит элемент И 1, генератор тактовых импульсов 2, счетчик 3, схему сравнени  4, элемента ИЛИ 5, счетчик 6, схему сравнени  7, элемент ИЛИ 8, входы 9 разр дов первого кода, входы 10 разр дов второго кода, выход 11. Счетчик 3 и схема сравнени  4 образуют первый делитель частоты 12. Счетчик 6 и схема сравнени  7 образ.уют второй делитель частоты 13. Выход элемента И 1 соединен с разрушающим входом генератора 2, выход которого подключен к выходу 11 и счетному входу счетчика 3, выходы которого подключены к входам схемы сравнени  4, другие входы кс горой подключены к входам 9 и входам элемента ИЛИ 5, выход которого подключе к входу элемента И 1 и к установочному R-входу счетчика 3, другой уста новочньш R-вход которого соединен с выходом схемы сравнени  4 и счетным входом счетчика 6, выходы которого подключены к входам схемы сравнени , другие входы которой соединены с вхо дами 10 и входами элемента ИЛИ 8, вы ход которого подключен к установочно му R-входу счетчика 6, выход схемы сравнени  7 подключен к входу элемен та И 1 . Элемент И 1 предназначен дл  управлени  работой генератора 2, При наличии единичных уровней на обоих его входах на выходе - единичный уровень, который разрешает работать генератору 2, а при наличии хот  бы одного нулевого уровн  на входах на выходе - нулевой уровень, которым бл кируетс  генератор 2. Генератор 2 формирует на выходе импульсы, количе ство которых определ етс  произведением кодов на входах 9 и 10. Счетчик 3 просчитывает импульсы, прошедшие на выход 11. Срабатывание его происходит по зaднe ry фронту каж дого импульса, поступившего на счетный вход. Количество просчитываемых импульсов равно величине кода, задаваемого на входы 9. Схема сравнени  4 следит за тем, чтобы содержимое первого счетчика 3 не превысило величину кода на входах 9. При равенстве значений кодов на выходе схемы сравнени  9 формируетс  нулевой уровень, по которому счетчик 3 устанавливаетс  в начально ( нулевое) состо ние. Элемент ИЛИ 5 при наличии на свои входах хот  бы одной l(l соответ ствует единичный уровень, О - нулевой Уровень) устанавливает на выходе единичный уровень, который не оказывает вли ни  на счетчик 3 по установочному R-входу и  вл етс  раз решающим дл  элемента И 1. При наличии О на всех входах элемента ИЛИ на выходе устанавливаетс  нулевой уровень, которым счетчик 3 устанавли ваетс  и удерживаетс  в нулевом сос то нии, а элемент И 1 блокируетс . Счетчик 6 просчитывает импульсы с выхода схемы сравнени  4 (срабатывание происходит по заднему фронту каждого импульса). Схема сравнени  7 при сравнении кодов формирует на своем выходе нулевой уровень, которым блокируетс  элемент И 1. :)лемейт ИЛИ 8 при наличии на своих входах хот  бы одной 1 разрешает счетчику 6 пересчет, а при наличии всех О устанавливает его по установочному R-входу в нулевое состо ние. На выходе 11 выдел етс  последовательность импульсов, равна  произ-ведению АВ. Устройство работает следующим образом. В начальном состо нии на входах 9 и входах 10 - нулевые уровни (числа А и В отсутствуют). На выходах элемента ИЛИ 5, элемента ИЛИ -8, элемента Й1, схемы сравнени  4, схемы сравнени  7, генератора импульсов 2 и выходе 11, счетчика 3 и счетчика 6 - нулевые уровни. Дл  умножени  необходимо на входы 9 подать число А, а на входы 10 число В. Числа А и В должны быть отличными от нулевых.. В противном случае вьтолн етс  условие А , В и О , т.е. на выходе 11 всегда нулевой уровень и выходной последовательности не будет. Действительно, нулевой код А или В через элемент ИЛИ 5 или схему сравнени  7 перекрывает элемент И 1 и не запускает генератор 2. Допустим, что на шину кода 9 поступил код числа А, равный п ти (0101), а на шину кода 10 - код числа В, равный трем (0011). В результате установки кодов чисел на выходах элементов ИЛИ 5 и ИЛИ 8, схем сравнени  4 и 7 по в тс  единичные уровни. Единичные уровни выходов элементов ИЛИ 5 и схемы сравнени  4 разблокируют по R-входам счетчик 3, единичный уровень выхода элемента ИЛИ 8 разблокируют счетчик 6, а единичные уровни выходов элемента ИЛИ 5 и схемы сравнени  7, проход  через элемент Pi 1, единичным уровнем запускают генератор импульсов 2, и на выходной шине 11 по вл етс  выходна  последовательность. Счетчик 3 просчитывает каждый выходной импульс по заднему его фронту. После вьщачи п ти импульсов по выходной шине 11 в счётчике 3 будет занесен код, равный 0101, который равен числу А, установленному на входах 9. При сравнении кодов схема сравнени  4 на выхо де формирует сигнал нулевого уровн , по которому счетчик 3 по R-входу усTaHaanHrfacTCH в. нулевое состо ние,, а счетчик 6 по перепаду с единичного уровн  на нулевой по счетному входу устанавливаетс  в первое состо ние, т.е. в счетчике 6 запоминаетс ,произошло ли умножение числа А на единицу . После установлени  нулевого состо ни  в счетчике 3 на выходе схемы сравнени  4 вновь устанавливаетс  . единичный уровень. Устройство аналогично пропускает следующие п ть импульсов по выходной шине 11, в результате чего в счетчике 6 будет занесен код, равный двум, т.е. произош ло умножение числа А на два (по выходу 11 прошло дес ть импульсов от генератора 2). После чего устройств пропускает третью пачку импульсов из п ти импульсов по выходу 11 (по выходу 11 прошло п тнадцать импульсов ) , а в счетчик 6 добавл етс  .еди ница, т.е. установитс  третье состо ние. На выходе схемы сравнени  7 по вл етс  нулевой уровень (произош ло сравнение кода состо ни  счетчик 6 и кода числа В, наход щегос  на входе, который перекрывает элемент И 1, а нулевой уровень выхода элемента И 1 блокирует работу генератора 2). Таким образом,числоА,перемноженное на число А, т.е. А В 5 После вьтолнени  операции умножени  в счетчике 6 фиксируетс  код числа, равный В, а в счетчике 3 код нулевой. Дл  перевода устройства в исходное состо ние необходимо на входах 9 и 10 сменить коды чисел А и В на нулевые, в этом случае устройство автоматически устанавливаемс  в начальное состо ние . Мен   значение кодов чисел А и В в любом диапазоне, можно получать заданные произведени  А В. Повторна  установка кодов на первой и второй шинах кода 9 и 10 автоматически переводит устройство в режим умножени  . Преимущество данного устройства перед прототипом заключаетс  -в повы:шении точности работы: при наличии чот  бы одного нулевого кода при входе работа устройства автоматически прекращаетс  блокировкой генератора тактовых импульсов, в то врем  как в прототипе возможен случайный проход тдктовых импульсов на выход устройства.1 The invention relates to computing and can be used in various automation and remote control devices, radio engineering and pulse technology for multiplying codes with the presentation of information in the form of a sequence of pulses. A multiplying device is known that contains a counter of the first factor, a counter of the second factor, multiplying the factor unit increment, delay element, switch, two elements OR of the oldest Loop bits and a unit increment generator of products edostatkami this technical solutions are of low reliability and slbzhny algorithm. The closest in technical essence to the proposed is a multiplying-division device containing a clock pulse generator and two frequency dividers, each of which contains the frequency divider itself and a counter, the generator output being connected to the inputs of the frequency dividers whose inputs are connected to dam factors, respectively, the output of the second frequency divider connected to the input of the prohibition of the clock pulse generator C21. The disadvantage of the device is low accuracy due to the absence of a junction between the frequency divider at which the value of the multiplier is received and from the output of which the signal to the input of the generator inhibit comes. In addition, there is no initial installation of the meter and inaccuracy is possible if one of the factors is zero. The purpose of the Invention is to improve accuracy. The goal is achieved by the fact that a device for multiplying codes, containing a clock pulse generator and two frequency dividers, the output of the clock generator connected to the output of the device and to the information input of the first frequency splitter, the output of which is connected to the information input of the second frequency splitter, the control inputs of the first and the second frequency dividers are connected to the inputs of the bits of the first and second device codes, respectively, and additionally contains elements AND and OR, and each divider is an hour The meter contains a counter in 39 comparison circuit, and the information input of the first frequency divider is connected to the counting input of the counter of this frequency divider, the output of which is connected to the output of the comparison circuit of this frequency divider, the control inputs of which are connected to the inputs of the first OR element and to the inputs of the first group of circuit comparing the first frequency divider, the output of which is connected to the installation input to the O. counter of this frequency divider, the output of the first element OR is connected to the first input of the AND element and to the second input of the device The first digital frequency divider counter, the information input of the second frequency divider, is connected to the counter input of this frequency divider, the output of which is connected to the output of the comparison circuit of this frequency divider, the control inputs of which are connected to the inputs of the second VDI element and to the inputs of the first circuit comparing the second frequency divider, the output of the second element OR is connected to the input of the counter O, the second frequency divider, the output of the comparison circuit of the second frequency divider is connected to the second input of the AND element, you od which is connected to the enabling input of the clock, the outputs of the bit counters of the first and second frequency dividers are connected to inputs of the second group of comparison circuits corresponding frequency dividers. The drawing shows a functional diagram of the apparatus for multiplying the codes. The device contains an AND 1 element, a clock pulse generator 2, a counter 3, a comparison circuit 4, an OR 5 element, a counter 6, a comparison circuit 7, an OR element 8, the inputs 9 of the first code bits, the inputs 10 bits of the second code, output 11. The counter 3 and the comparison circuit 4 form the first frequency divider 12. The counter 6 and the comparison circuit 7 form the second frequency divider 13. The output of the element I 1 is connected to the destructive input of the generator 2, the output of which is connected to the output 11 and the counting input of the counter 3, the outputs which are connected to the inputs of the comparison circuit 4, other inputs xc go the swarm is connected to the inputs 9 and the inputs of the element OR 5, the output of which is connected to the input of the element AND 1 and to the installation R input of the counter 3, another installation R input which is connected to the output of the comparison circuit 4 and the counter input of the counter 6 whose outputs are connected to the inputs of the comparison circuit, the other inputs of which are connected to the inputs 10 and the inputs of the element OR 8, the output of which is connected to the installation R-input of the counter 6, the output of the comparison circuit 7 is connected to the input of the element AND 1. Element I 1 is designed to control the operation of generator 2. If there are unit levels at both its inputs, there is a unit level that allows the generator 2 to work, and if there is at least one zero level at the inputs, the zero level by which the generator is blocked 2. Generator 2 generates pulses at the output, the number of which is determined by the product of codes at inputs 9 and 10. Counter 3 calculates the pulses passed to output 11. It is triggered on the back ry front of each pulse received on the Full entrance. The number of counted pulses is equal to the value of the code assigned to the inputs 9. Comparison circuit 4 ensures that the contents of the first counter 3 do not exceed the value of the code on the inputs 9. When the code values are equal, the output of the comparison circuit 9 forms the zero level by which the counter 3 is set in the initial (zero) state. The element OR 5, if at least one l is present at its inputs (l corresponds to a unit level, O is a zero level), sets the output level to a unit level that does not affect counter 3 on the installation R input and is decisive for the element And 1. If O is present, all inputs of the OR element are set to zero at the output, by which counter 3 is set and held in the zero state, and And 1 is blocked. Counter 6 calculates the pulses from the output of the comparison circuit 4 (operation occurs on the trailing edge of each pulse). When comparing codes, the comparison circuit 7 forms at its output a zero level by which the element AND 1 is blocked. :)) the lemite OR 8, if at least one is present at its inputs, allows counter 6 to recalculate, and if all O are present, it sets it at the installation R input to zero state. At output 11, a sequence of pulses is allocated, equal to the product AB. The device works as follows. In the initial state, inputs 9 and inputs 10 have zero levels (the numbers A and B are absent). At the outputs of the element OR 5, the element OR-8, the element J1, the comparison circuit 4, the comparison circuit 7, the pulse generator 2 and the output 11, the counter 3 and the counter 6 are zero levels. For multiplication, it is necessary to input number A on inputs 9, and number B on inputs 10. The numbers A and B should be different from zero ones. Otherwise, condition A, B and O is fulfilled, i.e. output 11 is always zero and the output sequence will not be. Indeed, the zero code A or B through the element OR 5 or the comparison circuit 7 overlaps the element AND 1 and does not start the generator 2. Assume that the code of the code 9 received the code of the number A, equal to five (0101), and the bus of the code 10 - code of number B, equal to three (0011). As a result of the installation of the codes of the numbers at the outputs of the elements OR 5 and OR 8, the comparison circuits 4 and 7, in ts the unit levels. The unit output levels of the OR 5 elements and the comparison circuits 4 unlock counter 3 by the R inputs, the unit output level of the OR 8 unit unlocks counter 6, and the unit output levels of the OR element 5 and the comparison circuit 7, pass through the Pi 1 element, start the generator with the unit level pulses 2, and an output sequence appears on the output bus 11. Counter 3 calculates each output pulse on the back of its front. After receiving five pulses on the output bus 11, the counter 3 will be assigned a code equal to 0101, which is equal to the number A set at the inputs 9. When comparing the codes, the comparison circuit 4 at the output generates a signal of zero level, according to which counter 3 along R- The entrance to TaHaanHrfacTCH c. the zero state, and the counter 6 by the difference from the unit level to the zero one on the counting input is set to the first state, i.e. in counter 6, it is remembered whether the number A has been multiplied by one. After establishing the zero state in the counter 3, at the output of the comparison circuit 4 is set again. single level. The device similarly transmits the following five pulses through the output bus 11, as a result of which a counter equal to two, i.e. the number A was multiplied by two (ten pulses from generator 2 passed on output 11). After that, the device transmits the third batch of pulses from five pulses at output 11 (fifteen impulses passed at output 11), and a unit is added to counter 6, i.e. the third state is established. At the output of the comparison circuit 7, a zero level appears (a comparison of the state code of counter 6 and the code of number B at the input that overlaps the AND 1 and the zero output level of the AND 1 blocks the operation of generator 2). Thus, the number A multiplied by the number A, i.e. A B 5 After the execution of the multiply operation, in the counter 6 the code of the number is fixed, equal to B, and in the counter 3 the code is zero. To convert the device to the initial state, it is necessary at inputs 9 and 10 to change the codes of the numbers A and B to zero, in which case the device is automatically set to the initial state. The value of the codes of numbers A and B in any range can be obtained. The specified products of A can be obtained. Resetting the codes on the first and second buses of codes 9 and 10 automatically puts the device in multiplication mode. The advantage of this device over the prototype is to improve the accuracy of work: if only one zero code is present at the entrance, the device automatically stops working by blocking the clock generator, while in the prototype it is possible to randomly pass the clock pulses to the device output.

Claims (1)

УСТРОЙСТВО ДЛЯ ПЕРЕМНОЖЕНИЯ КОДОВ, содержащее генератор тактовых импульсов и два делителя частоты, причем выход генератора тактовых импульсов подключен к выходу устройства и к информационному входу первого делителя· частоты, выход которого подключен к информационному входу второго делителя частоты, управляющие входы первого и второго делителей частоты подключены к входам разрядов первого и второго кодов устройства соответственно, отличающееся тем, что, с целью повышения точности, устройство дополнительно содержит элементы И и .ИЛИ, а каждый делитель частоты содержит счетчик и схему сравнения, причем информационный вход первого делителя частоты подключен к счетному входу счетчика данного делителя частоты, выход которого подключен к выходу схемы срав- нения данного делителя частоты, управляющие входы которого подключены к входам первого элемента ИЛИ и к входам первой группы схемы сравнения первого делителя частоты, выход которого подключен к первому входу установки в 0 счетчика данного делителя частоты, выход первого элемента ИЛИ подключен к первому входу элемента И и к второму входу установки в 0 счетчика первого делителя частоты, информационный вход второго делителя частоты подключен к счетному входу счетчика этого делителя частоты, выход которого подключен к выходу Схемы сравнения данного делителя частоты, управляющие входы которого подключены к входам второго элемента ИЛИ и к входам первой группы схемы сравнения второго делителя частоты, выход второго элемента ИЛИ подключен к входу установки в 0 счетчика второго делителя частоты, выход схемы сравнения второго делителя частоты подключен к второму входу элемента И, выход которого подключен к разрешающему входу генератора тактовых импульсов, выходы разрядов счетчиков первого и второго делителей частоты подключены к входам второй группы схем сравнения соответствующих делителей частоты.A device for shifting codes containing a clock generator and two frequency dividers, the output of the clock generator being connected to the output of the device and to the information input of the first frequency divider · whose output is connected to the information input of the second frequency divider, the control inputs of the first and second frequency dividers are connected to the inputs of the discharges of the first and second codes of the device, respectively, characterized in that, in order to improve accuracy, the device additionally contains the elements AND and. OR, and each frequency divider contains a counter and a comparison circuit, and the information input of the first frequency divider is connected to the counting input of the counter of this frequency divider, the output of which is connected to the output of the comparison circuit of this frequency divider, the control inputs of which are connected to the inputs of the first OR element and to the inputs of the first groups of the comparison scheme of the first frequency divider, the output of which is connected to the first input of the counter set to 0 of this frequency divider, the output of the first OR element is connected to the first input of the AND element and to the second input of setting the counter of the first frequency divider to 0, the information input of the second frequency divider is connected to the counting input of the counter of this frequency divider, the output of which is connected to the output of the Compare circuit of this frequency divider, the control inputs of which are connected to the inputs of the second OR element and to the inputs of the first groups of the comparison circuit of the second frequency divider, the output of the second OR element is connected to the installation input at 0 of the counter of the second frequency divider, the output of the comparison circuit of the second frequency divider is connected to the sec th input AND gate whose output is connected to the enable input of the clock, outputs of counters discharges the first and second frequency dividers are connected to inputs of the second group of comparison circuits corresponding frequency dividers. SU»,'1108439 >SU ", '1108439>
SU823385541A 1982-01-20 1982-01-20 Device for multiplying codes together SU1108439A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823385541A SU1108439A1 (en) 1982-01-20 1982-01-20 Device for multiplying codes together

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823385541A SU1108439A1 (en) 1982-01-20 1982-01-20 Device for multiplying codes together

Publications (1)

Publication Number Publication Date
SU1108439A1 true SU1108439A1 (en) 1984-08-15

Family

ID=20993659

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823385541A SU1108439A1 (en) 1982-01-20 1982-01-20 Device for multiplying codes together

Country Status (1)

Country Link
SU (1) SU1108439A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1 . Авторское свидетельство СССР № 781809, кл. G 06 F 7/52, 1978. 2. Авторское свидетельство СССР Ь 392495, кл, С 06 F 7/52, 1971 (прототип). *

Similar Documents

Publication Publication Date Title
SU1108439A1 (en) Device for multiplying codes together
SU961140A1 (en) Pulse recurrence rate to code integrating converter
SU1042184A1 (en) Stand-by scaling device
SU980271A2 (en) Pulse duration discriminator
SU1622926A2 (en) Shaper of time intervals
RU1775854C (en) Controlled pulse recurrence frequency divider
SU993460A1 (en) Scaling device
SU974594A1 (en) Reversible pulse counter
SU957436A1 (en) Counting device
SU1001089A2 (en) Divider
SU1290304A1 (en) Multiplying device
SU658496A1 (en) Digital frequency-phase meter
SU928345A2 (en) Discrete pulse repetition frequency multiplier
SU1709310A1 (en) Frequency multiplier
SU1304016A1 (en) Device for determining least common multipile of numbers
SU1193658A1 (en) Device for comparing binary numbers
SU953620A2 (en) Time interval meter
SU729586A1 (en) Number comparing arrangement
SU395989A1 (en) Accumulating Binary Meter
SU1164889A1 (en) Frequency-to-number converter
SU930687A1 (en) Majority-redundancy rate scaler
SU1200233A1 (en) Digital averaging meter of time intervals
SU930626A1 (en) Pulse delay device
SU1709308A1 (en) Number divider
SU402154A1 (en) USSR Academy of Sciences