SU974594A1 - Reversible pulse counter - Google Patents

Reversible pulse counter Download PDF

Info

Publication number
SU974594A1
SU974594A1 SU813291582A SU3291582A SU974594A1 SU 974594 A1 SU974594 A1 SU 974594A1 SU 813291582 A SU813291582 A SU 813291582A SU 3291582 A SU3291582 A SU 3291582A SU 974594 A1 SU974594 A1 SU 974594A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
triggers
flip
flops
Prior art date
Application number
SU813291582A
Other languages
Russian (ru)
Inventor
Борис Григорьевич Марголин
Степан Емельянович Токовенко
Original Assignee
Предприятие П/Я М-5651
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5651 filed Critical Предприятие П/Я М-5651
Priority to SU813291582A priority Critical patent/SU974594A1/en
Application granted granted Critical
Publication of SU974594A1 publication Critical patent/SU974594A1/en

Links

Description

(5) РЕВЕРСИВНЫЙ СЧЕТЧИК ИМПУЛЬСОВ(5) REVERSIBLE PULSE COUNTER

Изобретение oTHOcViTCfl к импульсной технике и может быть использовано в устройствах автоматики, вычислительной и измерительной техники. j Известен реверсивный счетчик импульсов , содержащий последовательно соединенные реверсивные счетные разр ды , элементы совпадени  и триггеры 1.The invention of oTHOcViTCfl to pulse technology and can be used in automation devices, computing and measuring equipment. j A reversible pulse counter is known that contains series-connected reversible counting bits, matching elements and triggers 1.

Известен также реверсивный счетчик импульсов, содержащий последовательно соединенные реверсивные счетные разр ды , входы сложени  и вычитани  первого из которых соединены с выходами первого и второго элементов совпадени  , первые входы которых объединены между собой, а вторые входы соединены с первыми входами соответственно третьего и четвертого элементов совпадени , вторые входы которых объединены между собой L2,Also known is a reversible pulse counter containing sequentially connected reversible countable bits, the addition and subtraction inputs of the first of which are connected to the outputs of the first and second coincidence elements, the first inputs of which are interconnected, and the second inputs are connected to the first inputs of the third and fourth matches, respectively , the second inputs of which are interconnected L2,

Указанные счетчики отличаютс  недостаточными функциональными возможност ми .These meters are not sufficiently functional.

Цель изобретени  - расширение функ циональных возможностей.The purpose of the invention is the expansion of functional capabilities.

Поставленна  цель достигаетс  тем, что в устройство, содержащее последовательно соединенные реверсивные счетные разр ды, входы сложени  и вычитани  первого из которых соединены с выходами первого и второго элементов совпадени , первые входы которых объединены между собой, 3 вторые входы соединены с первыми входами соответственно третьего и четвертого элементов совпадени , вторые входы крторых объ;единены между собой, введены первый, второй, третий и четвертый триггеры и источник синхронизирующих сигналов, первый выход которого подкг очен к первому входу первого элемента совпадени , а второй выход - ко второму входу третьего элемента совпадени  и к The goal is achieved by the fact that in the device containing successively connected reversible counting bits, the addition and subtraction inputs of the first of which are connected to the outputs of the first and second coincidence elements, the first inputs of which are interconnected, 3 second inputs are connected to the first inputs of the third and the fourth elements of the match, the second inputs of the chromium volumes; are united among themselves; the first, second, third, and fourth triggers and the source of synchronization signals are introduced, the first output of which is g is very close to the first input of the first match element, and the second output to the second input of the third match element and to

Claims (2)

20 тактовым входам третьего и четвертого триггеров, пр мые выходы которых подключены соответственно к первым входам третьего и четвертого элементов совпадени , выходы которых соединены с входами сброса соответственно первого и второго триггеров, пр мые выходы которых подключены к информационным входам соответственно третьего и четвертого триггеров, инверсные выходы которых соединены с третьими входами соответственно второго и первого элементов совпадени , причем тактовые входы первого и второго триггеров  в- л ютс  входами устройства. , На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - временные диаграммы, характеризующие его работу. Реверсивный счетчик импульсов (фиг. 1) .содержит последовательно соединенные реверсивные счетные разр ды 1, источник 2 синхронизирующих сигналов , четыре D-триггера 3-6, г ервыР второй, третий и четвертый элементы 7-10 совпадени . Входы счетных сигналов сложени  11 и вычитани  12 соединены с тактовыми входами D-триггеров 3, 4 соответственно, выходы D-триггеров 3 t соединены с D-входами О-триг перов 5 и 6 соответственно, тактовые входы 0-триггеров 5 и 6 подключены к первому выходу источника 2 синхронизирующих сигналов, пр мые выходы Dтриггеров 5 и 6 соединены с первыми входами третьего 7 и четвертого 8 эле ментов совпадени  соответственно, вто рые входы которых подключены ко второ му выходу источника 2 синхронизирующих сигналов, выходы элементов 7, В совпадени  соединены с входами сброса О-триггеров 3 и 4 соответственно, инверсные выходы 0-триггеро8 5 и 6 соединены с входами элементов 10, 9 сов падени  соответственно, вторые входы которых соединены с пр мыми выходами триггеров 6 и 5 соответственно, а третьи входы элементов 9 Ю совпадепервым выходом источни  соединены с ника 2 синхронизирующих сигналов, выходы элементов 9 Ю совпадени  соединены с входами сложени  и вычита.ни  соответственно первой счетной декады 1. Информационные входы 13 и 14 триггеров 3 и 4 соединены с шиной единич него потенциала. Устройство работает следующим образом . В исходном положении (фиг. 2д, е , К,А) триггеры 3-6 наход тс  в нулевом состо нии. На выходах элементов совпа дени  7-10 уровень логической .единицы (фиг. 2и,и ,0 ,п). Счетные сигналы. поступающие одновременно (в одном промежутке между соседними импульсами Т. -а) по шинам сложени  (фиг. 2)и вычитани  (фиг, 22), перевод т триггеры 3 и А в единичное состо ние (фиг. 2,1с). Ближайший импульс Т , поступающий с второго выхода источника синхронизирующих сигналов (фиг. 2d ) устанавливает триггеры 5 и 6 в единичнов состо ние (фиг. 2е,д), этот же синхроимпульс через элементы 7, 8 совпадени  (фиг. 2и,н)устанавливает триггеры 3 и в нулевое (исходное) состо ние. На выходах элементов 9, Ю совпадени  продолжает/оставатьс  уровни логической единицы, так как на их первые входы с инверсных выходов триггеров 5 и 6 (фиг. 2ж,/л) поступают уровни логического нул . Следующий синхроимпульс (фиг. 2с) возвращает триггеры 5 и 6 в нулевое (исходное) состо ние. Таким образом, при одновременном поступлении входных сигналов по шинам сложени  и вычитани  или поступлении их со сдвигом, но в одном промежутке между двум  соседними синхроимпульсами, импульсы на вход счетной декады не поступают. При поступлении по шинам сложени  и вычитани  следующей пары импульсов (фиг. 2, г,когда синхроимпульс Т;, расположен между ними, каждый канал счетчика работает как указано, но со сдвигом, определ емым интервалами межДУ счетными импульсами. Если ранвше приходит импульс по шине сложени , то (на первом и втором входах элемента 9 совпадени  уровни логической единицы ) импульс с первого выхода источника синхронизации сигналов (фиг. 2ff) поступает на вход сложени  счетного разр да 1. В это врем  на выходе элемента 10 совпадени  уровень логической единицы, так как на его первом и втором входах уровни логического нул . После прихода импульса по шине вычитани , когда на первом и втором входах элемента 10 совпадени  уровень логической единицы, импульс с первого выхода источника синхронизирующих сигналов поступает на вход вычитани  счетного разр да. В это врем  на выходе элемента 9 совпадени  уровень логической единицы, так как на его первом и втором входах уровни логического нул , Таким образом, введение в счетчик дополнительных элементов - триггеров, источника синхронизирующих сигналов 59 обеспечивает возможность счета сигналов с произвольным расположением во времени, при этом сигналы, поступающие одновременно по обоим каналам, блокируютс  с помощью специальных клю чей. В случае поступлени  сигналов в разное врем  счетные импульсы на входе счетных разр дов формируютс  синхронно с одной и той же вспомогательной последовательностью импульсов, Это расшир ет функциональные возможности устройства за счет обеспечени  совмещенного счета входных сигналов , произвольно расположенных во вре мени. Формула изобретени  Реверсивный счетчик импульсов, содержащий последовательно соединенные реверсивные счетные разр ды, входы сложени  и вычитани  первого из которых соединены с выходами первого и второго элементов совпадени , первые входы которых объединены между собой, а вторые входы соединены с первыми входами соответственно третьего и четвертого элементов совпадени , вторые входы которых объединены между собой,The 20 clock inputs of the third and fourth triggers, the direct outputs of which are connected respectively to the first inputs of the third and fourth elements of coincidence, the outputs of which are connected to the reset inputs of the first and second triggers, respectively, the direct outputs of which are connected to the information inputs of the third and fourth triggers, respectively, inverse the outputs of which are connected to the third inputs of the second and first coincidence elements, respectively, the clock inputs of the first and second triggers being inputs of devices -keeping. , FIG. 1 shows a functional diagram of the device; in fig. 2 - timing charts characterizing his work. The reversible pulse counter (Fig. 1) contains sequentially connected reversible counter bits 1, a source of 2 synchronization signals, four D-flip-flops 3-6, g ryvyr second, third and fourth elements 7-10 matches. The inputs of the adding signals 11 and subtracting 12 are connected to the clock inputs of the D-flip-flops 3, 4, respectively, the outputs of the D-flip-flops 3 t are connected to the D-inputs of the O-flip flops 5 and 6, respectively, the clock inputs of the 0-flip-flops 5 and 6 are connected to the first output of the source 2 of the synchronization signals, the direct outputs of the D triggers 5 and 6 are connected to the first inputs of the third 7 and fourth 8 coincidence elements, respectively, the second inputs of which are connected to the second output of the source 2 synchronization signals, the outputs of the elements 7, B coincidence are connected to entrance The reset of O-flip-flops 3 and 4, respectively, the inverse outputs 0-flip-flop 8 5 and 6 are connected to the inputs of elements 10, 9 of the co-fall, respectively, the second inputs of which are connected to the direct outputs of flip-flops 6 and 5, respectively, and the third inputs of elements 9 the source output is connected to nick 2 synchronization signals, the outputs of elements 9 S coincidence are connected to the addition and subtraction inputs of the first counting decade 1, respectively. Information inputs 13 and 14 of the trigger 3 and 4 are connected to the potential potential unit bus. The device works as follows. In the initial position (Fig. 2d, e, K, A), the triggers 3-6 are in the zero state. At the outputs of the elements of coincidence 7-10, the level of the logical unit (Fig. 2i, i, 0, p). Counting signals. arriving simultaneously (in the same interval between adjacent pulses T.-a) through the addition tires (Fig. 2) and subtraction (Fig. 22), triggers 3 and A are switched to a single state (Fig. 2.1c). The nearest pulse T from the second output of the source of the synchronizing signals (Fig. 2d) sets the triggers 5 and 6 into one state (Fig. 2e, d), the same clock pulse through the elements 7, 8 coincidence (Fig. 2i, n) sets triggers 3 and to zero (initial) state. At the outputs of elements 9, Yu coincidence continues / remains the levels of the logical unit, since their first inputs from the inverse outputs of the flip-flops 5 and 6 (Fig. 2g, / l) receive the levels of logical zero. The following clock pulse (Fig. 2c) returns the triggers 5 and 6 to the zero (initial) state. Thus, with simultaneous input of signals on the addition and subtraction buses or their arrival with a shift, but in the same interval between two adjacent clock pulses, the pulses do not arrive at the input of the counting decade. Upon receipt of the next pair of pulses on the addition and subtraction tires (Fig. 2, g, when the clock pulse T ;, is located between them, each channel of the counter operates as indicated, but with a shift determined by the intervals between the counters.) If an early impulse arrives through the bus addition, then (at the first and second inputs of element 9, the logic unit levels) the pulse from the first output of the signal synchronization source (Fig. 2ff) is fed to the input of the addition of countable bit 1. At this time, at the output of element 10, the level of logical units Since the pulse arrives on the subtraction bus, when the first and second inputs of the element 10 match the level of the logical unit, the pulse from the first output of the clock source is fed to the subtraction input of the counter bit. this is the time at the output of element 9 the level of a logical unit, since at its first and second inputs there are levels of logical zero, Thus, the introduction of additional elements - triggers into the counter, the source of the synchronizing signal in 59 it provides the possibility of counting signals with an arbitrary location in time, while signals arriving simultaneously on both channels are blocked with the help of special keys. In the case of signals arriving at different times, the counting pulses at the input of the counting bits are generated synchronously with the same auxiliary sequence of pulses. This expands the functionality of the device by providing a combined counting of input signals randomly arranged in time. Claims of the invention A reversible pulse counter containing successively connected reversible countable bits, the addition and subtraction inputs of the first of which are connected to the outputs of the first and second coincidence elements, the first inputs of which are interconnected, and the second inputs are connected to the first inputs of the third and fourth matches, respectively whose second inputs are interconnected, НИNO 1 I/If If t отличающийс  тем, что, с целью расширени  функциональных возможностей , в него введены первый, второй , третий и четвертый триггеры и источник синхронизирую1цих сигналов, первый выход которого подключен к первому входу первого элемента совпадени  , а второй выход - KQ второму входу третьего элемента совпадени  и к тактовым входам третьего и четвертого триггеров, пр мые выходы которых подключены соответственно к первым входам третьего и четвертого элементов совпадени , выходы которых соединены с входами сброса соответственно первого и второго триггеров, пр мые выходы которых подключены к информационным входам соответственно третьего и четвертого триггеров, инверсные выходы которых соединены стретьими входами соответственно второго и первого элементов совпадени , причем тактовые входы первого и второго триггеров  вл ютс  входами устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 550767, кл. Н 03 К 23/00, 1976. 1 I / If If t characterized by the fact that, in order to expand its functionality, the first, second, third and fourth triggers and the source of synchronization signals are introduced into it, the first output of which is connected to the first input of the first match element, and the second output is KQ to the second the input of the third match element and the clock inputs of the third and fourth triggers, the forward outputs of which are connected respectively to the first inputs of the third and fourth match elements, the outputs of which are connected to the reset inputs of the first first and second flip-flops, straight outputs of which are connected to the data inputs of the third and fourth flip-flops, inverted outputs of which are connected stretimi inputs respectively the second and first overlaps, said clock inputs of said first and second flip-flops are inputs. Sources of information taken into account during the examination 1. USSR author's certificate No. 550767, cl. H 03 K 23/00, 1976. 2.Авторское свидетельство СССР № SItSB, кл. Н 03 К 23/00, 1970 (прототип ).2. USSR author's certificate number SItSB, cl. H 03 K 23/00, 1970 (prototype). п.P. JTJt /but лl л.l лl fdfd п.P. б г иb g and TLTl вat жwell иand и кand to пP л мl m IfIf н о пn o p лl лl лl лl лl лl лl иand ъгfg ff игig
SU813291582A 1981-05-21 1981-05-21 Reversible pulse counter SU974594A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813291582A SU974594A1 (en) 1981-05-21 1981-05-21 Reversible pulse counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813291582A SU974594A1 (en) 1981-05-21 1981-05-21 Reversible pulse counter

Publications (1)

Publication Number Publication Date
SU974594A1 true SU974594A1 (en) 1982-11-15

Family

ID=20959346

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813291582A SU974594A1 (en) 1981-05-21 1981-05-21 Reversible pulse counter

Country Status (1)

Country Link
SU (1) SU974594A1 (en)

Similar Documents

Publication Publication Date Title
SU974594A1 (en) Reversible pulse counter
GB1293494A (en) The analysis of networks having nodes interconnected by vectors
SU790231A1 (en) Pulse train monitoring device
SU883859A1 (en) Multi-range digital time interval meter
SU538495A1 (en) Multichannel pulse counter
SU1383418A1 (en) Device for reading out graphic information
SU951714A1 (en) Phase pulse reversive counter
SU789996A1 (en) Multichannel digital correlometer
SU1108439A1 (en) Device for multiplying codes together
RU2067355C1 (en) Device which measures shift between distributed time bases
SU999048A1 (en) Unit counting squaring converter
SU1034013A1 (en) Multi-channel device for measuring time intervals in non-periodic pulse trains
SU651339A1 (en) Maximum number determining arrangement
SU551797A1 (en) Device for isolating extremes of time intervals
SU881756A1 (en) Device for checking synchronization pulses
SU888118A1 (en) Device for algebraic adding of frequencies
SU600514A1 (en) Time interval meter
SU955417A1 (en) Multi-channel digital phase-shifting device
SU1358096A1 (en) Phase shift to speed and acceleration code converter
SU961116A1 (en) Apparatus for shaping time intervals
SU824449A1 (en) Reversible counter
SU1041947A1 (en) Electronic countic frequency meter
SU851279A1 (en) Digital device for two-parameter frequency transducer data processing
SU677087A1 (en) Arrangement for comparing frequencies of two pulse trains
SU836756A1 (en) Pulse repetition frequency multiplying device