Изобретение относитс к области цифровой вычислительной техники и им пульсных измерительных устройств и может быть использовано в импульсных и цифровых фазометрических устройствах , в частности фазовых радиогеоде ических и радионавигационных системах . Известно устройство дл измерени разности фаз, позвол ющее получать отсчет разности фаз двух сигналов. Но оно способно работать только в непрерывном режиме измерений при наличии устойчивых входных сигналов Известен след щий частотомер-фаз метр, содерухащий генератор опорной частоты, двоичный умножитель, управл ющий реверсивный счетчик, счетчик , схему сравнени , регистр и триггер. При этом выход генератора опорной частоты соединен со входом двоичного умножител , управл ющие входы которого соединены с выходами разр дов управл ющего реверсивного счетчика, а выход двоичного умножител соединен со счетным входом счет чика, в котором выход переполнени подключен ко второму входу схемы сравнени , первый вход которой подкл чей к источнику измер емого сигнала, а к источнику опорного сигнала подключен первый вход триггера 2. Однако при наличии помех иди при пропадани х измер емого сигнала, а также при импульсном способе измерений , когда измер емый сигнал поступает лишь в течение коротких отрезков времени, что имеет место при работе фазовых радиогеодезических и радионавигационных систем, в моменты .пропаданий ули искажений измер емого сигнала в регистр результата этого фазометра может быть записан ложный результат. Цель изобретени - устранение возможности получени ложных результатов при импульсном методе измерений , а также при пропадани х измер емого сигнала и помехах в нем. Это достигаетс тем,что в предложенное устройство, содержащее генератор опорной частоты, двоичный .умножитель , управл ющий счетчик ..счетчик, схему сравнени , регистр и триггер, при этом выход генератора опорной частоты соединен со входом двоичного умножител , управл ющие входы которого соединены с выходами разр дов управл ющего счетчика, а выход двоич:ного умножител соединен со счетным входом счетчика, в котором выход переполнени подключен ко второму входу схемы сравнени , первый вход которой подключен к источнику измер емого сигнала, а к источнику опорного сигнала подключен первый вход триггера, введены элемент задержки и дополнительный счетчик, соединенны с регистром, причем счетный вход дополнительного счетчика подключен к в ходу двоичного умножител , установочный вход дополнительного счетчика по ключен к единичному выходу триггера ,- второй вход которого соединен с выходом элемента задержки, вход кото рого подключен к источнику измер емо го сигнала, к установочному входу счетчика и к первому входу схемы сра нени , первый и второй выходы котор соединены с су «1мирующим и вычитающим входами управл ющего реверсивног счетчика, а третий:выход соединен с шиной записи регистра. На чертеже показана структурна схема предложенного цифрового частотомера-фазометра . Цифровой частотомер-фазометр содержит генератор опорной частоты 1, двоичный умножитель 2, в состав которого входит счетчик 3 и система ключей 4, управл ющий реверсивный счетчик 5, счетчик 6, схему сравнени 7, регистр 8, триггер 9, дополнительный счетчик 10 и элемент за держки 11. Устройство работает следующим образом . С выхода генератора опорной часто ты- 1 импульсы посто нно поступают на вход счетчика 3, вход щего в состав двоичного умножител 2. Частота этих импульсов должна превышать час тоту измер емого сигнала по меньшей мере в п раз, где п - основание сис единиц измерени . Импульсы со счетчика 3 поступают на входы системы ключей 4, состо ние которых определ етс числом, записанным в управл ющем реверсивном счетчике 5. Частота импульсной последовательности на выходе двоичного умножител 2 пр мо пропорциональна числу, содержащемус в управл ющем реверсивном счетчике 5. С выхода двоичного умножител 2 импульсы поступают на счетные входы счетчиков б и 10. На выходе переполнени счетчика б через период времени, определ емый коэффициентом пересчета счетчика б и число в управл ющем реверсивном счетчике 5 по вл ютс импульсы переполнени . На первый вход схемы сравнени 7 поступаиот импульсы, частоту и фазовы сдвиг которых относительно опорного сигнала необходимо измер ть. На другой вход схемы сравнени 7 поступ ют импульсы переполнени от счетчика 6. Схема сравнени 7 сравнийает периоды поступлени импульсов измер емого сигнала и импульсов со счетчика 6. Фазирование начал периодов производитс установкой счетчика 6 в нулевое состо ние импульсом измер емого сигнала. Если импульс измер емого сигнала опережает импульс с выхода счетчи«а 6 (,,„ f , где f - частота компенсирующего сигнала от счетчика б), схема сравнени 7 пропускает импульс измер емого сигнала на первый выход схемы сравнени 7, св занный с суммирующим входом управл ющего реверсивного счетчика 5, и код в счетчике 5 увеличиваетс . Если импульс измер емого сигнала отстает от импульса с выхода счетчика 6 (при f fj ) , схема сравнени 7 пропускает импульс измер емого сигнала на второй выход схемы сравнени 7, св занный с вычитающим входом счетчика 5, и его код уменьшаетс . Если импульсы из tep eмoгo сигнала И от счетчика б совпадают (при с f icQMH схема сравнени 7 пропускает импульс измер емого сигнала на третий выход схемы сравнени 7, св занный с шиной записи регистра 8, при этом состо ние управл ющего счетчика 5 не измен етс . В этом случае код в управл ющем счетчике 5 пропорционален частоте измер емого сигнала . Таким образом, схемой сравнени 7 сравниваетс текущий период измер емого сигнала с некоторым усреднен 1ым значением предшествующих периодов . Импульс опорного сигнала устанавливает триггер 9 в единичное состо ние , при котором на управл ющий вход счетчика 10 подаетс потенциал, разрешающий работу счетчика 10. Если в течение периода измер емого сигнала не было пропадани сигнала или помехи , последующий импульс измер емого сигнала, пройд на третий выход cxeNtts сравнени 7, поступит на шину записи регистра 8 и перепишет в него отсчет разности фаз, сформированный в счетчике 10. Этот же импульс измер емого сигнала, пройд через элемент задержки 11, устанавливает триггер 9 в нулевое состо ние , при котором на управл ющий вход счетчика 10 подаетс потенциал, блокирующий работу счетчика 10, и удерживающий его в нулевом состо нии до прихода следующего импульса опорного сигнала. Врем задержки элемента задержки 11 должно быть достаточным дл определени схемой сравнени 7 очередности поступлени импульсов на ее входы и дл перезаписи в регистр 8 нового отсчета разности фаз. Таким образом, при пропадани х измер емого сигнала регистр 8 сохраThe invention relates to the field of digital computing and pulse measuring devices and can be used in pulse and digital phase meters, in particular, phase radio geodetic and radio navigation systems. A device for measuring a phase difference is known, which allows a phase difference of two signals to be read out. But it can work only in continuous measurement mode with stable input signals. The following frequency meter phase is known, containing a reference frequency generator, a binary multiplier, a control reversible counter, a counter, a comparison circuit, a register and a trigger. The output of the reference frequency generator is connected to the input of the binary multiplier, the control inputs of which are connected to the discharge outputs of the control reversible counter, and the output of the binary multiplier is connected to the counting input of the counter in which the overflow output is connected to the second input of the comparison circuit, the first input which is connected to the source of the measured signal, and the first input of the trigger 2 is connected to the source of the reference signal. However, if there is interference, go away when the measured signal disappears, as well as in the pulse mode measurements, when the measured signal arrives only for short periods of time, as is the case when phase radio geodesic and radio navigation systems are working, at the moments of the disappearance of the measured signal distortions, a false result can be written to the result meter of this phase meter. The purpose of the invention is to eliminate the possibility of obtaining false results in the case of a pulsed measurement method, as well as in the event of a drop in the measured signal and interference in it. This is achieved by the fact that in the proposed device comprising a reference frequency generator, a binary multiplier, a control counter, a counter, a comparison circuit, a register and a trigger, wherein the output of the reference frequency generator is connected to the input of a binary multiplier, the control inputs of which are connected to the outputs of the bits of the control counter, and the output of the binary multiplier is connected to the counter input of the counter, in which the overflow output is connected to the second input of the comparison circuit, the first input of which is connected to the source of the measured sy The first input of the trigger is connected to the source of the reference signal, a delay element and an additional counter are connected to the register, the counting input of the additional counter is connected to the binary multiplier in the course, the installation input of the additional counter is connected to the single output of the trigger, the second input of which connected to the output of the delay element, whose input is connected to the source of the measured signal, to the installation input of the counter and to the first input of the circuit, the first and second outputs of which are connected to The "miming and subtracting inputs of the control reversible counter, and the third: the output is connected to the register write bus. The drawing shows a block diagram of the proposed digital frequency meter-phase meter. The digital frequency meter-phase meter contains a reference frequency generator 1, a binary multiplier 2, which includes a counter 3 and a key system 4, a control reversing counter 5, a counter 6, a comparison circuit 7, a register 8, a trigger 9, an additional counter 10 and an element for 11. The device operates as follows. From the output of the reference frequency generator you- 1 pulses are constantly fed to the input of counter 3, which is part of binary multiplier 2. The frequency of these pulses must exceed the frequency of the measured signal at least n times, where n is the basis of the system of units. The pulses from counter 3 are fed to the inputs of the key system 4, the state of which is determined by the number recorded in the control reversing counter 5. The frequency of the pulse sequence at the output of the binary multiplier 2 is directly proportional to the number contained in the control reversing counter 5. From the output of the binary multiplier 2 is fed to the counting inputs of counters b and 10. At the output of the overflow of counter b, after a period of time determined by the conversion factor of counter b and the number in the control reversing counter 5 TC overflow pulses. At the first input of the comparison circuit, the 7 pulses, whose frequency and phase shift relative to the reference signal must be measured. The other input of the comparison circuit 7 receives overflow pulses from the counter 6. The comparison circuit 7 compares the periods of arrival of the pulses of the measured signal and pulses from the counter 6. Phasing of the periods started is performed by setting counter 6 to the zero state of the pulse of the measured signal. If the pulse of the measured signal advances the pulse from the output of the meter 6 (,, f, where f is the frequency of the compensating signal from counter b), the comparison circuit 7 transmits a pulse of the measured signal to the first output of the comparison circuit 7 associated with the summing input control reversing counter 5, and the code in counter 5 is incremented. If the pulse of the measured signal lags behind the pulse from the output of counter 6 (with f fj), the comparison circuit 7 transmits a pulse of the measured signal to the second output of the comparison circuit 7 associated with the subtractive input of counter 5, and its code decreases. If pulses from tep of his signal AND from counter b are the same (with f icQMH, comparison circuit 7 transmits a pulse of the measured signal to the third output of comparison circuit 7 connected to the recording register bus 8, while the state of control counter 5 does not change In this case, the code in control counter 5 is proportional to the frequency of the measured signal. Thus, comparison circuit 7 compares the current period of the measured signal with a certain average of the first value of the previous periods. The pulse of the reference signal sets trigger 9 to one In this case, a potential allowing the operation of counter 10 is applied to the control input of counter 10. If there was no signal loss or interference during the period of the measured signal, the subsequent pulse of the measured signal passed through the third output cxeNtts of comparison 7 will go to register write bus 8 and rewrite the phase difference count formed in counter 10. This same pulse of the measured signal, passing through delay element 11, sets trigger 9 to the zero state, in which the control input of counter 10 are potential blocking operation of the counter 10, and retaining it in the zero state until the next pulse of the reference signal. The delay time of the delay element 11 should be sufficient for the comparison circuit 7 to determine the order in which the pulses arrive at its inputs and for overwriting the phase difference register in register 8. Thus, when the measured signal disappears, the register 8 retains