(54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ(54) DEVICE FOR DELAYING PULSES
Изобретение относитс к импульсной технике и может быть использовано в сов ременной технике св зи, радиотехнике, электронно-вычислительной технике и Других отрасл х радиоэлектроники, а также в системах обработки речевого сигнала. Известно устройство задержки импульсов , содержащее генератор тактовых; импульсов, два счетчики, первый из которых св зан со схемой сравнени кодов через запоминающее устройство, а второй непосредственно, два управл емых первым и вторым триггерами соответственно элемента И, выход каждого из которых подключен к соответствующему счетчику импульсов, третий элемент И, входы которого соединены с соответству ющими поразр дными выходами второго счетчика, а выход - с единичным входом первого триггера, выход генератора так товьк импульсов соединен с свободными входами первого и второго элементов И. нулевой вход первого триггера, единичный вход второго триггера, разрешающий вход запоминающего устройства, сбросовьй вход второго счетчика соединены о входом устройства непосредственно, а сбросовый вход первого счетчика - через введенный формирователь задержки, при этом выход схемы сравнени , кодов соединен со сбросовым входом запоминающего устройства и нулевым входом второго триггера l . Недостаток известного устройства состоит в том, что оно не йожет работать только с периодическими сигналами . Известно устройство дл задержки импульсов, содержащее генератор тактовьхх импульсов, два счетчика, управл емый триггером первый элемент И. вход которого соединен с выходом генератора тактовых импульсов, основной формирователь задержки, вход которого соединен с входом устройства, единичным входом триггера и сбросовым входом второго счетчика, второй элемент И, входы котфого соединены с соответствующими поразр дными вьосодами счетчака , /1.эпементоэ И, бпок перезаписи, вспомогательный формирователь задержки , выход которого соединен с нулевым входом триггера и сбросовым входом пер вого счетчика, выход основного формировател задержки соединен с входом вспо могательного формировател задержки и с разрешающим входом блока перезаписи входы которого соединены с соответству ющими поразр дными вьосодами первого счетчика, а выходы - с соответствующими поразр дными установочными входами второго счетчика, инверсный выход последнего разр да первого счетчика соединен с входом первого элемента И, вь ход которого подключен к входам обоих счетчиков, входы каждого из П элементо И соединены с соответствующими поразр дными выходами второго счетчика. 2 Недостаток данного устройства - невозможность формировани задержки, завис щей от частоты следовани входной квазипериодическрй последовательности импульсов так, чтобы врем задержки импульса было пропорционально предшест вующему периоду. Цель изобретени - расширение функц овальных возможностей устройства путем обеспечени задержки, пропорциональной предшествующему периоду. Поставленна цель достигаетс тем; что в устройство дл задержки импульсов , содержащее генератор тактовых импульсов, первый счетчик, аоразр лные выходы которого соединены с выходами блока перезаписи, выходы которого подключены к соответствующим установочным входам второго счетчика, который своими выходами соединен с входам многовходового элемента совпадени , элемент управлени блоком перезаписи и сбросом, введены делитель частоты, который соединен с выходом генератора тактовых импульсов, и выходной триггер один вход которого подключен к выходу многовходового элемента совпадени , а другой - к выходу элемента управлени блоком перезаписи и сбросом, причем счетный вход первого счетчика подключен к выходу делител частоты, а счетный вход второго счетчика - к выходу генератора тактовых импульсов. На чертеже приведена структурна электрическа схема устройства. Устройство содержит генератор 1 так товых импульсов, делитель 2 частоты, элемент 3 управлени блоком перезаписи и сбросом, первый счетчик 4, блок 5 перезаписи, второй счетчик 6, многовхоиовый элемент 7 совпадени , вькодной триггер 8. Выходы первого счетчика 4 соединевы с установочными входами второго счетчика 6 через блдк 5 перезаписи, который управл етс элементом 3. Счетный вход вто- рого счетчика 6 соединен с выходом генератора 1, а счетный вход первого счетчика 4 соединен с выходом делител 2 частоты. Один вход выходного триггера 8 соединен с выходом элемента 3 управлени блоком перезаписи и сбросом, а другой - с выходом многовходового элемента 7 совпадени , входы которого подключены к выходам второго счетчика 6. . Устройство работает следующим образом . Генератор 1 тактовых импульсов генерирует импульсы с периодомТ. На счетный вход первого счетчика 4 поступают импульсы с периодом Т2 Т К, где К -1коэффициент делени делител частоты 2. За врем Т, равное текущему периоду входной квазипериодической последовательности , на счетный вход первого счетчика поступает определенное целое число импульсов . этом триггеры первого счетчика 4 принимают состо ние, характеризующее двоичное число, пропорцио11альное временному интервалу Т. По переднему фронту очередного входного импульса элемент 3 управлени блоком перезаписи и сбросом формирует короткий импульс, который приводит вы. ходной триггер 8 в состо ние О (начало задержки) и разрешает перезапись кода с первого счетчика 4 на второй счетчик 6, причем на второй счетчик 6 перезаписьюаетс обратньй код. После перезаписи кода элемент 3 управлени блоком перезаписи и сбросом сбрасывает триггеры первого счетчика 4. За определенное врем Тз второй счетчик 6 переходит в конечное состо ние и на выходе многовходового элемента 7 совпадени по вл етс импульс, который переводитвь ходной триггер 8 в состо ние (конец задержки). Так как н счетный вход второго счетчика 6 поступают импульсы с периодом Т, то Тз MiT (Т/Т) X (Т2/К) ТЖ. Видно, что врем задержки Т при заданном коэффициенте пропорциональности К зависит от временного интервала Т между входными импульсами , т.е. система самонастраиваетс по входному сигналу. Коэффициент пропорциональности может быть измененThe invention relates to a pulse technology and can be used in modern communication technology, radio engineering, computer technology and other radio electronics, as well as in speech processing systems. A device for delaying pulses is known, which contains a clock generator; pulses, two counters, the first of which is connected to the code comparison circuit through a memory device, and the second directly, two controllable first and second triggers of the And element, respectively, the output of each of which is connected to the corresponding pulse counter, the third And element, whose inputs are connected with the corresponding one-bit outputs of the second counter, and the output with the single input of the first trigger, the generator output also connects the pulses to the free inputs of the first and second elements I. zero input p The first trigger, the single input of the second trigger, allowing the memory input, the reset input of the second counter are connected to the device input, and the reset input of the first counter is entered through the delay driver, while the output of the comparison circuit, the codes is connected to the reset input of the memory device and the zero input second trigger l. A disadvantage of the known device is that it does not operate only with periodic signals. A device for delaying pulses is known, comprising a clock pulse generator, two counters, a trigger controlled first element I. Its input is connected to a clock pulse generator output, a main delay driver whose input is connected to a device input, a single trigger input and a second counter reset input, the second element is And, the inputs are connected to the corresponding bit-wise counters of the counter, /1.epementoe And, bpok dubbing, the auxiliary delay generator, the output of which is connected With the zero input of the trigger and the fault input of the first counter, the output of the main delay shaper is connected to the input of the auxiliary delay shaper and with the enable input of the rewriter block whose inputs are connected to the corresponding bit ports of the first counter, and the outlets with the corresponding digit inputs of the second the counter, the inverse output of the last digit of the first counter is connected to the input of the first element I, whose course is connected to the inputs of both counters, the inputs of each of the P element This is connected to the corresponding output of the second counter. 2 The disadvantage of this device is the impossibility of forming a delay depending on the frequency of the following quasi-periodic sequence of pulses so that the delay time of the pulse is proportional to the preceding period. The purpose of the invention is to expand the functional capabilities of the device by providing a delay proportional to the previous period. The goal is achieved by that; that a pulse counter, containing a clock pulse generator, has a first counter, the aerial outputs of which are connected to the outputs of the rewriting unit, the outputs of which are connected to the corresponding setup inputs of the second counter, which by its outputs are connected to the inputs of the multi-input coincidence element, the control unit of the rewriter and reset, entered the frequency divider, which is connected to the output of the clock pulse generator, and the output trigger one input of which is connected to the output of the multi-input element The match is coincident, and the other is connected to the output of the control unit of the rewriting and reset unit, the counting input of the first counter is connected to the output of the frequency divider, and the counting input of the second counter to the output of the clock generator. The drawing shows a structural electrical circuit of the device. The device contains a generator of 1 so-called pulses, a divider 2 frequencies, an element 3 controlling the rewriting unit and a reset, the first counter 4, the rewriting block 5, the second counter 6, the multiple coincidence element 7, the trigger trigger 8. The outputs of the first counter 4 are connected to the installation inputs of the second the counter 6 is via rewriting block 5, which is controlled by the element 3. The counting input of the second counter 6 is connected to the output of the generator 1, and the counting input of the first counter 4 is connected to the output of the frequency divider 2. One input of the output trigger 8 is connected to the output of the control unit 3 rewriting unit and reset, and the other to the output of the multi-input matching element 7, the inputs of which are connected to the outputs of the second counter 6.. The device works as follows. The generator 1 clock pulses to generate pulses with a periodT. The counting input of the first counter 4 receives pulses with a period of T2 T K, where K -1 is the division factor of frequency divider 2. During time T, equal to the current period of the input quasi-periodic sequence, a certain integer number of pulses is sent to the count input of the first counter. In this case, the triggers of the first counter 4 receive a state characterizing a binary number proportional to the time interval T. On the leading edge of the next input pulse, the element 3 of the rewriter and reset control generates a short pulse that leads you. a trigger trigger 8 to the state O (the start of the delay) and allows code to be rewritten from the first counter 4 to the second counter 6, and the reverse code is rewritten to the second counter 6. After rewriting the code, the control block 3 rewriting element and reset resets the triggers of the first counter 4. After a certain time Tc, the second counter 6 goes into the final state and at the output of the multi-input coincidence element 7 a pulse appears that puts the trigger 8 into the state (end delays). Since the counting input of the second counter 6 receives impulses with a period T, then Tz MiT (T / T) X (T2 / K) TJ. It is seen that the delay time T for a given proportionality coefficient K depends on the time interval T between the input pulses, i.e. the system adjusts itself to the input signal. The proportionality factor can be changed.
путём изменени коэффициента делени делитеп частоты 2.by changing the division ratio of the frequency divide 2.
Такое выполнение ycipoftcTa позвол ;; ет получить задержку импульса входной квазипериодической последовательности, пропортхишально завис щую от прелиес вующего периода, что особенно полезно в системах обработки речевых сигналов, в частности, в системах выделени оо новного тона речи пиковым методом, так как при этом повышаетс точность вьшв.. лени .This implementation ycipoftcTa allowed ;; It does not receive a delay in the input quasi-periodic sequence, which depends on the input period, which is especially useful in speech signal processing systems, in particular, in peak-tone speech extraction systems, as this increases the accuracy of laziness.