SU1001089A2 - Divider - Google Patents

Divider Download PDF

Info

Publication number
SU1001089A2
SU1001089A2 SU802887589A SU2887589A SU1001089A2 SU 1001089 A2 SU1001089 A2 SU 1001089A2 SU 802887589 A SU802887589 A SU 802887589A SU 2887589 A SU2887589 A SU 2887589A SU 1001089 A2 SU1001089 A2 SU 1001089A2
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
bus
input
pulse
divider
Prior art date
Application number
SU802887589A
Other languages
Russian (ru)
Inventor
Валентин Викторович Климов
Original Assignee
Институт горного дела
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт горного дела filed Critical Институт горного дела
Priority to SU802887589A priority Critical patent/SU1001089A2/en
Application granted granted Critical
Publication of SU1001089A2 publication Critical patent/SU1001089A2/en

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

(5) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ(5) DEVICE FOR FISSION

Claims (1)

Изобретение относитс  R вычислительной технике и может использовано в системах автоматики, вычис лительной техники и в измерительных приборах. По ОСНОВНОМУ авт св. № известно устройство дл  делени , содержащее счетчик делител , счетчик делимого, счетчик результата, управл емые делители гмастоты, генератор тактовых импульсов, триггер, элемент И, первую и вторую входные шины, шину сброса VI шину управлени  J. Недостатком известного устройства  вл етс  низкий диапазон используемых дл  делени  чисел. Цель изобретени  - расширение диапазона используемых дл  делени  чисел. Поставленнй  цель достигаетс  тем что в устройстве дл  делени  между первой входной шиной и сметным входо счетчика делимого введен вычитатель пеТУбого импульса, управл ющий вход которого соединен с шиной сброса устройства,. На фиг; 1 представлена функциональна  схема устройства.дл  делени  на фиг. 2 - Пример реализации вычитател  первого импульса Устройство дл  делени  содержит счетчик 1 делител  счетчик 2 делимого , счетчик 3 результата, управл емые делители и ,5 частоты, генератор 6 тактовых импульсов, элемент И 7, триггер 8, вычитатель 9 первого импульса, содержащий триггер 10,элемент И-НЕ 11, вход 12, управл ющий вход 13 и выход Т, первую входную шину (делимого) 15, вторую входную шину (делител ) 16, шину 17 сброса и шину 18 управлени . Устройство дл  делени  работает следующим образом. Импульсом по шине 17 Сброс р счетчике 1 делител  устанавливаетс  нуль, а в счетчике 2 делимого - единица . На входные шины 15 и 16 подаютс  последовательности импульсов соответ стеенно из А и -В импульсов. Следователъно , в счетчике 1 фиксируетс  число А, а в счетчике 2 - число В, которые задают коэффициенты делени  соответственно управл емых делителей 4 и 5 частоты Дл  выполнени  делени  на шину 18 управлени  подаетс  импульс, который переключает триггер 8, разреша  при этом п|Ьохождение импульсов от генератора б на вхо ды управл емых деталей и 5 частоты При этом на выходе делител  5 частоты по вл етс  импульс через врем  , где f - частота генератора 6, на выходе делител  k частоты образуютс  импульсы, следующие с частотой F-i/A. За врем  t в счетчик 3 результата поступает количество импульсов ® 6 N-F.i--fТ-А , , Импульс с выхода делител  5 частоты переключает триггер 8, запреща  поступление импульсов с генератора 6 Таким ©бразом в счетчике 3 фиксируетс  результат делени , Предлагаемое изобретение позвол ет делить все числа, в том числе и нуль. При этом занесение единицы в исходном состо нии в счет1 ик 2 позвол ет исключить неоднозначность результата . Единственным ограничением , накладываемым на работу устройства ,  вл етс  неравенство единице делител  при нулевом делимом Таким образом, предлагаемое изобретение позвол ет расширить диапазон используемых дл  делени  чисел. Формула изобретени  Устройство дл  делени  по авт. св. N , отличающеес  тем, что, с целью расширени  диапазона используемых дл  делений чисел, между первой входной шиной и счетным входом счетчика делимого введен вычитатель первого импульса, управл ющий вход которого соединен с шиной сброса устройства, И сточни ки и нфор маци и , прин тые во внимание при экспертизе 1„ Авторское свидетельство СССР If , кл. G Об F 7/52, 27.01.77 (прототип).The invention relates to R computing technology and can be used in automation systems, computing technology and in measuring devices. By main auths St. No. a device for dividing, containing a divider counter, a divisible counter, a result counter, controlled gmastot dividers, a clock pulse generator, a trigger, an And element, first and second input buses, a reset bus, VI control bus J. A disadvantage of the known device is the low range used to divide numbers. The purpose of the invention is to expand the range used to divide the numbers. The goal is achieved by the fact that in the device for dividing between the first input bus and the estimated input of the divisible counter, a subtractor of a peTUBy pulse, the control input of which is connected to the device reset bus, is entered. Fig; 1 is a functional diagram of the device. The division in FIG. 2 - Example of implementation of the first pulse subtractor. The device for dividing contains the counter 1, the divider, the counter 2, the dividend, the counter 3 of the result, the controlled dividers and, 5 frequencies, the generator 6 clock pulses, element 7, trigger 8, subtractor 9 of the first pulse containing trigger 10 , element AND-NOT 11, input 12, control input 13 and output T, first input bus (divisible) 15, second input bus (divider) 16, reset bus 17 and control bus 18. The device for dividing works as follows. By an impulse on the bus 17 Reset - the counter 1 of the divider is set to zero, and in the counter 2 of the dividend - one. A series of pulses is applied to the input lines 15 and 16, respectively, of A and-B pulses. Consequently, in the counter 1 the number A is fixed, and in the counter 2 - the number B, which determine the division factors of the controlled frequency dividers 4 and 5, respectively. To perform the division to the control bus 18, a pulse is given which switches the trigger 8, allowing n | impulses from generator b to the inputs of controlled parts and 5 frequencies At the output of the frequency divider 5, a pulse appears through time, where f is the frequency of the generator 6, the output of the frequency divider k produces pulses that follow the frequency Fi / A. During the time t, the number of pulses ® 6 NF.i - fТ-А comes to the counter 3 of the result. The pulse from the output of the frequency divider 5 switches the trigger 8, prohibiting the arrival of pulses from the generator 6 Thus, the result of the division is fixed in the counter 3, Proposed invention allows to divide all numbers, including zero. In this case, the entry of the unit in the initial state into the score of 1 and 2 allows one to eliminate the ambiguity of the result. The only limitation imposed on the operation of the device is the inequality to the unit of the divisor with zero divisible. Thus, the present invention allows to expand the range used to divide the numbers. Claim device for dividing by author. St. N, characterized in that, in order to expand the range used for dividing numbers, a subtractor of the first pulse is entered between the first input bus and the counting input of the divisible counter, the control input of which is connected to the device reset bus, and the received into account in the examination of 1 "USSR author's certificate If, cl. G About F 7/52, 01/27/77 (prototype). Фиг. zFIG. z
SU802887589A 1980-02-26 1980-02-26 Divider SU1001089A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802887589A SU1001089A2 (en) 1980-02-26 1980-02-26 Divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802887589A SU1001089A2 (en) 1980-02-26 1980-02-26 Divider

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU615477 Addition

Publications (1)

Publication Number Publication Date
SU1001089A2 true SU1001089A2 (en) 1983-02-28

Family

ID=20879930

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802887589A SU1001089A2 (en) 1980-02-26 1980-02-26 Divider

Country Status (1)

Country Link
SU (1) SU1001089A2 (en)

Similar Documents

Publication Publication Date Title
SU1001089A2 (en) Divider
SU1622926A2 (en) Shaper of time intervals
SU590735A1 (en) Multiplication arrangement
SU961140A1 (en) Pulse recurrence rate to code integrating converter
SU982002A1 (en) Multiplicating-dividing device
SU1004905A1 (en) Digital frequency meter
SU864582A1 (en) Device for phasing synchronous pulse sources
SU881756A1 (en) Device for checking synchronization pulses
SU949789A1 (en) Pulse repetition frequency multiplier
SU1108439A1 (en) Device for multiplying codes together
SU877536A1 (en) Multiplicating-dividing device
SU622080A1 (en) Arrangement for adding pulse signal frequencies
SU809526A1 (en) Pulse repetition frequency multiplier
SU798833A1 (en) Multiplying-dividing device
SU815876A1 (en) Digital generator of sinusoidal signals
SU496570A1 (en) Integrator
SU790179A1 (en) Meandre frequency doubler
SU600467A1 (en) Frequency synthesis arrangement
SU798775A1 (en) Exchange device
SU559420A1 (en) Sync device
SU395989A1 (en) Accumulating Binary Meter
SU1275362A1 (en) Device for measuring time intervals
SU792574A1 (en) Synchronizing device
SU416705A1 (en)
SU966920A1 (en) Decimal counter