SU474024A1 - Устройство дл выделени приращени - Google Patents
Устройство дл выделени приращениInfo
- Publication number
- SU474024A1 SU474024A1 SU1942207A SU1942207A SU474024A1 SU 474024 A1 SU474024 A1 SU 474024A1 SU 1942207 A SU1942207 A SU 1942207A SU 1942207 A SU1942207 A SU 1942207A SU 474024 A1 SU474024 A1 SU 474024A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- block
- scale
- increment
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Предлагаемое изобретение относитс к области вычислительной техники и может быть использовано при построении цифровых интегрирующих машин (ЦИМ) и других устройств , оперирующих с величинами и их приращени ми .
Р1звестны цифровые интегрирующие машины , включающие в себ устройство дл выделени приращени , которое состоит из блока выделени группы старщих разр дов, блока пам ти, блока выделени приближенного значени приращени , счетчика тактов.
Приращение результата любой операции (умножени , делени , извлечени квадратного корн и др.) есть частное от делени одного последовательпого кода Р на другой последовательный код S, т. е.
AZ S
Выделение
приращени из отношени --
осуществл етс с помощью устройства дл выделени приращений. Дл представлени приращений в этих устройствах используетс комбинированна щкала вида ± (О, 1, 2, ... 2 2, 1, 2, , ..., ).
Основными недостатками устройства вл ютс невысока скорость отработки начальных условий и сравнительно низка точность вычислений величин на участках их быстрого изменени .
Цель изобретени - повышение точности
и быстродействи устройства.
Дл этого в устройство введен блок формировани сигналов изменени масштаба приращени , один из входов которого соединены с одннм из входов блока выделени приближенного значени приращени , счетчика тактов, блока выделени группы старших разр дов и с одним из выходов блока формировани и хранени масштабов приращени , а другие входы подключены к входным клеммам устройства, блок формировани и хранени масштабов приращени , один из входов которого соединен с одним из выходов блока формировани сигналов изменени масштаба приращени , другой выход которого соединен
с одним из входов блока выделени приближенного значени приращени , блок задержки , один вход которого соединен с выходом блока формировани и хранени масштаба приращени , а выход - с одним из входов
счетчика тактов, другие входы которого подключены к входным клеммам устройства, а выход - к одним из входов блока выделени приближенного значени , выход которого соединен с одним из входов блока пам ти, к друтому входу которого подключен выход блока
выделени группы старших разр дов, причем другие входы блока задержки и блока формировапи и храпени масштаба прирап1,ени подсоедипепы ко входу устройства, а выход б.шка пам ти - к выходу ycTpoiicTBa.
Структурна схема устройства дл выделепи прираш,е11и изображена иа чертеже, где 1 - блок задержки последовательного кода 5 на О, 1,2,..., V тактов; 2 - счетчик тактов; 3 - блок выделени приближенпого значепи приращени (AZ); 4 - блок формировани и хранени масштаба нрпращени ; 5 -блок формировани сигналов изменени маснггаба; 6 - блок выделени группы старших разр дов из кода S; 7 - блок пам ти; 8 - вход, на которы| 1 ноступает последовательный код S; 9 - выход, с которого снимаетс носледовательны код S; 10 - вход, на который поступает последовательный код Р; 11 - входы , на которые ностуиают тактовые пмнульсы; 12 -- выход, с которого снимаютс сигналы , уиравл юпхне переписью разр дов кода Р в блок выделени приближеииого зпачеии ирираш,ени ; 13 - выход, с которого снимаетс сигнал максимальпого показани счетчика; 14 - выход, с которого снимаетс сигнал записи единиц в блок выделепи приближенного значени приращени ; 15 - выход, с которого снимаютс сигналы изменени масштаба; 16 - выход, с которого снимаетс сигнал наличи текущего масштаба больше минимального; 17 - входы, на которые подаютс сигналы начальной установки в нулевое состо ние соответствующих блоков; 18- вход, на который подаетс тактовый импульс знака; 19 - вход, иа который подаетс сигпал окончани текущего щага вычнслений; 20 - - выход , с которого сннмаетс нриближепное значение приращени Дл; 21 выход, с которого снимаетс масштаб приращени ; 22 - выход , с которого снимаетс группа старших разр дов кода S; 23 - выход, с которого сннл аетс результата онерации AZ.
В основу ностроени нредлагаемого устройства положен способ выделени приращеin-iii , отличающийс от существующих тем, что все Боз.можные приращеии величии, участвующих в вычислени х, представл ютс набором целых двоичных чисел из некоторого дианазона . Этому набору на каждом шаге вычислений в зависимости от скорости нзмеиени величии, автоматически ирисваиваетс онределеппый вес ± (О, 1,2,..., 2 - 2, 2 - 1) М, где yVl 2, 2, 22, . . . , -- маспггаб (вес) мпогоразр дных приращений.
Веса приращений определ ютс но следующему правилу: в даином /-м щаге вычислений формируетс сигнал увеличени масщтаба приращений, выдел е.мых в следующем (i + 1)-м шаге, если хот бы одно приращение i-ro шага выходит за верхнюю границу прин того диапазона, и сигнал уменьшени масштаба, если выход за верхнюю границу отсутствует.
Особенностью способа, облегчающей его
техническую реализацию, вл етс то, что масштаб в запоминаюшее устройство приращений не записываетс , так как дл всех приращений одного тага оп вл етс одним и
тем же.
Устройство функционирует следующим образом . При минимальном масщтабе М- 2° нриран;еиие результата операции представл ет собой целую часть от делени кода Р на
код 5, т. е.
Г Р
7 -
z
L 5-9
15 где - символ выделеии целой части.
Предположим, что па /-м щаге приращени нредставл ютс в масштабе М- 1 , т. с.
( 1
AZ;r
- ч 5,-2 J
Если приращение результата хот бы одпой операции t-ro щага выходит за верхнюю границу диаиазона ± (О, 1, 2, ... , 2, 2 1), то формируетс сигнал увеличени масштаба , по которому к содержимому счетчика блока 4 добавл етс «1. Добавление «1 ироисходит при по влении первого переполнени
(-ГО Шага. Последующие переполнени /-ГО шага состо ни счетчика блока 4 не мен ют . В очередном (i + 1)-м щаге все приращени иеремепных будут представлены в масщтабе Mi+i 2+ , т. е.
7 -Г + 1
- S,,,2/+i JOoc .ie того как масштаб М достигнет максимал1 ного значени , дальнейшее увеличение его прекращаетс .
Аналогичным путем осуществл етс уменьHicHHe масштаба. Если на г-м ишге ни одно из нриращений не вышло за верхиюю границу диапазона, то формируетс сигнал уменьшени масштаба, по которому содержимое реверсивного счетчика блока 4 умеиьщаетс на единицу. В очередном (( + 1)-м щаге приращени переменнь1х будут представлены в масштабе Л1г-м 2- , т. е.
Г i+i 1 AZ/-J-1 „ , ,
L J
Предмет- и з о б р е т е н и
Устройство дл выделеии приращени , содержандее блок выделени группы старщих
разр дов, блок пам ти, блок выделени приближенного значени приращени , очетчиктактов , отличающеес тем, что, с целью повышени точности и быстродействи устройства, в него введен блок формировани сигналов изменени масштаба приращени , одни из входов которого соединены с одними из входов блока выделени приближеиного значени приращени , счетчика тактов, блока выделени груииы старших разр дов и с одним из выходов блока формировани и хранени масштабов ирираш,ени , а другие входы нодключены к входным клеммам устройства, блок формировани и хранени масштабов нрираш ,ени , один из входов которого соединен с одним из выходов блока формировани сигналов изменени масштаба ирирашени , другой выход которого соединен с одним из входов блока выделени приближенного значени ириран ени , блок задержки, один вход которого соединен с выходом блока формировани и хранени масштаба приращени , а выход - с одним из входов счетчика тактов, другие входы которого подключены к входным клеммам устройства, а выход - к одним из входов блока выделени приближенного значени , выход которого соединен с одним из входов блока пам ти, к другому входу которого подключен выход блока выделени группы старших разр дов, причем другие входы блока задержки и блока формировани и хранени масштаба приращени подсоединены ко входу устройства, а выход блока пам ти - к выходу устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1942207A SU474024A1 (ru) | 1973-07-16 | 1973-07-16 | Устройство дл выделени приращени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1942207A SU474024A1 (ru) | 1973-07-16 | 1973-07-16 | Устройство дл выделени приращени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU474024A1 true SU474024A1 (ru) | 1975-06-14 |
Family
ID=20559435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1942207A SU474024A1 (ru) | 1973-07-16 | 1973-07-16 | Устройство дл выделени приращени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU474024A1 (ru) |
-
1973
- 1973-07-16 SU SU1942207A patent/SU474024A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3829785A (en) | Circuit arrangement for digital frequency measurement | |
SU474024A1 (ru) | Устройство дл выделени приращени | |
SU525116A1 (ru) | Частотный интегратор | |
SU894705A1 (ru) | Устройство дл возведени в квадрат | |
SU531152A1 (ru) | Устройство дл возведени в степень и извлечени корн | |
SU744600A1 (ru) | Устройство дл вычислени значений полинома | |
SU1129610A1 (ru) | Устройство дл извлечени квадратного корн из суммы квадратов двух чисел | |
SU491129A1 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU769572A1 (ru) | Вычислительное устройство дл решени линейных дифференциальных уравнений | |
SU451989A1 (ru) | Цифровой генератор функций | |
SU817726A1 (ru) | Устройство дл решени интеграль-НыХ уРАВНЕНий | |
SU955043A1 (ru) | Квадратор | |
SU748270A1 (ru) | Цифровой измеритель отклонени измер емой частоты от номинальной | |
SU752347A1 (ru) | Устройство дл вычислени коэффициентов обобщенных дискретных функций | |
SU490081A1 (ru) | Цифровое управл ющее устройство | |
SU1035787A1 (ru) | Преобразователь код-напр жение | |
SU855658A1 (ru) | Цифровое устройство дл вычислени функций | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU1510097A1 (ru) | Устройство дл преобразовани непозиционного кода в позиционный код | |
SU744561A1 (ru) | Устройство дл выделени значащего разр да | |
SU1083187A1 (ru) | Вычислительное устройство | |
SU1709355A1 (ru) | Устройство дл воспроизведени функций | |
SU984031A1 (ru) | Преобразователь кода в частоту | |
SU1367153A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU771675A1 (ru) | Цифро-веро тностное устройство дл делени чисел |