SU531152A1 - Устройство дл возведени в степень и извлечени корн - Google Patents
Устройство дл возведени в степень и извлечени корнInfo
- Publication number
- SU531152A1 SU531152A1 SU2043288A SU2043288A SU531152A1 SU 531152 A1 SU531152 A1 SU 531152A1 SU 2043288 A SU2043288 A SU 2043288A SU 2043288 A SU2043288 A SU 2043288A SU 531152 A1 SU531152 A1 SU 531152A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- register
- adder
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к вычислительной технике и предназначено дл построени специализированных вычислительных машин и функциональных преобразователей.
Известно устройство дл возведени в степень, содержащее регистр, сумматоры, двоичный счетчик, группы элементов И и элементы задержки и построенное по обшей схеме воспроизведени пол1шомов методами конечных разностей
Недостатком этого устройства вл етс ограниченные функциональные возможности , малое быстродействие и большие аппаратурные затраты.
Известно устройство возведени в сте- пень четыре, содержащие регистры, сумматоры , умножители, элементы И и элементы задержки Г
Недостаток этого устройства - ограниченные функциональные возможности при больших аппаратурных затратах.
Наиболее близким техническим решением к, данному изобретению вл етс усройство дл возведени в степень и извлечени корн , содержашее регистр, группу сумматоров
число которых равно показателю степени, причем выход каждого предыд5тцего сумматра соединен со входами сложени и вычитани каждого последующего сумматора через соответствующие элементы И, а выход регистра соед1шен со входами сложени и вычитани первого сумматора через соответствующие элементы И, реверсивный счетчик и блок сравнени , выходы которого соединены со входами распределител импульсов, подключенного выходами ко входам реверсивного счетчика, управл ющим входам элементов И и первому входу блока сравнени Гз,
Недостатком этого устройства вл етс низкое быстродействие и отсутствие возможности производить извлечение корн Пстепени из непрерывно измен ющейс величины .
Claims (2)
- Целью изобретени вл етс расширение класса решаемых задач и повышение быстрдействи . Указанна цель достигаетс тем, что устройство дополнительно содержит регистр показател степени, блок переключени и запоминающий блок, выходы которого соед1шены с установочными входами сумматоров и регистра, выходы регистра показател степени соединены с управл ющими входами запоминающего блока, распре делител импульсов и блока переключени , подключенного информационными входами к выходам реверсивного счетчика и старшего сумматора, управл ющим входом - к одном из выходов распределител импульсов, а выходом - ко второму входу блока сравнени , входы регистра показател степени по ключены к соответствующим входным шина а третий вход блока сравнени подключен к входной информационной шине устройства. Схема устройства представлена на чертеже и содержит п сумматоров 1, регистр 2., элементы И 3 и 4, реверсивный счетчик 5, блок сравнени 6, распределитель импульсов 7, блок переключени 8, запоми нающий блок 9 и регистр покаам ел степе 10, Выход регистра 2 соединен через элеме ть Р1 3 и 4 соответственно со входами сложени и вычитани первого сумматора 1 Выход каждого предыдущего сумматора 1 соединен через элементы И 3 и 4 соответ ственно со входами сложени и вычитани каждого последующего сумматора 1 Выходы реверсивного счетчика 5 и старшего сумматора 1 соединены с информационными входами блока переключени 8, выход кото рого соединен со вторым входом блока сра нени б, подключенного выходами ко входам распредепигеп импульсов 7, соединенного вы ходами со входами реверсивного счетчика 5 и управл ющими входами элементов И 3 и 4, блока переключени 8 и первым входом блока сравнени 6. Выходы регистра показател степени 10 соединены с управл ющими входами блока переключени 8, распределител импульсов 7 и запоминающего блока 9, выходы которого подключены к установочным входам сумматоров 1 и регистра
- 2. Устройство работает следующим образом На информационную шину устройства 11 подаетс величина х, которую необходимо возвести в степень или извлечь из нее корень П -ой степени. На вхош1ую шину 12 поступает признак возведени в степень или извлечени корн , в зависимости от ко торого второй вход блока сравнени 6 подключаетс к выходу реверсивного счетчи- .ка 5 или старшего сумматора 1. На входную шину 13 поступает код показател степени заданной функции, в соответствии с которым запом$шающий блок 9 выдает на установочные входы сумматоров 1 и регистра 2 коды разностей и У о функции УдХц , а распределитель импульсов 7 вы- дает последовательность импульсов, необходимую дл возведени в п -ую степень, Запоминающий блок 9 содержит коды начальных значений дл п функций х. Дл этого необходимо п { п - 1) чеек. Например, при максимальном показателе степени п 5, запоминающий блок 9 содержит следующую информацию: 2 - втора разность дл х ; 6,6 -втора и треть разности дл xSCvAA); 14,36,24 - разности дл х(К);30,150,240.120 - дл xS(). Начальное значение функции и первой разности дл всех п равно: у О, .йУ(, 1. При извлечении, натример, квадратного корн в h -ом, ( п- 1)-ом, ( п - 2)-ом сумматорах-1 устанавливаютс начальные значени о Уо io соответственно , а выход п -го (старшего) сумматора 1 подключен ко второму входу блока сравнени 6, Распределитель импульсов 7 выдает сигналь передачи кодов с ( h - 2)-го сумматора на ( п - 1)-ый и с ( П - 1)-го на h -ый. В результате этого в реверсивном счетчике получаетс код величины, соответствующей значешзю функции у - Vx. Технико-экономический эффект обусловлен введением регистра показател степени, блока переключени и запом1шающего блока , благодар которым предлагаемое устройство имеет большие, чем прототип, функциональные возможности, а именно позвол ет , помимо возведени в п -ую степень , извлекать корень п -ой степени из непрерывно измен ющейс величины. Кроме того, оно имеет большее быстродействие , поскольку врем одного цикла вычислени равно i. + 1, где 1 2,3,,.п ( i - показатель степени или корн вычисл емой функшш). В прототипе врем одного цикла равно п + 1 дл любого показател степени или корн ( п - число сумматоров устройства). Формула изобретени Устройство дл возведени в степень и извлечени корн , содержащее регистр, группу сумматоров, число которых равно показателю степени, причем выход каждого предыдущего сумматора соединен со входами сложени и вычитани каждого последующего сумматора через соответствующие элементы И, а выход регистра соединен со входами сложени и вычитани первого сумматора через соответствующие элементы И, реверсивный счетчик и блок сравнени , выходы которого соединены со входами распределител импульсов, подклю
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2043288A SU531152A1 (ru) | 1974-07-11 | 1974-07-11 | Устройство дл возведени в степень и извлечени корн |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2043288A SU531152A1 (ru) | 1974-07-11 | 1974-07-11 | Устройство дл возведени в степень и извлечени корн |
Publications (1)
Publication Number | Publication Date |
---|---|
SU531152A1 true SU531152A1 (ru) | 1976-10-05 |
Family
ID=20590760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2043288A SU531152A1 (ru) | 1974-07-11 | 1974-07-11 | Устройство дл возведени в степень и извлечени корн |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU531152A1 (ru) |
-
1974
- 1974-07-11 SU SU2043288A patent/SU531152A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU531152A1 (ru) | Устройство дл возведени в степень и извлечени корн | |
US3340388A (en) | Latched carry save adder circuit for multipliers | |
SU1072042A1 (ru) | Устройство дл извлечени корн третьей степени | |
SU1023323A1 (ru) | Устройство дл извлечени кубического корн | |
SU1120321A1 (ru) | Устройство дл извлечени корн седьмой степени | |
SU512469A1 (ru) | Устройство дл делени двоичных чисел с фиксированной зап той | |
SU1170452A1 (ru) | Число-импульсное устройство дл извлечени квадратного корн | |
SU811275A1 (ru) | Устройство дл решени систем ли-НЕйНыХ АлгЕбРАичЕСКиХ уРАВНЕНий | |
SU396689A1 (ru) | Устройство для деления | |
SU949653A1 (ru) | Устройство дл делени | |
SU729587A1 (ru) | Устройство дл умножени | |
SU798860A1 (ru) | Устройство дл решени системлиНЕйНыХ АлгЕбРАичЕСКиХ и диф-фЕРЕНциАльНыХ уРАВНЕНий | |
SU579615A1 (ru) | Устройство дл умножени | |
SU454696A1 (ru) | Цифровой веро тностный распределитель импульсов | |
SU746507A1 (ru) | Арифметическое устройство | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU1488791A1 (ru) | Устройство для извлечения квадратного корня | |
SU999046A1 (ru) | Устройство дл вычислени элементарных функций | |
SU1003080A1 (ru) | Конвейерное устройство дл вычислени функций синуса и косинуса | |
SU1113799A1 (ru) | Устройство дл извлечени квадратного корн | |
SU1080138A1 (ru) | Генератор коррелированной последовательности случайных чисел | |
SU568051A1 (ru) | Устройство дл возведени в квадрат | |
SU474024A1 (ru) | Устройство дл выделени приращени | |
SU888110A1 (ru) | Последовательное множительное устройство | |
SU491946A1 (ru) | Устройство дл извлечени корн -ой степени |