SU1510097A1 - Устройство дл преобразовани непозиционного кода в позиционный код - Google Patents
Устройство дл преобразовани непозиционного кода в позиционный код Download PDFInfo
- Publication number
- SU1510097A1 SU1510097A1 SU874210110A SU4210110A SU1510097A1 SU 1510097 A1 SU1510097 A1 SU 1510097A1 SU 874210110 A SU874210110 A SU 874210110A SU 4210110 A SU4210110 A SU 4210110A SU 1510097 A1 SU1510097 A1 SU 1510097A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- output
- modulo
- register
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл использовани в быстродействующих вычислительных устройствах, функционирующих в модул рной системе счислени , дл реализации различных немодульных операций, таких, как деление, умножение дробей, масштабирование, перевод чисел в двоичную систему счислени , а также в системах цифровой обработки сигналов, включа позиционные, дл масштабировани чисел вместе с преобразованием результата масштабировани в позиционный код. Целью изобретени вл етс расширение функциональных возможностей за счет выполнени масштабировани . В устройство, содержащее группу блоков 5.1-5.K хранени констант, группу блоков 8.1-8.N суммировани вычетов по модулю P, группу сумматоров 10.1-10.N по модулю P, вспомогательный регистр 11, регистр 13 младшей цифры, группу счетчиков 14.1-14.N-1 и блок 15 формировани переносов, введены элемент 3 задержки, блок 4 вычислени интервального индекса числа, регистр 6, блок 7 суммировани вычетов по модулю P, блок 9 пам ти поправок масштабировани и реверсивный счетчик 12 с соответствующими св з ми. 1 ил.
Description
i
3 . 1510097 чисел в двоичную систему счислени , а также в системах цифровой обработки сигналов, включа позиционные, дл масштабировани чисел вместе с преобразованием результата масштабировани в позиционный код. Целью изобретени вл етс расширение функциональных возможностей за счет выполнени масштабировани . В устройство, содержащее 10 группу блоков 5.1-5.k хранени коне- - тант, группу блоков 8.1-8.П суммировани вычетов по модулю Р, группу сум-.
маторов 10.1-10.п по модулю Р, вспомогательный регистр 11, регистр 13 младшей цифры, группу счетчиков 14.1- 14.П-1 и блок 15 формировани переносов , введены элемент 3 задержки, блок 4 вычислени интервального индекса числа, регистр 6, блок 7 суммировани вычетов по модулю Р, блок. 9 пам ти поправок масштабировани и реверсивный счетчик 12 с соответствующими св з ми. 1 ил..
Изобретение относитс к вычислительной технике и предназначено дл использовани в быстродействующих вычислительных устройствах, функционирующих в модул рной системе счис- лени дл реализации различных немодульных операций, таких как деление, умножение дробей, масштабирование, перевод чисел в двоичнзпо систему счислени а также в системах цифровой обработки сигналов (цифровых фильтрах, процессорах БПФ и т.п.) включа позиционные, дл масштабиро-
вани чисел вместе с преобразованием результата масштабировани в позици- (Онный код.
Цель изобретени - расширение функциональных возможностей за счет выполнени масштабировани .
На чертеже представлена схема устройства дл преобразовани непозиционого кода в позиционный код.
Устройство содержит вход 1 номера масштаба устройства, группу входов 2.1, 2.2, ..., 2.k модул рного кода устройства, элемент 3 задержки, блок 4 вычислени интервального индекса числа, группу 6JIOKOB 5.1, 5.2, ..., 5.k хранени констант, регистр. 6, блок 7 суммировани вычетов по модулю :Р, группу блоков 8.1, 8.2, ..., 8.п суммировани вычетов по модулю Р, бло 9 пам ти поправок масштабировани , группу сумматоров 10,1,10.2, ..., 10.П по модулю Р, вспомогательный регистр 11, реверсивный счетчик 12, регистр 1.3 младшей цифры, группу Счетчиков 14.1, 14.2, ..., 14.П-1, блок 15 формировани переносов, группу выходов 16.1, 16.2, ..., 16,п.
Здесь и далее используютс следующие обозначени : k - число оснований
модул рной системы счислени , п - количество цифр Р-ичного кода числа, Р - основание позиционной системы счислени ( 2+1, T logjk через ЗХtобозначаетс наименьшее число , не меньшее X), т,...,т основани модул рной системы счислени , вл ющиес взаимно простыми числами, D -тМ 15.1,... ,niM( } диапазон моду i;
л рной системь счислени , М, П тл-,
вспомогательный модуль, выбирае- мьй из условий , m,2m,+k-2, n Jlogp mM.i/S,H С , 8„„„ т1п5д, S - набор масштабов, 1 е 0,1,... L-1 , L - число используемых масштабов ,
Элемент 3 задержки представл ет собой цепочку из Т последовательно соединенных регистров разр дностью jlog,Lt бит, при этом вход первого и вьЕход последнего из регистров элемента 3 задержки вл ютс соответственно входом и выходом элемента 3 задержки .
Блок 7 суммировани вычетов осуществл ет сложение за Т тактов наборов из k-1 вычетов по модулю Р вместе с формированием числа переполнений. Блок 7 имеет Т-каскадную конвейерную структуру.
Блоки 8.1, 8.2, ..., 8.П-1 суммировани вычетов имеют (Т+1)-каскадную конвейерную структуру и осуществл ют сложение за (Т+1) -тактов наборов из k вычетов по модулю Р с формированием числа переполнений, а блок 8.п осуществл ет сложение за (Т+1) тактов наборов из k вычетов по модулю Р без
формировани числа переполнений. Блоки 8.1, 8,2, .,., 8.П суммировани вычетовреализуютс аналогично
515
блоку 7, отличие состоит лишь в том, что вычет набора поступает на заключительном (Т+1)-м такте во входной регистр последнего каскада.
Блок 4 вычислени интервального индекса числа служит дл определени по входному модул рному коду (с, ,с(,.
,...,о(.) числа Лев машинного интервального индекса числа А по форму ле
-1
i(A)|r|-l«i -jiL/5ij
i( m, I
m,
m.
m,
(1)
где c/( |Alm,-через Ylr обозначаетс наименьпшй неотрицательньй вычет, сравнимый с величиной Y по модулю:
, k-1 «(-т/™ 2, ..., k. Структурно блок 4 аналогичен блоку суммировани вычетов по модулю m,.
Блок 5.2, (,2....,k) вьшолнен на основе посто нного запоминающего устройства, обладающего емкостью ,- Ро|гг.гИ: /слон, разр дность
которых составл ет (п+1) бит. В пам ть блока 5.1 по адресу ef + . 1
записьшаетс набор констант
VI I 1 X /Ч I
./0/; ,1) , ci , ,..., (l
1-k-1).
Г
р, если X : Шд
l.
....,1.
Блок 9 пам ти поправок масштабировани реализуетс на основе, посто нно го запоминающего устройства, обладаю .,PC
щего емкостью 2 двухразр дных слов, в его пам ть по адресу X +
3 foo-, р с +2 - Y записываетс пара двух- значных величин у ))
Г 1, если- W. ,+w
в 1 о, в остальных случа х.
С
U.
если V .,+w 0
в остальных случа х.
де
,(i) Г ,v-i I Ml k.i -cl-l m;fSvl o - -s -J .
(2)
a 1
.HI
-dl
«( I , . . . , / - цифры Р-ИЧНОГО
представлени числа, которые определ ютс следующим образом:
J 1 --H-J I k- Si j UP/ Sj
P
(3) / В пам ть блока 5.k по адресу X +
focf 1ТЦ,С
+2 - 1 записываетс набор констант
(Ь)
U)
(),
v,(x,i) , с/7,.... ;
где
25
,( PlX-Mu -i S l ,
J
i
если X ; m,
лА
Х-Шо , если X тр
(4)
of , , 0 V h цифры Р-ИЧНОГО
представлени числа, которые опреде- 35 л ютс следующим образом:
I
р, если X : Шд
...,1.
45
где
W ,
W
Ш
Г 2IX+YlP+k-11- L
50.
55
Х,У е 0,1,...,Р-1) , через Х обоз- начаетс ближайшее к X целое число.
Сумматор 10.1 (,2,...,п) вл етс сумматором по модулю Р с форми- рованием признака переполнени и признака равенства суммы вычету (Р-1). Сумматор 10.1 может быть вьшолнен так-j как в известном устройстве и формирует набор величины г,П,-,Н,;
где
Z (X+YIP,
„ Г х+у . ,
П. -p-J, , о, если .
1, если
10
X С Jo,1....,k-2 , Y e U,1....,P-1}.
Блок 15 служит дл формировани по входным величина П П, Н, П,,, Н f,, значений переносов ,- 15 в (1+1)-й разр д Р-ичного кода числа (,2п-1).
j4, nj.vn-., -H.v...vn,H,H,...
...Hj,
,3,..0,n-t.
Блок 15 может быть реализован так, как в известном устройстве.
Устройство работает следующим образом .
На первом такте работы устройства цифра о, ; модул рного кода числа Ае D с входа 2oi устройства посту- пает на первый адресный вход блока 5.1 пам ти дл хранени констант, на второй адресный вход которого с входа 1 устройства поступает номер 1 требуемого масштаба Sj. Из пам ти блока 5.1 считываетс набор констант, компоненты которых определ ютс соотношени ми (2) и (3). Величины и i. с первого и (j+1)-ro (,2, ...,п) выходов блока 5-. 1 поступают соответственно в блоки 7 и 8.j суммировани вычетЬв через 1-е их входы.
Одновременно с этим на первом такт номер 1 масштаба S j с входа 1 устройства передаетс в элемент 3 задержки, а модул рньй код (с/,-... ,с() числа, подлежащего масштабированию, посту- пает в блок 4 вычислени интервального индекса числа, который, реализу формулу (1), по истечении Т-го такта на своем выходе сформирует машинный интервальный индекс l(A) числа.
На (T+D-M такте работы устройства величины 1(А) и 1 выхода блока 4 и выхода элемента 3 задержки подаютс соответственно на первый и второй адресные входы блока 5.k, из пам ти которого считываетс кабор констант У.ц(1(А),1) компоненты которого опре0
5
0
5
0 5 0
д
,
дел ютс соотношени ми (4) и (5).
При этом величина о с первого выхода
блока 5.k передаетс в регистр 6, а
величина (j 1,2п) с (j + 1)го выхода блока 5.k поступает в регистр Т-ого каскада блока 8.j суммировани вычетов через k-й его вход. Одновременно с этим по истечении (Т+ +1)-го такта на выходах суммы и переполнени блока 7 будут сформированы соответственно величины Гд и q
На (Т+2)-м такте величина q с выхода переполнени , блока 7 передаетс в реверсный счетчик 12 через его ин- формационньш вход, а вычеты d е с выхода регистра 6 и г с выхода суммы блока 7 подаютс соответственно на первый и второй адресные входы блока 9 пам ти поправки масштабировани , на первом и втором выходах блока 9 вьфа- батываютс признаки у и г , значение которых определ етс соотношением (6). Величины f и р поступают соответственно на инкрементнь1Й и декрементный счетные входы реверсивного счетчика 12, в результате чего в нем формируетс величина 4,,+ у, представл юща собой поправку Г. Кроме того, по. истечении (Т+2)-го такта на выходах суммы и переполнени блока 8 суумро- вани вычетов будут сформированы величины г ; и q ..
На (Т+3)-и такте величина Г с выхода реверсивного счетчика 12 поступает на вход сумматора 10.1, величина гу( j 1,2,... ,п) с выхода суммы блока 8. j поступает на вход сумматора 10. j а величина qj(,2,...,п-1) с выходд .переполнени блока 8.1 передаетс на первьй вход сумматора 10.1+1. Сумматор 10о1, складыва по модулю Р вычеты Г и г, находит значение а, первой (младшей) цифры Р-ичного кода числа А g, вл ющегос целочисленной оценкой дроби A/S(, а также формирует признак переполнени П.,. Величина а, выхода суммы сумматора 10.1 пересыпаетс в регистр 13«
Сумматор 10.j (,3,...n), скла- дьша по модулю Р вычеты q .., и г;, находит неточное значение 3 j j-и цифры Р-ичного кода числа А, а также формирует признак переполнени П . и (признак равенства суммы а.- вычету
ЧР-1) - Н;.
Величины а
2
i
, а с выходов
10
15
20
30
суммы сумматоров 10.2, 10.3, ..., 10.п передаютс соответственно в. счетчики 14.1, 14.2у ..., l4.n-1 через информационные их входы, а признаки П„ , П, H.J, .,,, П„., Н„,, запоминаютс во вспомогательном регистре 1 1 .
На заключительном {Т+4)-м такте работы устройства признаки Н и П| с выхода регистра 11 подаютс на вход блока 15,. который на 1-м своем вьпсоде формирует значение переноса f р в (1+1)-й разр д Р-ичного кода числа.
Величина П с первого выхода вспомогательного регистра 11 и величины Dj , f n выходов блока 14 поступают соответственно на счетные входы счетчиков 14.1, 14.2, ...,. I4.n-1o После коррекции содержимого счетчика 14.1 в нем будет получена (1+1)- цифра а,-, Р-ичного позиционного кода числа А0. Искомые значени цифр а, а, ..., а снимаютс соот- 25 ветственно с выходов 16.1, 16.2, ..., 16.п устройства и на этом операци масштабировани числа с переводом результата в Р-ичный код заканчиваетс .
Благодар конвейерной структуре предлагаемого устройства выполнение в нем новой операции масштабировани может быть начато уже на втором так- те текущей операции. Таким образом,
Claims (1)
- входные данные могут поступать еже- тактно.о Формулаиз обретениУстройство дл преобразовани непозиционного кода в позиционный код, содержащее группу из k блоков хранени констант (k - число модулей системы счислени , группу из ц блоков суммировани вьиетов по модулю Р (п - количество цифр Р-ичного хода числа), группу из п сумматоров по модулю Р, вспомогательный регистр, регистр младшей цифры, группу из п-1 счетчиков и блок формировани переносов, причем группа входов модул рного кода устройства соединена с первыми адресными входами соответствующих блоков (хранени констант, кроме старшего группы, j-й выход (.f 2,3,...,п+1) 1-го блока хранени констант группы (,2,...,k) подклю- чен к 1-му входу (j-l)-ro блока суммировани вычетов по модулю Р группы , выход суммы (j-l)-ro блока суммировани вычетов по модулю Р груп35404550050055050пы соединен с входом первого слагаемого (j-l)-ro сумматора по модулю Р группы, йход второго слагаемого М-го сумматора по модулю Р группы соединен с выходом переполнени (М-1)-го блока суммировани вычетов по мoдyJ ю Р группы (,3,.,.,п), выход суммы первогб сумматора по модулю Р группы соединен с входом регистра младшей цифры, выход суммы М-го сумматора по модулю Р группы соединен с информационным входом (М-1)-го счетчика, выход признака переполнени первого сумматора по модулю Р группы, выходы признака переполнени и признака равенства суммы (Р-1) 1-го сумматора по модулю Р группы (,3,...,п-1) соединены соответственно с входами разр дов вспомогательного регистра, выход первого разр да которого соединен со счетным входом первого счетчика группы, выходы разр дов, кроме первого, вспомогательного регистра соединены соответственно с входами блока формировани переносов, выходы которого соединены соответственно со счетными входами счетчиков группы, кроме первого-, выходы регистра младшей цифры и выходы счетчиков группы вл ютс группой выходов устройства, отличающеес тем, что, с целью расширени функциональных возможностей за счет выполнени масштабировани , оно содержит элемент задержки , блок вычислени интервального индекса числа, регистр, блок суммировани вычетов по модулю Р, блок пам ти поправок масштабировани и реверсивный счетчик, причем вход номера масштаба устройства соединен с входом элемента задержки и с вторыми адресными входами блоков хранени констант, кроме старшего, группы, группа входов модул рного кода устройства соединена с соответствующими входами блока вычислени интервального индекса числа, выход которого и выход элемента задержки соединены соответственно с первым и вто рым адресными входами старшего блока хранени констант группы, вход регист- ра соединен с первым выходом k-ro блока хранени констант группы, пер- вьй выход S-ro блока хранени конс- ,тант группы соединен с S-м входом блока суммировани вычетов по модулю Р (, 2, ..., k-1), выход регистра и выход суммы блока суммировани выП151009712четов по модулю Р соединены соответст-ционный вход которого соединен с вывенно с первым и вторым адреснымиходом переполнени блока су14трованивходами блока пам ти поправок масшта-вычетов по модулю Р, выход реверсивбировани , первый и второй выходы ко- -ного счетчика соединен с входом втоторого подключены соответственно к ин-рого слагаемого первого сумматора покрементному и декрементному счетныммодулю Р группы, входам реверсивного счетчика, информа
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874210110A SU1510097A1 (ru) | 1987-03-10 | 1987-03-10 | Устройство дл преобразовани непозиционного кода в позиционный код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874210110A SU1510097A1 (ru) | 1987-03-10 | 1987-03-10 | Устройство дл преобразовани непозиционного кода в позиционный код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1510097A1 true SU1510097A1 (ru) | 1989-09-23 |
Family
ID=21290832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874210110A SU1510097A1 (ru) | 1987-03-10 | 1987-03-10 | Устройство дл преобразовани непозиционного кода в позиционный код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1510097A1 (ru) |
-
1987
- 1987-03-10 SU SU874210110A patent/SU1510097A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1140114, кл. G 06 F 7/72, 1983. Авторское свидетельство СССР № 1140114, кл. Н 03 М 7/18, 10.05.84. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1510097A1 (ru) | Устройство дл преобразовани непозиционного кода в позиционный код | |
SU1280624A1 (ru) | Устройство дл умножени чисел с плавающей зап той | |
SU1140114A1 (ru) | Устройство дл масштабировани чисел в остаточной системе счислени | |
SU1215162A1 (ru) | Цифровой генератор синусоидальных сигналов | |
SU398949A1 (ru) | Устройство для округления числа в системе остаточных классов | |
SU1275432A1 (ru) | Устройство дл умножени | |
SU1608644A1 (ru) | Устройство дл обработки последовательного кода "золотой" пропорции | |
RU2020758C1 (ru) | Устройство для вычисления позиционной характеристики непозиционного кода | |
SU1418749A1 (ru) | Устройство дл умножени матриц | |
SU1304169A1 (ru) | Цифровой согласованный фильтр | |
SU1125619A1 (ru) | Устройство дл определени ранга числа | |
SU1282135A1 (ru) | Устройство дл сдвига информации с контролем | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU1481895A1 (ru) | Преобразователь непозиционного кода в позиционный код | |
SU744600A1 (ru) | Устройство дл вычислени значений полинома | |
SU1501030A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный код | |
SU1280606A1 (ru) | Устройство анализа и замены числовых полей | |
SU691878A1 (ru) | Цифровое интегрирующее устройство | |
SU1043636A1 (ru) | Устройство дл округлени числа | |
SU1462296A1 (ru) | Конвейерное устройство дл делени итерационного типа | |
SU805307A1 (ru) | Множительно-сдвиговое устройство | |
SU822179A1 (ru) | Устройство дл поиска чисел в заданномдиАпАзОНЕ | |
SU911519A1 (ru) | Устройство дл вычислени элементарных функций | |
SU801254A1 (ru) | Делитель частоты с переменнымКОэффициЕНТОМ дЕлЕНи | |
SU1517026A1 (ru) | Устройство дл делени |