SU428450A1 - Логическое запоминающее устройство - Google Patents

Логическое запоминающее устройство

Info

Publication number
SU428450A1
SU428450A1 SU1822010A SU1822010A SU428450A1 SU 428450 A1 SU428450 A1 SU 428450A1 SU 1822010 A SU1822010 A SU 1822010A SU 1822010 A SU1822010 A SU 1822010A SU 428450 A1 SU428450 A1 SU 428450A1
Authority
SU
USSR - Soviet Union
Prior art keywords
word
inputs
register
bit
array
Prior art date
Application number
SU1822010A
Other languages
English (en)
Original Assignee
Г. А. Петров , В. В. Спиридонов
Ленинградский ордена Ленина электротехнический институт им, В. И. Уль нова Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Г. А. Петров , В. В. Спиридонов, Ленинградский ордена Ленина электротехнический институт им, В. И. Уль нова Ленина filed Critical Г. А. Петров , В. В. Спиридонов
Priority to SU1822010A priority Critical patent/SU428450A1/ru
Application granted granted Critical
Publication of SU428450A1 publication Critical patent/SU428450A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

1
Изобретение относитс  к области запоминающих устройств.
Известно логическое запоминающее устройство (ЛЗУ), содержащее накопитель, выполненный из тороидальных сердечников с пр моугольной петлей гистерезиса и подключенный к адресным и разр дным формировател м записи и считывани  и ко входам усилителей считывани , выходы которых соединены с триггерами регистра регенерации и разр дными схемами задержки, регистр слова, входы которого подключены к входным схемам «ИЛИ, а выходы через разр дные схемы «И и «ИЛИ - к разр дным формировател м записи и считывани , дешифратор, входы которого подсоединены к реверсивному счетчику, а выходы через адресные схемы «И - к адресным формировател м записи и считывани , схему задержки, подключенную к одним из входов разр дных схем «И.
Недостатком известного ЛЗУ  вл етс  невозможность выполнени  в нем операции упор дочени  массивов информации.
С целью расширени  функциональных возможностей устройства оно содержит межразр дные схемы «ИЛИ, одни входы которых подключены к выходам соответствующих усилителей считывани , начина  со второго, первую группу схем «И, одни входы которых подсоединены к нулевым выходам соответствующих триггеров регистра регенерации, начина  со второго, другие входы схем «И первой группы, кроме первой схемы, подключены к выходам соответствующих межразр дных схем «ИЛИ, а выходы - к другим входам межразр дных схем «И, вторую группу схем «И, одни входы которых подключены к единичным выходам триггеров регистра регенерации , другие - к шине управлени , а выходы - к одним из входов входных схем «ИЛИ, один из входов первой схемы «И первой группы подсоединен к выходу первого усилител  считывани , выход последней межразр дной схемы «ИЛИ подключен через дополнительную схему «И к одним входам дополнительно введенных в устройство триггеров , другие входы и выходы которых подсоединены к соответствующим шинам управлени .
На чертеже приведена схема предлагаемого логического запоминающего устройства.
Устройство содержит накопитель 1 с числовыми линейками 2 на тороидальных сердечниках 3 с пр моугольной петлей гистерезиса,
пронизанных разр дными шинами 4 записи, разр дными шинами 5 считывани , разр дными шинами 6 чтени , линейными шинами 7 записи, линейными шинами 8 считывани . В устройство вход т разр дные формирователи 9 записи, разр дные формирователи 10 считывани , разр дные схемы «ИЛИ И, разр дные схемы «И 12, регистр 13 слова на триггерах 14, шина 15 сброса, входные схемы «ИЛИ 16 со входами 17, схема 18 задержки, схема «ИЛИ 19, шины 20-27 управлени , схемы «ИЛИ 28, входные шины 29, шина 30 сброса, шины 31, 32 управлени , реверсивный счетчик 33, дешифратор 34, адресные схемы «И 35, адресные формирователи 36 записи, адресные формирователи 37 считывани , шина 38 сброса, усилители 39 считывани , разр дные схемы 40 задержки, регистр 41 регенерации , шина 42 сброса, триггеры 43 регистра регенерации, шины 44, 45 сброса, шина 46 управлени , триггер 47 признака окончани  операции, триггер 48 признака перестановки, межразр дные схемы 49 «ИЛИ, дополнительна  схема «И 50, перва  группа схем «И 51, шина 52 управлени , втора  группа схем «И 53, схемы «И 54. Усилители считывани  39 имеют выходы 55. Одни входы схем «ИЛИ 49 подключены к выходам усилителей 39, начина  со второго (на чертеже первый усилитель - справа), другие - к выходам схем «И 51, а выходы - к одним входам схем «И 50 и 51, Другие входы схем «И 51 подключены к нулевым выходам триггеров 43. Одни входы схем «И 53 подключены к единичным выходам триггеров 43, другие - к шине управлени  52, а выходы - ко входам схем «ИЛИ 16. Один из входов первой схемы «И 51 (на чертеже - справа) подсоединен к выходу первого усилител  39. Выход схемы «И 50 подсоединен к одним входам триггеров 47 и 48, другие входы которых подключены к шинам управлени  44 и 45. В описанном ЛЗУ выполнение элементарных логических операций (дизъюнкции, конъю кции , запрета и других) производитс  так же, как и в известном. При этом операндами  вл ютс  некоторое слово X (, ... Хг,... Кп), залисанное на регистре 13 слова, и слово У(г/1,..., j/i,..., уп), хран щеес  в избранной числовой линейке 2 накопител  1. Причем Хг - это г-ый разр д слова X, записанный в t-oM триггере 14 регистра 13 слова, уг - это t-ый разр д слова К, хран щийс  в i-ом сердечнике 3 избранной числовой линейки 2 накопител  1, п - число разр дов. На реверсивном счетчике 33 устанавливаетс  код адреса , соответствующего числовой линейке 2 накопител  I, в которой должна быть выполнена операци . Операци  упор дочени  массива информации (расстановки слов массива в пор дке возрастани ) в предлагаемом устройстве выполн етс  следующим образом. На первом шаге сравниваютс  первое.и второе слово массива и, если первое слово оказываетс  больше, . чем второе, то слова мен ютс  местами, т. е. на место первого слова записываетс  второе, а на место второго- первое. Если же первое слово меньше второго , то перестановка не производитс , при этом на месте второго слова в результате выполнени  первого шага находитс  большее из первых двух слов исходного массива. На втором шаге сравниваютс  второе и третье слова и в зависимости от соотношени  между ними перестановка выполн етс  или нет. На /-ОМ шаге производитс  сравнение у-го и (/+1)-го слова и при необходимости их перестановка. По окончании просмотра всего массива в том случае, если не было произведено ни одной перестановки, операци  заканчиваетс  (т. е. все слова массива расположены в пор дке возрастани ), если же была произведена хот  бы одна перестановка, то циклы сравнени  слов массива повтор ютс , начина  с первой пары слов до тех пор, пока в очередном цикле не будет произведено ни одной перестановки . Выполнение операции упор дочени  массива по возрастанию слов в предлагаемом устройстве по сним, например, дл  массива длиной N, равной количеству числовых линеек 2 в накопителе 1. В исходном состо нии в числовых линейках 2 накопител  1 хран тс  слова массива информации М, подлежащего упор дочению, причем в /-ОЙ числовой линейке 2 записано /-ое слово массива, триггеры 14 регистра 13 слова, триггеры 43 регистра 41 регенерации, а также триггер 47 признака окончани  операции и триггер 48 признака перестановки наход тс  в состо нии «О, а на реверсивном счетчике 33 записан адрес той числовой линейки 2, в которой хранитс  первое слово массива М (в нашем случае - адрес числовой линейки 2 накопител  1, то есть нулевой код). Каждый шаг вышеизложенного алгоритма упор дочени  выполн етс  за 9-12 тактов, причем на /-ом шаге каждого цикла просмотра массива сравниваютс  /-ое и (/+1)-ое слова массива. Шаг состоит из следующих тактов. 1. Считывание слова, записанного по адресу , установленному на реверсивном счетчике 33, на регистр 41 регенерации. Дл  этого .подаетс  сигнал на шину 25 управлени , поступающий через разр дные схемы «ИЛИ 11 на запуск разр дных формирователей 10 считывани . Одиовременно через управл ющую схему «ИЛИ 28 и адресную схему «И 35, второй вход которой св зан с возбужденным выходом дешифратора 34, происходит запуск адресного формировател  37 считывани , соответствующего коду, установленному на реверсивном счетчике 33. Под действием адресного и разр дного полутоков происходит переключение в нулевое состо ние тех сердечников 3, которые находились в состо нии «1, и на соответствующих разр дных шинах 6 чтени  навод тс  выходные сигналы, которые при подаче импульса на шину 38 строба через усилители 39 поступают на входы установки в единицу триггеров 43 регистра 47 регенерации.
Таким образом, в результате выполнени  этого такта на /-ом шаге на регистре 41 регенерации оказываетс  /-ое слово массива, записанного в числовых линейках 2 накопител  I. В дальнейшем дл  удобства онисани  работы устройства текущее значение /-го слова будем обозначать через X (xi,..., х,-,..., Хп), а текущее значение (/+1)-го слова - через .У (yi,... уг,... г/„), где х -t-ый разр д слова X, Уг - i-ый разр д слова Y, а п - разр дность слов.
2. Пересылка содержимого регистра 42 регенерации на регистр 13 слова.
Дл  этого подаетс  сигнал на шину 52 унравлени ,-в результате чего через те схемы «И 53, входы которых св заны с единичными выходами триггеров 43 регистра 41 регенерации, наход щихс  в состо нии «1, и через входные схемы «ИЛИ 16 постуи т сигналы на входы установки в единичное состо ние соответствующих триггеров 14 регистра 13 слова. 3. Очистка регистра 41 регенерации и увеличение на единицу кода, записанного на реверсивном счетчике 33.
Дл  этого цодаетс  управл ющий сигнал на шину 42 сброса, поступающий на входы установки в «О триггеров 43 регистра 41 регенерации . Одновременно цодаетс  сигнал на шину 31 управлени , прибавл ющий единицу к содержимому реверсивного счетчика 33.
Таким образом, в результате выполнени  трех тактов /-го шага на регистре 13 слова оказываетс  занисанным /-ое слово массива, т. е. слово X, а на реверсивном счетчике 33 установлен код /, соответствующий () -ой числовой линейке 2 накопител  1, в которой хранитс  (/+1)-ое слово, т. е. слово У.
4.Выполнение поразр дной логической операции XY.
Дл  этого подаетс  сигнал на шину 24 управлени , в результате чего, на разр дных шинах 6 чтени  тех разр дов, где .КгГ/г 1, по вл ютс  выходные сигналы, которые при подаче сигнала на шину 38 строба через усилители 39 поступают на единичные входы соответствующих триггеров 43 регистра 41 регенерации .
5.Восстановление слова У.
Дл  этого подаетс  сигнал на шину 26 управлени , в результате чего в (/-(-1)-ой числовой линейке 2 накопител  1 будет восстановлено слово У.
6.Сравнение слов /Y и У по Е ритерию . Дл  этого подаетс  сигнал на шину 20 управлени , в результате чего на разр  дных
шинах 6 чтени  тех разр дов, где ХгУг, по в тс  выходные сигналы, которые при подаче сигнала на шину 38 строба поступают через усилители 39 чтени  на единичные входы соответствующих триггеров 43 регистра 41 регенерации , на входы разр дных схем 40 задержки и на входы межразр дных схем «ИЛИ 49, кроме младшего разр да, в котором при сигнал с выхода усилител  39 чтени 
поступает на единичный вход первого триггера 43 (правый на чертел е) регистра 41 регенерации , на вход первой разр дной схемы 40 задержки и на вход схемы «И 51 св зи второго разр да. Далее с выхода межразр дной схемы «ИЛИ 49 наиболее старшего 1-го разр да , дл  которого справедливо равенство XjZ/j l, кроме последнего разр да, поступает сигнал на вход схемы «И 61 (i-1)-го разр да , при этом, если дл  всех -ых разр дов, где k-.i, имеет место равенство Xj,yi,0. т. е. триггеры 43 регистра 41 регенерации всех разр дов , старше t-ro, наход тс  в состо нии «О,
то сигнал с выхода межразр дной схемы «ИЛИ 49 i-ro разр да поступает чепез схему «И 51 и межразр дные схемы «ИЛИ 49 старших разр дов на вход схемы «И 50 (дл  i, т. е. из старшего разр да сигнал с выхода межразр дной схемы «ИЛИ 49 поступает непосредственно на вход схемы «И 50) и при подаче сигнала на шину 46 управлени  проходит на входы установки в «1 триггера 47 признака окончани  операции и триггера 4в признака перестановки. Это имеет место
только в том случае, когда . Если же
Х.У, то дл  любого i-ro разр да, в котором Xiyi, существует такой fe-ый разр д (где 0 в котором , при этом fe-ый триггер 43 регистра 41 регенерации находитс  в состо нии «Ь, и сигнал из t-ro разр да не может пройти на единичные входы триггера
47признака окончани  операции и триггера
48признака перестановки. В том случае, если , дл  любого i-ro разр да справедливо
л:;г/г 0. Таким образом, в результате выполнени  этого такта сигналы на входы установки в единицу триггера 47 признака окончани  операции и триггера 48 признака перестановкн поступают только в том случае, если Х У.
Кроме того, через врем , определ емое разр дными схемами 40 задержки п схемой 18 задержки, происходит восстановление слова У (/+ПОЙ числовой линейке 2 накопител  1, причем к этому моменту сигналы с шпны 38 строба и шины 46 управлени  уже сн ты, и ложного переключени  триггера 48 признака перестановки произойти не может.
ДальнеЙ1пее выполнение шага зависит от результата, полученного в нтестом такте шага.
В том случае, если состо ние триггера 48 перестановки после выполнени  шестого такта - единичное, то следует помен ть местами слова X и У в накопителе 1, так как имеет место соотношение . Тогда следующие такты шага (дл  отличи  присвоим им индекс единица) будут выгл деть так.
7(1). Очистка регистра 41 регенерации. Дл  этого подаетс  управл юший сигнал на шину 42 сброса, поступающий на входы установки в «О триггеров 43 регистра 41 регеперации . 8(1). Считывание слова, записанного по адресу , установленному на реверсивном счетчике 33, на регистр 41 регенерации. Выполн етс  аналогично нервому такту шага при подаче сигнала на шину 25 управлени  и шину 38 сброса. При этом на регистре 41 регенерации оказываетс  записанным слово У (так как на реверсивном счетчике 33 в этот момент установлен код /, соответствующий (/4-1)-ой числовой линейке 2 накопител  1). 9(1). Запись слова X в (/-+-1)-ую числовую линейку 2 накопител  1. Дл  этого Подаетс  сигнал на шину 21 управлени , поступающий через те разр дные схемы «И 12, входы которых св заны с ир мыми выходами триггеров 14 регистра 13 слова , наход ш,ихс  в состо нии «1 (па регистре 13 слова в этот момент залисано слово X), и через разр дные схемы «ИЛИ II -на запуск соответствующих разр дных формирователей 9 записи. Одновременно через схему 28 «ИЛИ и через адресную схему «И 35, второй вход которого св зан с возбужденным выходом дешифратора 34, происходит запуск адресного формировател  36 записи, соответствующего (/+1)-ой числовой линейке 2 накопител  1 (так как на реверсивном счетчике 33 в этот момент установлен код /), из которой Б предыдущем такте было считано слово Y. Под действием адресного и разр дного иолутоков происходит переключение в единичное состо ние сердечников 3 тех разр дов (/+1)-ой числовой линейки 2 накопител  1, триггеры 14 регистра 13 слова которых наход тс  в состо нии «1. Таким образом, в результате выполнени  данного такта /-того шага в (/+1)-ой числовой линейке 2 накопител  1 окажетс  записано слово X, которое перед началом /-го шага было записано в /-ой числовой линейке 2 накопител  1. 10(1). Очистка регистра 13 слова, уменьшение на единицу кода, записанного на реверсивном счетчике 33 и установка в нулевое состо ние триггера 48 признака перестановки . Дл  этого подаетс  управл ющий сигнал на шину 15 сброса, поступающий на входы установки в «О триггеров 14 регистра 13 слова. Одновременно подаетс  управл ющий сигнал на шину 45 сброса, устанавливающий в нулевое состо ние триггер 48 признака иерестановки , кроме того, подаетс  сигнал на ипшу 32 управлени , вычитаюший единицу из содержимого реверсивного счетчика 33, п резу. чего на нем оказываетс  установлен код (/-1), соответствующий /-ой числовой линейке 2 накопител  1. 11(1). Запись слова У в /-ую числовую линейку 2 накопител  1. Дл  этого подаетс  сигнал на шину 26 управлени , поступающий через те схемы «И 54, входы которых св заны с единичными выходами триггеров 43 регистра 41 регенерации, Наход 1 № с  в состо нии «1 (на регистре 41 регенерации в этот момент записано слово У), и через разр дные схемы «ИЛИ 11 - на запуск соответствующих разр дных формирователей 9 записи. Одновременно через схему 28 «ИЛИ и через адресную схему «И 35 происходит запуск адресного формировател  36 записи, соответствующего /-ой числовой линейке 2 накопител  1 (так как на реверсивном счетчике 33 в этот момент установлен код /-1), из которой в первом такте /-го шага было считано слово X. Под действием адресного и разр дного полутоков происходит переключение в единичное состо ние сердечников 3 тех разр дов /-ОЙ числовой линейки 2 накопител  1, триггеры 43 регистра 41 регенерации которых наход тс  в состо нии «1. Таким образом, в результате выполнени  данного такта /-го шага в /-ОЙ числовой линейке 2 накопител  1 окажетс  записано слово У, которое перед началом /-ГО шага было записано в (/+1)-ой числовой линейке 2 накопител  1. 12(1). Анализ окончани  просмотра массива информации, подготовка к следующему шагу. Производитс  очистка регистра 41 регенерации посредством подачи управл ющего сигнала «а шину 42 сброса, поступающего на выходы установки в «О триггеров 43 регистра 41 регенерации. Одновременно анализируетс  признак окончани  просмотра всего массива, вырабатываемый в блоке управлени  устройством (признак окончани  просмотра всего массива становитс  равным единице в том случае, когда код, установленный на реверсивном счетчике 33 адреса, на единицу меньше , чем адрес последнего слова массива; в нашем случае дл  массива длиной Л, равной количеству числовых линеек 2 накопител  I, этот код - едииицы во всех разр дах, кроме младшего). В этом случае, если признак окончани  просмотра массива равен нулю, то производитс  увеличение на единицу кода, установленного на реверсивном счетчике 33, носредством подачи сигнала на шину 31 управлени . Одновременно подаетс  управл ющий сигнал на шину 45 сброса, устанавливающий триггер 48 признака перестановки в состо ние «О, а затем осуществл етс  переход к следуюн1ему шаг} (т. е. снова на первый такт). Если признак окончани  просмотра массива равен единице, то необходимо перейти к новому циклу просмотра массива, так как,во врем  произведелн.ого просмотра массива была сделана хот  бы одна перестановка. Дл  этого осущ.ествл етс  установка на реверсивном счетчике 33 кода адреса первого слова массива, а в нашем случае дл  массива длиной Л , равпой количеству числовых линеек 2 накопител  1, установка нулевого кода на реверсивном счетчике 33, котора  производитс  посредством подачи управл ющего сигнала на шину 30 сброса. Одновременно подаютс  управл юш.ие сигналы на щины 44 и 45 сброса , устанавливающие в нулевое состо ние
триггер 47 признака окончани  операции и триггер 48 признака перестановки, а затем осуществл етс  переход к первому шагу следующего цикла просмотра массива (т. е. снова на первый такт).
В том случае, если после выполнени  шестого такта /-ГО щага триггер 48 перестановки находитс  в нулевом состо нии, то мен ть местами слова X и F в накопителе 1 не следует , так как имеет место соотношение . Тогда следующие такты шага (будет обозначать их с индексом два) будут выгл деть следующим образом.
7(2). Очистка регистра 41 регенерации и уменьшение на единицу Ko;i,a, за-писанного на реверсивном счетчике 33.
Дл  этого подастс  упрувл ющи ciirna.i на шИну 42 сброса, поступающий на входы установки в «О триггеров 43 регистра 1 регенерации . ОхЧновременно подаетс  сигнал на шину 32 управлени , вычитающий единин.у из содержимого реверсивного счетчика 33, в результате чего на реверсивном счетчике 33 оказываетс  установлен код (/-1), соответствующий /-ОЙ числовой линейке 2 накопител  1, в которой к началу /-го шага было записаио слово X.
8(2). Восстановление слова X.
Дл  этого подаетс  сигнал на ши,ну 22 управлени , поступающий через те разр дные схемы «И 12, входы которых, св заны с пр мыми выходами триггеров 14 регистра 13 слова, наход щихс  в состо нии «1 (на регистре 13 слова в этот момент записано слово/f) и через разр дные схемы «ИЛИ 11 - на запуск соответствующих разр дных формирователей 9 записи. Одновременно через схему «ИЛИ 28 и через адресную схему «И 35 происходит запуск адресного формировател  36 записи, соответствующего /-ой числовой линейке 2 накопител  1, из которой в первом такте щага было считано слово X. Под действием адресного и разр дного полутоков происходит переключение в единичное состо ние сердечников 3 тех разр дов /-ой числовой линейки 2 накопител  1, триггеры 14 регистра 13 слова которых наход тс  в состо нии «1. Таким образом, в результате выполнени  данного такта /-ГО шага в /-ой числовой линейке 2 накопител  1 окажетс  записано слово X.
9(2). Анализ окончани  операции упор дочени  массива информации, подготовка к следующему щагу.
Анализируетс  признак окончани  просмоттза всего массива, вырабатываемый в блоке управлени  устройством. В том случае, когда признак окончани  просмотра массива равен нулю, производитс  очистка регистра 13 слова посредством подачи сигнала на шину 15 сброса , поступающего на входы установки в «О триггеров 14 регистра 13 слова. Кроме того, производитс  увеличение на единицу содержимого реверсивного счетчика 33 посредст . вом подачи сигнала на щину 31 управлени ,
а затем осуществл етс  переход к следующему щагу (т. е. снова на первый такт).
Если признак окончани  просмотра массива равен единице, то анализируетс  состо ние
триггера 48 признака окончани  операции. В том случае, если состо ние этого триггера единичное, операци  упор дочени  должна быть продолжена, так как во врем  просмотра массива была сделана хот  бы одна перестановка . Тогда необходимо перейти к новому циклу просмотра массива. Дл  этого производитс  установка на реверсивном счетчике 33 кода адреса первого слова массива, а в нашем случае дл  массива длиной Л, равной количеству числовых лииеек 2 накопител  1, очистка реверснвного счетчика 33 посредством подачи сигнала на шину 30 сброса. Кроме того , производитс  очистка регистра 13 слова посредством подачи сигнала на шину 15 сброса и установка в нулевое состо ние триггера 47 признака окончани  операции посредством подачи управл ющего сигнала на щину 44 сброса, а затем осуществл етс  переход к первому шагу следующего цикла просмотра
массива (т. е. снова на первый такт).
В том случае, если признак окончани  просмотра массива равен единице, а триггер 47 признака окончани  операции находитс  в нулевом состо нии, операцию упор дочени 
массийа информации по возрастанию следует считать законченной, так как во врем  просмотра массива не было сделано ни одной перестановки, то есть дл  любой пары соседних слов X ц Y массива, записанного в числовых линейках 2 накопител  1, справедливо соотношение Х У.
Аналогичным способом может быть выполнена операци  упор дочени  массива информации по убыванию.
Дл  этого (использу  прин тые обозначени  слов: j-oe слово X, (/+1)-ое слово У) на регистр 13 слова вызываетс  слово У, выполн етс  операци  XY с фиксацией результата на регистре 41 регенерации, а затем операци  ХУ. В этом случае единичное состо ние триггера 48 перестановки будет соответствовать соотношению , т. е. слова X тл Y должны быть переставлены местами. Все остальное производитс  аналогично вышеописанной операции упор дочени  массива информации по возрастанию.
Предмет изобретени 
Логическое запоминающее устройство, содержащее накопитель, выполненный из тороидальных сердечников с пр моугольной петлей гистерезиса и подключенный к адресным и разр дным формировател м записи и считывани  и ко входам усилителей считывани , выходы которых соединены с триггерами регистра регенерации и разр дными схемами задержки; регистр слова, входы которого подключены к входным схемам «ИЛИ, а выходы через разр дные схемы «И и «ИЛИ -
11
к разр дным формировател м записи и считывани , дешифратор, входы которого подсоединены к реверсивному счетчику, а выходы через адресные схемы «И - к адресным формировател м записи и считывани , схему задержки, подключенную к одним из входов разр дных схем «И, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства, оно содержит межразр дные схемы «ИЛИ, одни входы которых подключены к выходам соответствующих усилителей считывани , начина  со второго, первую группу схем «И, одни входы которых подсоединены к нулевым выходам соответствующих триггеров регистра регенерации, начина  со второго, другие входы схем «И пер12
вой группы, кроме первой схемы, подключены к выходам соответствующих межразр дных схем «ИЛИ, а выходы - к другим входам межразр дных схем «И, вторую пруплу схем
«И, одни входы которых подключены к единичным выходам триггеров регистра регенерации , другие-к шине управлени , а выходы -к одним из входов входных схем «ИЛИ, один из входов первой схемы «И первой группы
подсоединен к выходу первого усилител  считывани , выход пoicлeднeй межразр дной схемы «ИЛИ подключен через дополнительную схему «И к одним входам дополнительно введенных в устройство триггеров, другие
входы и выходы которых подсоединены к соответствующим шинам управлени .
SU1822010A 1972-07-25 1972-07-25 Логическое запоминающее устройство SU428450A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1822010A SU428450A1 (ru) 1972-07-25 1972-07-25 Логическое запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1822010A SU428450A1 (ru) 1972-07-25 1972-07-25 Логическое запоминающее устройство

Publications (1)

Publication Number Publication Date
SU428450A1 true SU428450A1 (ru) 1974-05-15

Family

ID=20525214

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1822010A SU428450A1 (ru) 1972-07-25 1972-07-25 Логическое запоминающее устройство

Country Status (1)

Country Link
SU (1) SU428450A1 (ru)

Similar Documents

Publication Publication Date Title
JPH052873A (ja) 半導体記憶装置
JPH04293135A (ja) メモリアクセス方式
JPS58133698A (ja) 半導体メモリ装置
SU428450A1 (ru) Логическое запоминающее устройство
SU1339558A1 (ru) Программное устройство управлени
SU496604A1 (ru) Запоминающее устройство
SU474847A2 (ru) Логическое запоминающее устройство
SU1261127A1 (ru) Датчик телеграфного кода
JPS59112334A (ja) シ−ケンス発生器
RU1793458C (ru) Устройство дл отображени информации на газоразр дной индикаторной панели переменного тока
SU368606A1 (ru) Цифровое вычислительное устройство"
SU1027735A1 (ru) Устройство дл автоматического контрол больших интегральных схем
SU651416A1 (ru) Ассоциативное запоминающее устройство
SU1660004A1 (ru) Устройство для контроля микропроцессора
SU410467A1 (ru)
SU1667150A1 (ru) Устройство дл индикации
SU942140A1 (ru) Оперативное запоминающее устройство
SU798810A1 (ru) Устройство дл сравнени весов кодов
SU922755A1 (ru) Устройство дл перебора сочетаний
SU521608A1 (ru) Датчик кодов дл устройства контрол запоминающих блоков
SU1316047A1 (ru) Логическое запоминающее устройство
SU849254A1 (ru) Устройство дл регистрациииНфОРМАции
SU1283760A1 (ru) Устройство дл управлени микропроцессорной системой
SU1451773A1 (ru) Ассоциативно-адресное оперативное запоминающее устройство
SU924754A1 (ru) Ассоциативна запоминающа матрица