SU1316047A1 - Логическое запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычис- литель ой технике, в частности к заi (Л оо О5 о 4:;

Description

поминающим устройствам, и может быт:.. применено в системах сложной логической обработки данных. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет выполнени  операции уплотнени  информации в матрице запоминающих элементов. Устройство содержит матрицу I запоминающих элементов 2, например тероидальных ферритовых сер- дечников с пр моугольной петлей гистерезиса , организованных в горизонтальные 4 и вертикальные 3 числовые линейки с разр дными 5 и числовыми 7 пинами выборки, разр дными 6 и числовыми 8 шинами считьшани , две группы 9 , 12 формирователей сигналов записи, две группы 10, 11 формирователей сигналов считывани , усилители 13 считывани  числа, усилители 15 считьгоани  разр да, регистры 17 и 20 числа, регистр 23 информации разр да , группы элементов ИЛИ 26, 27, 35, 63, 70, 76, элемент ИЛИ 29, регистр 36 номера разр да нулевых значений, регистр 38 номера разр да единичных значений, счетчик 43, регистры 47 и 51 адреса, предназначенные дл  хранени  соответственно кода адреса верхней и нижней границ сте1

Изобретение относитс  к тельной технике, в частности к запоминающим устройствам, и может быть использовано в системах сложной логической обработки данных.

Целью изобретени   вл етс  расширение функциональных возмо кностей устройства за счет вьтолнени  операции уплотнени  информации в матрице запоминающих элементов.

На чертеже представлена функциональна  схема предложенного уст. ройства.

Устройство содержит матрицу 1 запоминающих элементов 2, организованных в вертикальные числовые линейки 3 и горизонтальные числовые линейки 4, с разр дными шинами 5 выборки, разр дными шинами 6 считьгеани ,

ка, блоки 50, 55-57 сравнени , мультиплексор 58, дешифратор 59 адреса, логический блок 71, группы элементов И 60, 61, элементы И 62, 64 третьей группы элементов И 66, 67, 77 с четвертой по шестую, регистр 79 информации стека, шифраторы 82 и 83. Часть числовых линеек 4 используетс  дл  хранени  результатов обработки массива информации и называетс  стеком . После определени  совпадающих по содержимому числовых линеек 3 ( столбцов ) в линейках 4 стека записаны слова, количество которых равно числу групп совпадающих столбцов, а количество единиц в каждом слове равно количеству совпавших столбцов, причем единицы сто т в разр дах, сооветствующих этим столбцам. Слова из стека считьтаютс  поочередно в регис 79, на основании содержимого которог вьшолн етс  уплотнение информации совпавших столбцов в обрабатьшаемом массиве, т.е. перемещение информации из всех совпавших столбцов группы в один, адрес которого определ етс  номером старшего разр да, содержащего единицу,врегистре 79.1 з.п. ф-лы, 1 ил.

числовыми шинами выборки 7 и считывани  8, первую группу формирователей 9 сигналов записи, первую 10 и вторую 11 группы формирователей

сигналов считывани , вторую группу формирователей 12 сигналов записи, усилители 13 считьтани  числа с управл ющими входами 14, усилители 15 считывани  разр да с управл ющими

входами 16, первый регистр 17 числа, выполненный из триггеров 18, с входом 19 сброса, второй регистр 20 числа, выполненный из триггеров 21, с входом 22 сброса, регистр 23 информации

разр да, выполненный из триггеров 24, с входом сброса 25, первую группу элементов ИЛИ 26, вторую группу элементов ИЛИ 27 с информационными входами 28 устройства, первый элемент

RriH 29. На чертеже обозначены первый 30 и нторой 31 входы обращени , вход 32 регенерации, первый числово вход 33 считьшани , третий вход 34 обращени .

Устройство содержит также третью группу элементов ИЛИ 35, регистр 36 номера разр да нулевых значений с входом 37 управлени , регистр 38 номера разр да единичных значений с входами управлени  39-41 и входом сброса 42, счетчик 43 с входами сброса 44 и управлени  45 и адресными входами 46, первый регистр 47 адреса с входами 48 и 49 управлени  предназначенный дл  хранени  пр мого кода адреса и  вл юг(егос  пр мым указателем стека, первый блок 50 сравнени , второй регистр 51 адреса предназначенный дл  хранени  инверсного кода адреса,  вл ющегос  инверсным указателем стека, с входами 52 и 53 управлени  и входом 54 сброса, блоки 55-57 сравнени  с второго по четвертый, мультиплексор 58, дешифратор 59 адреса, первую 60 и вторую 61 группы элементов И, одни из элементов И 62 третьей группы, четвертую группу злементов ИЛИ 63, другие злементы И 64 третьей группы с входами 65, четвертую 66 и п тую 67 группы -чпементов И с разр дными входами 68 считьюани  и 69 записи устройства , п тую группу элементов ИЛИ 70, логический блок 71, выполненный из группы элементов ИЛИ 72, элемент НЕ 73. группы элементов РШИ 74 и элементов И 75.

I

Устройство содержит также шестую

группу элементов ИЛИ 76, шестую группу элементов И 77 с входом 78 опроса, регистр. 79 информации стека , выполненный из триггеров 80, с входом 81 сброса, первьв 82 и второй 83 шифраторы. Fia чертеже обозначены информационные выходы 84 и 85 и индикаторные выходы 86-90 с первого по п тьп1 устройства. В качестве запо минающих элементов 2 могут быть применены тороидальные сердечники с пр моугольной петлей.

Устройство работает следующим образом ,

в процессе функционировани  устройства часть числовых линеек 4 матриц I используютс  дл  хранени  результатов обработки массива инфор

мании и назьшаютс  в дальнейшем стеком .

После окончани  операции нахождени  совпадающих числовых линеек 3, с т.е. столбцов в чис:ювых линейках 4 стека записаны слова, количество которых соответствует количеству групп совпадаюп;их столбцов, а количество I в каждом слове равно количеству

0 совпадающих столбцов, npiweM 1 сто т в разр дах, соответствующюс этим столбцам.

Слова из числовых линеек 4 стека считываютс  в регистр 79, на основаi НИИ содержимого которого осуществл етс  операци  уплотнени  информации из столбцом в матрице 1. Разр ды регистра 79, содержащие О, которые соответствуют несовпадающим

0 столбцам в матрице I, необходимо

оставить, а разр ды, содержащие 1, которые соответствуют совпадающим столбцам, подлежат удалению.

5

0

5

0

д

г

Однако в каждой из групп совпадающих столбцов первые (левые) столбцы, которым в регистре 79 соответствуют также единичные разр ды, необход1тмо сохранить дл  идентификации информации в матрице 1.

Поэтому при считывании слов в регистр 79, старщие (левые) разр ды, имеюи1ие всегда значени , равные 1, проход  через блок 71 инвертируютс , измен   свои значени  на нулевые, остальные же разр ды проход т без изменений.

Далее в регистре 79 посредством шифратора 82 определ етс  номер старшего разр да, содержащего I. Ло- скольку впереди него всегда имеютс  разр ды с нулевыми значени ми, то они маскируютс , т.е. в них занос тс  1. При помощи шифратора 83 опре- j дел етс  номер старшего разр да,

содержащего О. В матрице 1 по адресу , соответствующему данному номеру, из вертикальной числоBOI I линейки 3 (столбца )происходит считывание ин- Лормации и запись ее по адерсу, соответствующему номеру разр да с единичным значением, т.е. осуществл етс  перемещение содержимого столбца влево, в сторону первых столбцов матрицы.

Далее номер разр да единичных значений уменьшаетс  на единицу, маскируетс  номер старшего разр да с нулевым значением и определ етс  номер

следующего разр да, содержащего О. Осуществл етс  считьшание информации из столбца по адресу, соответствующему иомеру следующего разр да с нулевым значением и запись его по адресу, , соответствующему уменьшенному на единицу значению номера старшего разр да , содержащего 1 и т.д.

Г- и

Таким образом, осуществл етс  уплотнение информации из столбцов ffl в матрице 1.

При реализации операции уплотнени  столбцов выполн ютс  следующие такты.

Первый такт. Определение кода адре- 5 мент РШИ 35 и элемент И 6 происхо- са последней числовой линейки 4 сте - дит запуск формировател  12, соотустановки в 1 триггеров 21 регист ра 20.

В результате выполнени  второго такта в регистр 79 заноситс  считан ное из стека слово.

Третий такт. Восстановление слов считанного из стека. На вход 32 подаетс  сигнал, поступаюпщй через те из элементов И 62, входы которых св заны с выходами триггеров 21 регистра 20, наход щихс  в состо ни 1, и далее через соответствующие элементы Ш1И 26 дл  запуска формиро вателей 9. Одновременно через элека .

После окончани  операции нахождени  совпаджощих столбцов в массиве на регистре 47 (или на регистре 51 - в зависимости от выполн емого шага) записан код, совпадающий с кодом адреса числовой линейки 4 на едини цу большим (или на единицу меньшим) того, в которой записано последнее слово .

Дл  определени  этого кода адреса на вход 49 (или на вход 52 - в звисимости от вьтолн емого щага) подаетс  сигнал, уменьшающий содержимое регистра 47 на единицу (или увеличивающий содержимое регистра 51 на единицу).

В результате выполнени  первого такта на регистре 47 (или на регистре 51) записан код адреса числовой линейки 4 стека, в которой находитс  последнее слово стека.

Второй такт. Считьшание слова из стека на регистр 79,дл  чего на вход 33 подаетс  сигнал, поступающий через элемент ИЛИ 35 и элемент И 61 , второй вход которого св зан с возбужденным входом дешифратора 59 дл  запуска формировател  I1, соответствующего коду, установленному на регистре 47 (или регистре 51).

Под действием полного тока горизонтальной шины 7 выборки происходит переключение в нулевое состо ние тех сердечников 2 первой числовой лииейки стека в матрице I, которые находились в состо нии 1, и на соответствующих шинах 6 навод тс  выходные с 1гналы, которые при подаче сигнала на вход 14, через усилители 13 одновременно поступают на вход

установки в 1 триггеров 21 регистра 20.

В результате выполнени  второго такта в регистр 79 заноситс  считанное из стека слово.

Третий такт. Восстановление слова считанного из стека. На вход 32 подаетс  сигнал, поступаюпщй через те из элементов И 62, входы которых св заны с выходами триггеров 21 регистра 20, наход щихс  в состо нии 1, и далее через соответствующие элементы Ш1И 26 дл  запуска формирователей 9. Одновременно через элеветствующего числовой линейке 4 стека , из которой бьшо считано слово. При этом те сердечники 2 числовой линейки 4, на которые воздействуют полутоки горизонтальных 7 и вертикальных 5 щин выборки, переключаютс  в состо ние 1.

В результате в числовой линейке 4 стека восстановлено слово.

Четвертый такт. Пересылка слова из регистра 20 на регистр 79.

Дл  этого подаетс  сигнал на вход 81, в результате с пр мых выхо30 дов триггеров 2 регистра 20 сигналы поступают на первые входы элементов ИЛИ 72 блока 71, сигналы с выходов элементов И 75 которого, инвертиру  значение самого старшего j разр да, через элементы ИЛИ 76 и

элементы И 77 поступают на входы установки в 1 триггеров 80.

П тый такт. Очистки регистра 20, 40 дл  чего сигнал подаетс  на вход 22 дл  установки в О триггеров 21.

Шестой такт. Анализ слова, записанного на регистре 20.

45 Л-п  этого производитс  анализ сигнала на выходе 87 блока 50 (ипи на выходе 88 блока 55 - в зависимости от вьтолн емого шага).

Единичный сигнал на выходе 87

5Q (или 88) по вл етс  только в том случае, если код, установленный на регистре 47, совпадает с кодом адреса верхней границы стека (или код на регистре 51 - с кодом адреса нижней

55 границы стека), дл  чего на блок 50 (или на блок 55) из внешнего блока управлени  устройством (не показанном ) , поступает значение соответствующего кода адреса границы стека.

71

Если на выходе 87 (или на выходе 88 i присутствует единичный сигнал, свидетельствующий о том, что из стека считано последнее слово, го , осуществл етс  переход к седьмому такту, в противном случае - к первому такту.

Седьмой такт. Определение номера самого старпшго разр да, содержащего 1.

Сигнал подаетс  на вход 41, в результате с выходов щифратора 82 в регистр 38 заноситс  номер самого старшего разр да, содержащего 1.

Восьмой такт. Маскирование самого старшего разр да слова, записанного на регистре 79.

Номер самого старшего разр да регистра 79 заноситс  в счетчик 43.

Код номера самого старшего разр да через мультиплексор 58 поступает на дешифратор 59, сигнал с соответ- ствукицего возбужденного выхода которого через элемент ИЛИ 76 и элемент И 77 при подаче сигнала на входы 78 поступает на вход установки в 1 триггера ВО самого старшего разр да регистра 79.

В результате в самый старший разр д регистра 79 заноситс  1.

Дев тый такт. Анализ результатов сравнени  содержимого счетчика 43 и регистра 38 и уменьшение на единицу кода, записанного на счетчике 43

Дл  этого производитс  анализ сигнала на выходе 89. Если на выходе 89 присутствует О, то на вход 45 подаетс  сигнал, вьгчитающий единицу из содержимого счетчика 43. На счетчике 43 устанавливаетс  код номера разр да , наход щегос  справа от самого старшего, и осуществл етс  его маскирование (аналогично восьмому такту ) .

Маскирование следующих разр дов регистра 79 будет осуществл тьс  до тех пор (аналогично восьмому и дев тому тактам), пока содержимое счетчика 43 не станет равным содержимому регистра 38, о чем свидетельствует единичньй сигнал на выходе 89.

Дес тый такт. Определение номера старшего разр да, содержащего О.

Сигнал подаетс  на вход 37, в результате с выходов шифратора 83 в регистр 36 заноситс  номер старшего разр да, содержащего О, так

6047g

как разр ды с нулевыми значени ми, наход щиес  до первого единичного разр да, замаскированы единицами.

Одиннадцатьш такт. Анализ на на- 5 личие в регистре 36 разр дов, содержащих О.

Дл  этого производитс  анализ сигнала на выходе 90, причем на одни из входов блока 57 поданы сигналы 10 с выходов регистра 36, а на другие поданы значени  О.

Если на выходе 90 по вл етс  сигнал , свидетельствующий об отсутствии в регистре 79 разр дов с нулевы- )5 ми значени ми и соответствующим столбцам в массиве, подлежащих уплотнению , то вьшолн етс  двенадцатый такт.

Если на выходе 90 присутствует 0 едиштчный сигнал, то выполн етс  тринадцатый такт.

Двеналцатый такт. Определение н1И(ней границы уплотненного массива. Дл  этого подаетс  сигнал на вход 39,

25

уБел1гчивающий на единицу содержимое

регистра 38. В результате на регисре 38 записан код, соответствующий последнему адресу уплотненного массива .

30 После этого операци  уплотнени  закаьгчиваетс .

Верхн   граница массива (первый адрес) определ етс  номером самого старшего разр да слова.

35 Тринадцатый такт. Маскирование старшего разр да, содержащего О.

Код номера старшего разр да, содержащего О, записанный на регистре 79, с выхода регистра 36 че40 рез мультиплексор 58 поступает на дешифратор 59, сигнал с соответствующего возбужденного выхода которого через элемент ШШ 76 и элемент И 77 (при подаче сигнала на вход 78

45 поступает на вход установки в 1 триггера 80 старшего разр да с ну- левыь значением.

Четырнадцатый такт. Уплотнение столбцов в массиве, т.е. считьшание

50 информации из столбца по адресу, указанному старшим разр дом регистра 36, на регистр 23.

Дл  зтого подаетс  на вход 68 сигнал, поступающий на второй вход того элемента И 67, первый вход которого св зан возбужденным выходом дешифратора 59, дл  запуска формировател  10, соответствующего коду.

913

установленному на регистре 36. Под действием полного тока шины 5 происходит переключение в нулевое состо ние тех сердечников 2 соответствующей вертикальной числовой линейки 3, которые находились в состо нии 1, и на соответствующих шинах 8 навод тс  выходные сигналы, которые, при подаче сигнала на вход 16, через усилители 15 поступают на входы установки в 1 триггеров 24.

В результате на регистр 23 считана информаци  из вертикальной числовой линейки 3, адрес которой указан старшим разр дом регистра 36.

П тнадцатый такт. Уплотнение столбцов в массиве, т.е. .запись содержимого столбца в вертикальную числовую линейку 3 по адресу, указанному старшим разр дом регистра 38.

Дл  этого на вход 69 подаетс  сигнал , поступающий на первый вход того элемента И 67, второй вход которого св зан с возбужденным выходом ешифратора 59, и через элемент Р1ПИ 26 проходит на запуск формировател  9, соответствующего коду, установленному на регистре 38.

Одповременно с выходов триггеров 24, наход иихс  в состо нии 1, сигналы через элементы ИЛИ 70 поступают на запуск формирователей 12.

Под де1 1ствием полутоков шин 7 и шин 5 сердечник 2 вертикальной числовой линейки 3, код адреса которой установлен на регистре 38, переключаетс  в состо ние 1.

В результате в эту вертикальную числовую линейку 3, адрес которой указан старшим разр дом регистра 38, записана информаци , ранее считанна  из столбца на регистре 23.

|11естнадцатыи такт. Определение следующего разр да, содержащего О (аналогично дес тому такту).

Сигнал подаетс  на вход 37, в результате в регистр 36 заноситс  код следующего номера разр да, содержащего О.

Семнадцатый такт. Анализ окончани  операции уплотнейи  (аналогично одиннадцатому такту ).

Дл  этого производитс  анализ сиг- нала на выходе 90. Если на выходе 90 о вл етс  нулевой сигнал, свидеельствующий of5 отсутствии в регист- ре 79 разр дов с нулевыми значени ми (и соответствующих им столбцов,

47 10

подлежащих уплотнению), то операци  уплотнени  информации заканчиваетс .

Если на выходе 90 присутствует единичный сигнал, то выполн етс  восемнадцатый такт.

Восемнадцатый такт. Очистки регистра 23, дл  чего подаетс  на вход 25 сигнал, поступающий на входы установки в О триггеров 24.

Дев тнадцатый такт. Маскирование следующего разр да, содержащего О (аналогично тринадцатому такту). При подаче сигнала на вход 78 сигнал с возбужденного выхода дешифратора 59 через соответствующие элемент . ИЛИ 76 и элемент И 77 поступают на вход установки в I триггера 80 следующего разр да с нулевым значением .

Двадцатый такт. Определение следующего номера разр да регистра 38. Дл  этого подаетс  на вход 40 сигнал, вьгчитак ций единицу из содержимого регистра 38.

В результате на регистре 38 записан код, соответствующий следующему адресу, по которому будет осуществл тьс  запись информации из столбца в вертикальную числовую линейку 3

при уплотнении массива.

Далее выполн ютс  такты аналогичные четырнадцатому - двадцатому до тех пор, пока на вьгходе 90 не по витс  нулевой сигнал, свидетельствующий об отсутствии в регистре 36 разр -. дов с нулевыми значени ми, а в матрице 1 - соответствующих им столбцов, подлежащих уплотнению.

40

Claims (2)

1. Формула изобретени 

   1 . Логическое запоминающее устрой- ство, содержащее матрицу запоминающих

   элементов, группы формирователей сигналов записи, первую группу формирователей сигналов считьшанн , усилители считьшани  числа, регистры числа , дешифратор адреса, счетчик, регистры адреса, блоки сравнени , мультиплексор , группы элементов ИЛИ, элемент ИЛИ и группы элементов И, причем вьрсоды первого регистра числа соединены с первыми входами элементов И первой группы, выходы нечетных и четных элементов И первой группы подключены соответственно к первым и вторым входам элементов ИЛИ первой группы, выходы которых соедии1

   йены с входами формирователей сигналов записи первой группы, выходы которых подключены к разр дным шинам выборки матрицы, разр дные шины считьгоани  которой соединены с информационными входами усилителей считывани  числа, выходы которых подключены к информационным входам второго регистра числа, выходы элементов ИЛИ второй группы соединены с информационными входами первого регистра числа, выход одного из элементов ИЛИ третьей группы соединен с первыми входами четных элементов И второй группы, выход элемента НИИ подключен к вторым входам четных элементов И первой группы и первому входу другого элемента 1ПИ третьей- группы, выход которого соединен с первыми входами нечетных элементов И второй группы, выходы формирователей записи второй группы подключены к числовым шинам выборки матрицы, вторые входы элементов И второй группы соединены с выходами дешифратора адреса, входы которого соединены с выходами мультиплексора, одни из входов которого подключены к од- ним из выходов первого и второго регистров адреса и счетчика, другие выходы которых соединены соответственно с одними из входов блоков сравнени  с первого по третий, выходы второго регистра числа подключены к первым входам элементов И третьей группы, выходы четных элементов И третьей группы соединены с третьими входами элементов ИЛИ первой группы , первые входы первого элемента И четвертой группы и первого элемента ИЛИ четвертой группы подключены к первому выходу, а вторые входы - к второму выходу второго регистра числа , первые входы каждых последующих элемента И и элемента ИЯИ четвертой группы соединены соответственно с выходом предьдущего элемента ИЛИ и с выходом предыдущего элемента И, а вторые входы - с последующим выходом второго регистра числа, второй вход последнего элемента И четвертой группы подключен к выходу предыдущего элемента И четвертой группы, выходы нечетных элементов И третьей группы соединены с первыми входами элементов ИЛИ второй группы, вторые входы которых  вл ютс  информационными входами устройства, одними из информационных выходов которого  в47 12

   л ютс  выходы усилителей считывани  числа, первый вход элемента ПНИ  вл етс  первым входом выборки устройства , вторые входы нечетньгх элементов И первой группы соединены с вторым входом другого элемента Ш1И третьей группы и  вл ютс  вторым входом выборки устройства, первый вход одного из элементов ИЛИ третьей

   группы  вл етс  первым числовым входом считьшани  устройства, а второй вход одного из элементов ИЛИ третьей группы соединен с вторым входом элемента ИЛИ и  вл етс  третьим входом обращени  устройства, третий вход другого элемента ИЛИ третьей группы подключен к вторым входам четных элементов И третьей группы и  вл етс  входом регенерации устройства , одними из входов сброса которого  вл ютс  управл ющие входы регистров числа, вторые входы нечетньгх элементов И третьей группы, установочные входы регистров адреса и вход

   сброса счетчика, управл ющие входы усилителей считьшани  первой группы объединены и  вл ютс  вторым числовым входом считывани  устройства, управл ющие входы регистров адреса

    вл ютс  управл ющими входами устройства , информационные и счетный входы счетчика  вл ютс  адресными входами устройства, первым индикаторным выходом которого  вл етс  выход последнего элемента И четвертой группы, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет выполнени  операции уплотнени  информации в матрице, в устройство введены втора  группа формирователей сигналов считьтани , усилителей считьшани  разр да, регистр информации разр да , регистр номера разр да нулевых значений, регистр номера разр да единичных значений, логический блок, п та  и шеста  группы элементов И, третий и четвертый блоки сравнени , п та  и шеста  группы элементов ИЛИ, шифраторы и регистр информации стека, причем входы логического блока соединены с выходами второго регистра слова, а выходы логического блока - с первыми входами элементов ИЛИ шестой группы, кроме первого , первый вход которого подключен к шине нулевого потенциала, выходы элементов ИЛИ шестой группы соединены с первыми входами элементов И шее131

   той группы, выходы которых подключены к информационным входам регистра информации стека, пр мые выходы которого соединены с входами первого шифратора, а инверсные выходы - с входами второго шифратора, выходы первого и второго шифраторов подключены соответственно к информационным входам регистра номеров разр дов единичных значент и регистра номеров разр дов нулевых значений, одни из выходов которых соединены соответственно с одними из входов третьего и четвертого блоков сравнени , другие выходы регистра номеров разр дов единичных значений и регистра номеров разр дов нулевых значений,подключены к входам мультиплексора, другие входы третьего блока сравнени  соединены с другими выходами счетчика , первые входы элементов ИПН п той группы подключены к выходам нечет- ньк элементов И второй группы, а выходы - к входам формирователей сигналов записи второй группы, входы формирователей сигналов считьгоани  второй группы соединены с выходами четных элементов И второй группы, а выходы - с числовыми шинами выборки матрицы, числовые шины считьтани  которой подключены к информационным входам усилителей считывани  разр да выходы которых соединены с информационными входами регистра информации разр да, выходы которого подключены к вторым входам злементов ИЛИ п той группы, вторые входы элементов ПНИ шестой группы соединены с выходами дешифратора адреса и первыми входами элементов И п той группы, выходы нечетных элементов И п той группы подключены к четвертым входам элементов ИЛИ первой группы, а выходы чет- тта элементов И п той группы - к входам формирователей сигналов считьша- ни , выходы которых соединены с разСоставитель Т.Зайцева Редактор Г.Гербер Техред Л.Олийньж Корректор Г.Регаетник

   Заказ 2369/54 Тираж 589Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-З), Раушска  наб. , д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4

   714

   р дными тинами выборки матрицы, вторые входы четных элементов И п той группы объединены и  вл ютс  первым разр дным входом считьшани  устрой- ства, вторым разр дным входом считывани  которого  вл ютс  объединенные управл ющие входы усилителей считывани  чисел, выходы которых  вл ютс  другими информационными выходами

   устройства, вторые входы нечетных элементов И п той группы  вл ютс  разр дным входом записи устройства, индикаторными выходами с второго по п тый которого  вл ютс  выходы блоков сравнени  с первого по четвертый, вторые входы элементов И шестой группы  вл ютс  входом опроса устройства , управл ющие входы регистра информации стека, регистра номеров

   разр дов единичных значений и регистра номеров разр дов нулевых значений  вл ютс  входами сброса устройства . I
2. 2. Устройство по п.1, о т л и - чающеес  тем,что логический блок содержит первую и вторую группы элементов ИЛИ, элементы НЕ и элементы И, выходы которых  вл ютс  выхо- дами блока, причем первые входы первых элементов ИЛИ первой и второй групп объединены и  вл ютс  одним из входов блока, выход каждого элемента ИЛИ первой группы подключен к первым входам последующих элементов ИПИ первой и второй групп и входу одноименного элемента НЕ, выход которого соединен с вторым входом одноименного элемента ИЛИ второй груп- пы, выход которого подключен к первому входу одноименного элемента И, второй вход которого соединен с вторым входом одноименного элемента ИЛИ первой группы, вторые входы элемен- тов ИЛИ первой группы  вл ютс  другими входами блока.