SU404079A1 - Устройство для шифрации и дешифрации двоичных кодов - Google Patents

Устройство для шифрации и дешифрации двоичных кодов

Info

Publication number
SU404079A1
SU404079A1 SU1428748A SU1428748A SU404079A1 SU 404079 A1 SU404079 A1 SU 404079A1 SU 1428748 A SU1428748 A SU 1428748A SU 1428748 A SU1428748 A SU 1428748A SU 404079 A1 SU404079 A1 SU 404079A1
Authority
SU
USSR - Soviet Union
Prior art keywords
cells
encryption
state
input
decoding
Prior art date
Application number
SU1428748A
Other languages
English (en)
Inventor
Э. Келлер Ф.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1428748A priority Critical patent/SU404079A1/ru
Application granted granted Critical
Publication of SU404079A1 publication Critical patent/SU404079A1/ru

Links

Landscapes

  • Storage Device Security (AREA)

Description

1
Изобретение относитс  к области вычислительной техники и может найти нрименепие в системах телеуправлени  и св зи.
Известны шифраторы и дешифраторы, построенные на основе графов кодовых нересече 1ий , содержаш,ие регистр сдвига и ключи.
Однако с их помощью невозможно без изменени  структуры поочередно работать в режимах шифратора и дешифратора.
Целью изобретени   вл етс  расширение функциональных возможностей устройства.
Это достигаетс  за счет того, что выход каждой  чейки регистра сдвига через входные ключи соединен с выходом шифрации, пулевой вход деншфрации подключен ко входам записи нечетных  чеек регистра сдвига, а единичный вход дешифрации - ко входам записи четных  чеек регистра сдвига.
Блок-схема предложенного устройства приведена на чертеже. Устройство содержит:  чейки 1-8 пам ти регистра сдвига, входные ключи 9-16, выход 17 шифрации, входные шины записи 18 и 19, выходы 20-27 дешифрации , схемы «ИЛИ 28-31. Шина сдвига иа чертеже не показана. Дл  установки схемы в исходное состо ние в режимах шифрации и дешифрации можно использовать шину сдвига и входную шину заниси 18.
В режиме шифрации исходным состо нием  вл етс  состо ние «О  чеек 2, 4, 6, 8 нижне2
го р да. Установка исходного состо ни  в этом случае осуществл етс  в два этана: сначала все  чейки 1-8 перевод тс  в состо ние «О путем подачн па шину сдвига имнульса большой длительности, а затем  чейки 2, 4, 6, 8 нижнего р да перевод тс  в состо ние «1 за счет имнульса на входную шипу записи 18. В режиме дешифрации исходпым  вл етс  состо ние «О всех  чеек, в которое они могут быть переведены путем подачи на ншну сдвнга имнульса больнюй длительности, благодар  чему перенос информации из  чейки в  чейку невозможен {стнранне информации).
Мы рассматриваем двоичные коды без избыточносчи . Отнесем каждой комбинации
(Sj 0,1)номер 1
л-1 ®п-2 в
номер
п-1
N E i2-i + + ... + в„ у; е,2.
Очевидно .
Работа устройства в режиме шифрации.
Кажда   чейка пам ти с номером /V генерирует комбинацию с номером V-1, начинал с младших разр дов. С этой целью неред началом работы все  чейки 2, 4, 6, 8 нижнего р да устанавлнваютс  в состо ннн «1, а
верхнего р да - в состо ние «нул , после чего производитс  п сдвигов информации в регистре сдвига, т. е. подают п сдвигающих импульсов. Информацию снимают только в момент действи  импульсов сдвига. Дл  выдачи комбинациии с номером Л-1 пеобходи- 5
мо подключить выход  чейки пам ти с номерации .
Таблица 1 ром N к выходу П1ифратора путем замыкйнй  ключа Л4-2. В табл. 1 показана последовательность состо ний каждой  чейки устройства, показанцого на чертеже, при работе в режиме шиф
Первые три состо ни  каждой  чейки пам ти с номером N составл ют комбинацию с номером , но записанную в обратном пор дке . Например, состо ни   чейки пам ти 4 равны 110, т. е. отвечают комбинации с номером 3 (011), но записанной в обратном пор дке . Поэтому, если замкнуть входпой ключ 12, после 1-го сдвига на выходе шифрации по витс  импульс «1, после второго сдвига еще один импульс «1, а после третьего сдвига импульс па выходе будет отсутствовать «О, т. е. на выходе шифрации получим последовательность импульсов ПО, что соответствует комбинации с номером 3 (011)), выдаваемой начина  с младщих по весу разр дов. После третьего сдвига все  чейки 1-8 придут в состо ние «1, которое будет конечным дл  режима щифровани . Работа устройства в режиме дешифрации. При переходе в режим дешифрации необхоВ результате дешифрации комбинации 011 с номером 3 в состо нии «О остаетс  только  чейка пам ти 4, котора  и зафиксирует результат дешифрировани .
Предмет изобретени 
Устройство дл  шифрации и дешифрации двоичных кодов, содержащее регистр сдвига, построенный из 2  чеек (O-f-2 -1), расположенных в два горизонтальных р да четных и нечетных  чеек и вертикальных столбцов  чеек, в которых входы  чеек /-го столбца (,1,... ) соединены с выходами /-ОЙ и (/-}-2 )-ой  чеек, и входные ключи шифрации, отличающеес  тем, что, с целью расширени  функциональных возможностей, выход каждой  чейки регистра сдвига через входные ключи соединен с выходом шифрации , пулевой вход дешифрации подключен ко входам записи нечетных  чеек регистра сдвига , а единичный вход дешифрации - ко вхо дам записи четных  чеек регистра сдвига. димо установить все  чейки в состо ние «О. При приеме «О на «нулевой вход 18 устройства подаетс  импульс записи сразу после сдвига информацни в регистре, а при приеме «1 импульс записи подаетс  па «единичный вход 19 устройства. Таким образом, при приеме «О «единицы записываютс  в  чейки пам ти 2, 4, 6, 8 нижнего р да, а при приеме «1 - «единицы записываютс  в  чейки пам ти 1, 3, 5, 7 верхнего р да. В результате дешифрации комбинации с номером N-1 все  чейки устройства оказываютс  в состо нии «1 и только  чейка пам ти с номером N окажетс  в состо нии «О, зафиксировав тем самым результат дешифрации. Элементы дешифрируемой комбинации подаютс  последовательно , начина  со старшего разр да. В табл. 2 показан процесс дешифрации комбинации 011 с номером 3 на дешифраторе, показанном на чертеже. Таблица 2
SU1428748A 1970-04-23 1970-04-23 Устройство для шифрации и дешифрации двоичных кодов SU404079A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1428748A SU404079A1 (ru) 1970-04-23 1970-04-23 Устройство для шифрации и дешифрации двоичных кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1428748A SU404079A1 (ru) 1970-04-23 1970-04-23 Устройство для шифрации и дешифрации двоичных кодов

Publications (1)

Publication Number Publication Date
SU404079A1 true SU404079A1 (ru) 1973-10-26

Family

ID=20452019

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1428748A SU404079A1 (ru) 1970-04-23 1970-04-23 Устройство для шифрации и дешифрации двоичных кодов

Country Status (1)

Country Link
SU (1) SU404079A1 (ru)

Similar Documents

Publication Publication Date Title
US4860353A (en) Dynamic feedback arrangement scrambling technique keystream generator
US4903242A (en) Serial access memory circuit with improved serial addressing circuit composed of a shift register
SU404079A1 (ru) Устройство для шифрации и дешифрации двоичных кодов
RU2419174C1 (ru) Устройство управляемого циклического сдвига
US4130894A (en) Loop organized serial-parallel-serial memory storage system
JP2865712B2 (ja) 半導体記憶装置
JPS61195015A (ja) 像信号のデイジタルフイルタリング回路装置
US4538260A (en) Electronic time switch
SU815769A2 (ru) Посто нное запоминающее устройство
SU1184009A1 (ru) Запоминающее устройство
SU1080214A1 (ru) Посто нное запоминающее устройство
US7039847B2 (en) Coding-decoding device and method for conversion of binary sequences
RU2319197C1 (ru) Устройство сортировки информации методом дешифрации данных
SU297070A1 (ru) Устройство для управления оперативной памятью
SU744727A1 (ru) Устройство управлени дл блоков пам ти с разрешением неоднозначности
RU2222822C2 (ru) Устройство для программного управления электроприводами, электронными ключами и сигнализацией
SU1269128A1 (ru) Устройство дл случайного перебора перестановок
SU809376A1 (ru) Ассоциативный запоминающийэлЕМЕНТ
SU1495788A1 (ru) Генератор случайных чисел
SU951401A1 (ru) Запоминающее устройство
SU1231613A1 (ru) Преобразователь последовательного кода в параллельный
SU1441487A1 (ru) Устройство дл декодировани корректирующих кодов
SU403057A1 (ru) УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ КОДОВ
SU924754A1 (ru) Ассоциативна запоминающа матрица
RU2010308C1 (ru) Генератор функций хаара