SU297070A1 - Устройство для управления оперативной памятью - Google Patents

Description

Изобретение относитс  к области цифровой вычислительной техники, а именно к устройствам управлени  цифровых вычислительных машин, оперативна  пам ть (ОП) которых состоит из нескольких независимых блоков.

Предлагаемое устройство может быть применено в цифровых вычислительных машинах в качестве составной части устройства управлени  и в особенности в тех машинах, которые содержат несколько процессоров или предназначены дл  работы в составе вычислительных систем.

Известны устройства дл  управлени  оперативной пам тью цифровых вычислительных машин, котора  состоит из п независимых блоков, содержашие адресный регистр, разделенный на старшую и младшую части, и дешифратор сигналов разрешени  обрашени , вход которого присоединен к выходам младшей части адресного регистра, а выходы - ко входам управлени  блоков ОП.

При каждом обрашении к ОП известное устройство может обеспечить выборку только одной  чейки, вследствие чего большое количество оборудовани , имеюшегос  в каждом из п независимых блоков ОП (п комплектов усилителей, адресных коммутаторов, цепей контрол , источников питани , вспомогательных цепей), работает в среднем всего один раз за п тактов и не может быть использовано Дл  повышени  общей производительности машины.

Цель насто ш,его изобретени  - обеспечение возможности выборки из ОП при одном

обрашении одновременно от 1 до п  чеек по последовательным адресам, начина  от адреса , указанного в команде.

Отличие предлагаемого устройства состоит в том, что в нем на выходе старшей части

адресного регистра установлен преобразователь кода адреса, между выходом старше;; части адресного регистра и адресными входами каждого из блоков ОП установлены управл емые сборки адресов, имеющие по

два информационных входа, один из которых соединен с выходом старшей части адресного регистра, а другой - с выходом преобразовател  кода адреса, на выходе младшей части адресного регистра установлен дешифратор

сигналов управлени  сборками адресов, выходы которого соединены с управл ющими входами в сборках адресов, между общими информационными входами записываемой в ОП информации и входами записи блоков

ОП, а также между выходами чтени  блоков ОП и общими информационными выходами прочитанной из ОП информации установлены два кольцевых сдвигател , управл ющие входы которых соединены с выходом младшей

сигналов разрешени  обращени  имеютс  дополнительные входы дл  информации о формате очередного обращени .

Это нозвол ет принимать в устройство управлени  ОП от других частей устройства управлени  мащины при выполнении кал дого обращени  к ОП нар ду с адресом также командную информацию о формате очередного обращени  (целое число, показывающее, сколько  чеек ОП быть выбрано одиовременно ) и в соответствии с этой информацией выбирать из ОП одновременно, в течение одного обращени , от 1 до « последовательных  чеек, начина  от  чейки с заданным адресом.

Это может быть использовано дл  повышени  производительности машины.

Блок-схема предлагаемого устройства показана иа чертеже.

Устройство содержит адресный регистр /, разделенный на две части - старшую .2 и младшую 3; преобразователь 4 кода адреса дл  увеличени  иа единицу содержимого старшей части адресного регистра; п управл емых сборок 5 адресов дл  передачи на адресные входы п блоков ОП либо содержимого старшей части адресного регистра 2, либо выходного кода преобразовател  4 кода адреса; дешифратор 6 сигналов управлени  сборками адресов; дешифратор 7 сигналов разрешени  обращени  дл  выработки управл ющих сигналов дл  блоков ОП; входной сдвигатель S дл  кольцевого сдвига информации, записываемой в ОП; выходной сдвигатель 9 дл  кольцевого сдвига информации, прочитанной из ОП.

Входы адресного регистра 1 присоединены к выходам тех цепей 10 устройства управлени  машины, в которых формируетс  адрес очередного обращени  к ОП.

Сборки адресов, имеющие информационные входы /) и 12, включены между выходом старшей части 2 адресного регистра, к которому присоединены информационные входы 11, и адресными входами блоков ОП 13.

Вход преобразовател  4 кода присоединен к выходу старшей части 2 адресного регистра , его выход соединен с информационными входами 12 сборок 5 адресов.

Вход дещифратора 6 присоединен к выходу младщей части 3 адресного региста, а выходы дешифратора 6 соединены со входами управлени  в сборках 5 адресов.

Вход 14 дешифратора 7 сигналов разрешени  обращени  соединен с выходом младшей части 3 адресного регистра, а вход 15 - с выходом тех узлов 16 устройства управлени  машины, которые формируют информацию о формате обращени  к ОП. Выходы дешифратора 7 сигналов разрешени  обращени  соединены со входами управлени  блоков ЭП 13.

в ОП информации и входами записи блоков ОП 13, а управл ющий вход сдвигател  соединен с выходом младшей части 3 адресного регистра.

Сдвигатель 9 установлен между выходами чтени  блоков ОП 13 и общими информационными выходами 18 прочитанной из ОП информации , а его управл юш.ий вход также соединен с выходом младщей части 3 адресного регистра .

На чертеже в изображении информационных входов и выходов сдвигателей 8 и 9 кажда  лиии  соответствует группе из проводов, где т - количество разр дов в слове ( чейке ).

Преобразователь 4 кода адреса может быть выполнен по любой схеме параллельного комбинационного сумматора, на один из входов которого посто нно закоммутированы сигналы , соответствующие числу « + 1, или в виде цепочки полусумматоров.

Сборки 5 адресов, дешифраторы 6 и 7, сдвигатели 8 н 9 могут быть выполнены в виде комбинационных схем из логических элементов .

Сборки 5 адресов построены так, что на выход сборки проходит либо код адреса с выхода старшей части 2 адресного регистра /, либо код адреса с выхода преобразовател  4 кода

адреса - в зависимости от сигнала, подаваемого на управл ющий вход сборки от дешифратора 6 сигналов управлени  сборками адресов . Дешифратор 6 сигналов управлени  сборками адресов построен так, что дл  всех сборок адресов, соответствующих тем блокам ОП, номера которых меньше, чем код, содержащийс  в младщей части 3 адресного регистра 1, формируетс  управл ющий сигнал дл 

передачи адреса, поступающего с выхода преобразовател  4 кода адреса, а дл  остальных сборок адресов - управл ющий сигнал дл  передачи кода адреса, поступающего из старшей части 2 адресного регистра 1.

Дешифратор 7 сигналов разрешени  обращени  построен так, что дл  р блоков ОП, с последовательными номерами, начина  с номера , который соответствует коду, содержащемус  в младщей части 3 адресного регистра 1, формируютс  сигналы разрешени  обращени , а дл  остальных блоков ОП разрешени  обращени  не выдаетс  (р - информаци  о формате обращени , поступающа  на вход 15 дещифратора, т. е. количество  чеек, которое доллшо быть выбрано при данном обращении ) .

Кольцевой сдвигатель 8 построен так, что он производит сдвиг поступающей информации вправо по кольцу на целое число слов, равное коду, содержащемус  в младшей части 3 адресного регистра L

коду, содержащемус  в младшей части 3 адресного регистра /.

Устройство работает следующим образом.

В начале обращени  к ОП адресный регистр / принимает от других цепей 10 устройства управлени  машины (от устройства расшифровки команды, от автономного устройства управлени  обменом с внешними каналами и т. д.) адрес очередного обращени , который можно представить в виде Ап+а,

где а - содержимое младших разр дов адреса , указывающее на номер блока ОП, соответствующий данному адресу, О а гг-1;

Л - содержимое старших разр дов адреса, указывающее на номер  чейки в выбранном блоке, соответствующей данному адресу, 0 , Преобразователь 4 кода адреса формирует величину А +1 (mod N), причем на входы // сборок 5 адресов поступает величина А, а на входы/2 - величина Л+ 1. Величина а, содержаща с  в младщей части 5 адресного регистра , расшифровываетс  дещифратором 6 таким образом, что сборки , св занные с блоками ОП, номера которых больще или равны а, получают управл ющий сигнал дл  передачи на выход кода со входа 11 (т. е. величины Л), а св занные с блоками ОП, номера которых меньще а, получают сигнал дл  передачи кода адреса со входа 12 (т. е. величины Л-)--)- В результате в блоке ОП с номером а выбираетс   чейка с адресом Ап + а, в блоке ОП с номером а+1- чейка Лп+1 ..., в блоке ОП с номером п-1- чейка с адресом Ап+п-1, в блоке ОП с номером О -  чейка ..., в блоке ОП с номером а-1 -  чейка с адресом Ап + а + п-1; иначе говор , одновременно выбираютс  п последовательных  чеек ОП, по одной в каждом блоке, начина  от  чейки с заданным адресом Ап + а и до  чейки с адресом (Л/г + а)-(-(«-1) включительно.

Дещифратор 7 дает сигнал разрешени  обращени  р блокам ОП; тому блоку, в котором находитс  заданный адрес Ап + а, и еще р--1 блокам, содержащим  чейки с последующими адресами (Ап + а + 1, Ап-}-а + 2 ..., Ап + + ), где р - количество  чеек ОП, составл ющее формат обращени . Величина р поступает на входы дешифратора 7 от узлов 16 устройства управлени  машины в начале обращени  к ОП одновременно с поступлением на входы адресного регистра 1 адреса обращени  к ОП.

Код величины а, содержащийс  в младшей части 5 адресного регистра 1, управл ет также работой сдвигателей 8 и 9. Сдвигатель 8 при этом производит кольцевой сдвиг поступающей на запись информации на а слов вправо, а сдвигатель 9 производит кольцевой сдвиг информации, получаемой с выходов чтени  блоков ОП, на а слов влево.

В результате сдвигатель 8 передает тот код, который содержитс  в первом слове входной информации, блоку ОП с номером а, то есть блоку, содержащему  чейку с заданным адресом обращени  {Ап-{-а). Код, содержащийс в следующем по пор дку слове входной информации , передаетс  блоку ОЗУ с номером а+1 (mod п), то есть тому блоку ОП, в котором расположена  чейка со следующимпо пор дку адресом Ап-}-а- 1 и т. д. В случае, если формат данного обращени  р меньще, чем количество п блоков ОП, , то на последних (п-р)т разр дах общих информационных

входов 17 сдвигател  8 могут быть произвольные сигналы, потому что блоки ОП, в которые попадает информаци  с этих входов (блоки, в которых наход тс   чейки с адресами Ап + +а + р, Ап- -а-{-р+, ..., Ап + а-1), не получают от дешифратора 7 сигналов разрешени  обращени .

Аналогичным образом сдвигатель 9 передает на свой выход в качестве первого слова информацию, прочитанную блоком ОП с номером а, то есть тем блоком ОП, в котором находитс   чейка с заданным адресом обращени  (Ап-{-а), в качестве второго слова - информацию, прочитанную блоком номер а-{- (mod п), то есть из  чейки со следующим по

пор дку адресом () и т. д. Естественно , что когда формат обращени  р меньше, на последних выходах сдвигател  9 не получаетс  полезной информации, потому, что соответствующие блоки ОП (содержащие  чейки с адресами , + р+, ..., Ап + а+ + п-1) не получают от дешифратора 7 сигналов , разрещающих обращение.

Предмет изобретени 

Устройство дл  управлени  оперативной пам тью , выполненной в виде   блоков пам ти, содержащее адресный регистр, разделенный на старшую и младшую часть, и дещифратор сигналов разрещени  обращени , вход которого присоединен к младщей части адресного регистра, а выходы - к входам управлени  соответствующих блоков оперативной пам ти; отличающеес  тем, что, с целью обеспечени  возможности выборки одновременно от 1 до п

 чеек по последовательным адресам, начина  от адреса, заданного в команде, оно содержит сборки адресов, дешифратор сигналов управлени  сборками адресов и преобразователь кода адреса, вход которого присоединен к выходу старшей части адресного регистра, а выход- к одним из входов сборок адресов, причем вторые входы сборок адресов соединены с выходом старшей части адресного регистра, а управл ющие входы сборок адресов соединены с соответствующими выходами дещифратора сигналов управлени  сборками адресов , вход которого св зан с выходом младшей части адресного регистра, при этом между информационными входами и входами записи

блоков оперативной пам ти и меладу выходами чтени  блоков оперативной пам ти и информационными выходами установлены кольцевые сдвигатели, а в дешифраторе сигналов разрешени  обращени  выполнены дополни1 4-1 г т 1U.f-1 г 1

3Eh j3fHL;j-

J // 1;/ 1

:i

T/7

/7