SU1649545A1 - Устройство дл предсказани четности результата сдвигател - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в высокопроизводительных системах сдвига информации . Цель изобретени  - сокращение аппаратурных затрат устройства. Уст ройство содержит дешифратор 1 вида сдвига, формирователи 2, 3 кода маски , блоки 4, 5 элементов И, узел 6 формировани  обратного кода, коммутаторы 7, 8, элемент И 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10. Сокращение оборудовани  устройства достигаетс  за счет изменени  структуры дерифратора 1, формирователей и изменени  св зей между этими узлами. 1 з.п.ф-лы, 3 ил., 3 табл.

Description

(Л

С

Ј

СО

сп

Изобретение относитс  к автоматике и вычислительной технике и монет, быть использовано в высокопроизводительных системах сдвига информации.

Цель изобретени  - сокращение аппа ратурных затрат устройства.

На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - функциональна  схема дешифратора вида сдвига; на фиг. 3 - функциональна  схема формировател  кода маски.

Устройство (фиг. 1) содеркит дешифратор 1 вида сдвига, формирователи 2 и 3 кода маски, блоки 4 и 5 элементов И, узел 6 формировани  обратного кода, коммутаторы 7 и 8, элемент И 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, входы 11 и 12 типа и направлени  сдвига устройства соответственно, вход 13 кода направлени  сдвига (13 - группа старших разр дов, 13 - группа младших разр дов, 13j - младший разр д ), информационный вход 14 устройства , вход 15 контрольных разр дов устройства и выход 16 контрольного разр да устройства.

Дешифратор 1 вида сдвига (фиг.2) включает выходы 17-19 дешифратора, элемент НЕ 20 и элементы И 21-23.

Формирователь 3 кода маски (фиг. 3 образуют элементы И 24-37 и элементы ИЛИ 38-45.

Рассмотрим функциональное назначение и реализацию основных блоков и узлов устройства дл  предсказани  .четности результата сдвиг ател . Предположим , что на вход сдвигател  и, следовательно, на информационный вход устройства дл  предсказани  четности результата сдвигател  поступает входна  информаци  разр дностью 64 бита, причем каждый байт входной информации сопровождаетс  своим контрольным разр дом четности.

Дешифратор 1 вида сдвига выполн ет формирование управл ющих сигналов в зависимости от типа сдвига (код типа сдвига поступает с входа 11 типа сдвига устройства) и направлени  сдвига (код направлени  поступает с входа 12 направлени  сдвига устройства ). В табл. 1 детально описано функционирование дешифратора 1 вида сдвига. Дл  определенности принимаем следующее: при выполнении циклического сдвига на первом разр де 11« входа 11 типа сдвига устройства устанавливаетс  уровень логического

0

нул , а на втором разр де 114 входа 11 - уровень логической единицы; при выполнении логического сдвига

на первом разр де 11 ) входа 11 уста- навливаетс  уровень логической единицы , а на втором разр де 112 входа 11 - уровень логического нул ; при выполнении арифметического сдвига

0 на первом 11 и втором 11g разр дах входа 11 устанавливаютс  уровни логической единицы; при выполнении сдвига влево -на входе 12 направлени  сдвига устройства устанавливаетс 

5 уровень логического нул , а при выполнении сдвига вправо - уровень логической единицы.

Первый формирователь 2 кода маски совместно с первым блоком 4 элементов И предназначен дл  выделени  контрольных разр дов тех байтов входной информации, разр ды которых или вообще не выдвигаютс  в процессе сдвига информации в сдвигателе, или выдви5 гаютс  частично. Р табл. 2 приведены коды маски, которые формируютс  на выходах первого формировател  2 кода маски в зависимости от направлени  сдвига и значени  старших трех разр дов 134 входа 13 кода сдвига устройства (дл  определенности принимаем , что независимо от направлени  сдвига код сдвига на вход 13 устройства поступает в пр мом коде) при выполнении логических и арифметических сдвигов .

При выполнении циклических сдвигов влево или вправо на выходах первого формировател  2 кода маски устанавливаетс  единичный код маски

0 11111111.

Второй формирователь 3 кода маски совместно с вторым блоком 5 элемента И осуществл ет выделение трех разр дов байта, выбранного вторым коммутатором 8, которые должны быть выдвинуты в процессе сдвига информации в сдвигателе. В табл. 3 приведены коды маски, которые формируютс  на выходах второго формировател  3 кода

0 маски при выполнении логических и

арифметических сдвигов в зависимости - от направлени  сдвига и значени  трех младших разр дов 13 входа 13 кода сдвига устройства.

5 При выполнении циклических сдвигов на выходах второго формировател  3 кода маски устанавливаетс  нулевой код маски 00000000.

0

5

5

516

Формирователи 2 и 3 кода маски мож , но выполнить, например, на ППЗУ 500РЕ149 (управл ющие и информационные входы формирователей 2 и 3 в этом случае  вл ютс  адресными входами ППЗУ), на восьмивходовых мультиплексорах 500ИД164, на элементах И, ИЛИ, НЕ.

На фиг. 3 приведена функциональна  схема формировател  3 кода маски, реализованного на элементах И и ИЛИ, при этом разр ды выхода второго формировател  3 кода маски определ ютс  следующими выражени ми:

где х и у - значени  сигналов на выходах 18 и 19 дешифратора 1 вида сдвига соответственно;

а,, а аз

г

соответствующих входа 13 кода

- значени  разр дов сдвига.

Первый формирователь 2 кода маски может быть выполнен аналогично, только элементы ОДШ 38-45 должны быть заменены на элементы ШШ-ИЕ.

Узел б формировани  обратного кода и первый коммутатор 7 предназначен дл  формировани  номера того байта входной информации, разр ды которого могут быть частично выдвинуты в процессе сдвига информации в сдвигателе (нумераци  байтов идет от 000 дл  самого левого байта до

вдвигаемых единиц при выполнении в сдвигателе арифметического сдвига впра во. Этот сигнал равен единице только в том случае, когда выполн етс  в сдвигателе арифметический сдвиг впра во (в этом случае устанавливаетс  уровень логической единицы на выходе 17 дешифратора 1 вида сдвига) на нечетное число разр дов (значение младшего разр да 13j входа 13 кода

30 сдвига равно единице) отрицательного числа (значение старшего разр да 14{ входа 14 данных устройства равно еди нице) .

На элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 10

-.- формируетс  предсказываема  четность результата сдвигател , дл  чего выполн етс  суммирование по модулю два следующих трех групп слагаемых; конт рольных разр дов тех байтов входной

4Q информации, разр ды которых вообще не выдвигаютс  в процессе сдвига информации в сдвигателе или выдвигаютс частично (эти контрольные разр ды поступают на вход элемента 10 с выходо

111 дл  самого правого байта). В уз- 45 первого блока 4 элементов И); выдвиле 6 формировани  обратного кода формируетс  обратный код от значени  трех старших-разр дов 13 входа 13 кода сдвига устройства. Первый коммутатор 7 пропускает на выход значени  трех старших разр дов 13 входа 13 кода сдвига устройства, если в сдви- сателе осуществл етс  сдвиг информации влево. В противном случае (при сдвиге вправо) на его выход подаетс  обратный код значени  трех старших разр дов 131 входа 13, полученный в узле 6 формировани  обратного кода.

гаемых разр дов того байта входной информации, разр ды которого только частично тер ютс  в процессе сдвига информации в сдвигателе (эти разр ды 50 поступают на вход элемента 10 с вы- ходов второго блока 5 элементов И); сигнала, учитывающего четность вдвигаемых единиц при арифметическом сдвиге вправо отрицатепьного числа (значение этого сигнала подаетс  на вход элемента 10 с выхода элемента И 9).

В результате этого на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 10 формируетс  пред55

Пторой коммутатор 8 осуществл ет выборку с входа 14 данных устройства того байта входной информации, разр ды которого могут быть частично выдвинуты в процессе сдвига информации в сдвигателе, т.е. граничного байта. Коммутатор 8 может быть реализован на восьмивходовых мультиплексорах 500 ИД 164, на адресные входы которых поступает значение номера байта с выходов первого коммутатора 7 а на информационные входы - соответствующие разр ды байтов входной ин- 5 формации информационного входа 14 устройства.

Элемент И 9 предназначен дл  форми

вдвигаемых единиц при выполнении в сдвигателе арифметического сдвига вправо . Этот сигнал равен единице только в том случае, когда выполн етс  в сдвигателе арифметический сдвиг вправо (в этом случае устанавливаетс  уровень логической единицы на выходе 17 дешифратора 1 вида сдвига) на нечетное число разр дов (значение младшего разр да 13j входа 13 кода

сдвига равно единице) отрицательного числа (значение старшего разр да 14{ входа 14 данных устройства равно единице ) .

На элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 10

формируетс  предсказываема  четность результата сдвигател , дл  чего выполн етс  суммирование по модулю два следующих трех групп слагаемых; контрольных разр дов тех байтов входной

информации, разр ды которых вообще не выдвигаютс  в процессе сдвига информации в сдвигателе или выдвигаютс  частично (эти контрольные разр ды поступают на вход элемента 10 с выходов

первого блока 4 элементов И); выдвигаемых разр дов того байта входной информации, разр ды которого только частично тер ютс  в процессе сдвига информации в сдвигателе (эти разр ды 0 поступают на вход элемента 10 с вы- ходов второго блока 5 элементов И); сигнала, учитывающего четность вдвигаемых единиц при арифметическом сдвиге вправо отрицатепьного числа (значение этого сигнала подаетс  на вход элемента 10 с выхода элемента И 9).

В результате этого на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 10 формируетс  пред5

сказанна  четность результата сдви- гател .

Работа устройства рассматриваетс  в различных режимах на примере слвига в нем восьми байтов входной информации а0а(3Ј1.,а$зна 53 двоичных разр да (на вход 13 устройства подаетс  пр мой двоичный код величины сдвига 100101).

Устройство работает следующим образом .

Пусть самый левый байт ава,аа,.,. ... ау входной, информации  вл етс  самым старшим (нулевым) байтом и сопровождаетс  контрольным разр дом К0, а самый правый байт а. „.. а6Ъ  вл етс  самым младшим (седьмым) байтом и сопровождаетс  контрольным разр дом К7.

Сдвиг вправо логический.

На первый 11 и второй 11д разр ды вход а 11 типа сдвига устройства поступает код сдвига логического 10, а на вход 12 направлени  сдвига устройства поступает уровень логической единицы, соответствующий сдвигу вправо. В .соответствии с функционированием дешифратора 1 вида сдвига (табл. 1) на его выходах 17-19 формируетс  код 001. На информационные входы первого формировател  2 кода каски поступает значение пр мого кода трех старших разр дов 13f кода сдвига (дл  данного примера 110), а на информационные входы второго фор мировател  3 поступает значение пр мого кода трех младших разр дов 13g кода сдвига (дл  данного примера 101.).

На выходах первого формировател 

2кода маски образуетс  код 11000000 а на выходах второго формировател 

3- код маски 00011111 (табл. 3). Так как в устройстве осуществл етс  сдвиг вправо, то на выходы первого коммутатора 7 подаетс  значение обратного кода трех старших разр дов сдвига 110, т.е. код 001. В соответствии с этим с помощью второго коммутатора 8 с информационного входа 14 устройства выбираетс  первый байт ag ... a ffвходной информации .

По сформированным в устройстве маскирующим кодам на выходах первого блока 4 элементов И получаетс  зна- ченне К0К,000000, а на выходах второго блока 5 элементов И - значение 000 а ((а4га,за14af Эти значени ,

5

Я14®

суммиру сь на элементе 10 ИСКЛЮЧАЮЩЕЕ

ИЛИ по модулю два, образуют значение

предсказанной четности результата

сдвигател 

Р,б К0@ К, © а„© а,г©а„

Сдвиг вправо арифметический, В этом режиме устройство работает аналогично предыдущему. Отличие состоит только в том, что-на выходе 17 дешифратора 1 вида сднига формируетс  потенциал логической единицы. Дл  тех же данных в этом случае формируетс  следующее значение предсказани  четности

,©ам

12v

а,3©г

,4t

4S

©П,

20

25

30

35

40

45

50

55

где П - признак, учитывающий четность вдвигаемых единиц при сдвиге отрицательного числа (значение признака П формируетс  на выходе элемента И 9).

П 1 только тогда, когда выполн етс  арифметический сдвиг вправо отрицательного числа на нечетное количество разр дов.

Сдвиг влево логический.

На первый 11 и второй 11 разр ды входа 11 типа сдвига устройства поступает код сдвига логического 10, а на вход 12 направлени  сдвига устройства поступает уровень логического нул , соответствующий-сдвигу влево . В соответствии с функционированием дешифратора 1 вида сдвига (табл.1) на его выходах 17-19 формируетс  код 010.

На информационные входы первого формировател  2 кода маски поступает значение пр мого кода трех старших разр дов 13( кода сдвига (дл  данного примера 110), а на информационные входы второго формировател  3 поступает значение пр мого кода трех младших разр дов 1Зл. кода сдвига (дл  данного примера 101). Па выходах первого формировател  2 образуетс  код маски 00000011, а на выходах второго формировател  3 - код маски 11111000 (табл., 1)« Так как в устройстве осуществл етс  сдвиг влево, то на выходы первого коммутатора 7 поступает значение пр мого кода трех старших разр дов 13 кода сдвига 110, в соответствии с чем на втором коммутаторе 8 с информационного входа 14 устройства выбираетс  шестой байт ... а увходной информации. По сформированным в устройстве маскирующим кодам на выходах первого блока 4 элем- ментов И получаетс  значение ООООООК6К7, а на выходах второго бло-ка 5 элементов И - значение а,,в а .000. Эти значени , суммиру сь по модулю два на элементе 10, образуют значение предсказанной четности результата сдвигател 

К

t © а

1  

v

Сдвиг влево арифметический.

В этом режиме устройство работает так же, как и в предыдущем режиме,. и дл  тех же данных формируетс  то же значение предсказанной четности.

Сдвиг циклический.

На первый 11j и второй 11 разр ды входа 11 типа сдвига устройства поступает код сдвига циклического 01, при котором независимо от уровн  логического сигнала на входе 12 направлени  сдвига устройства на выходах 17-19 дешифратора 1 формируетс  код 000 (табл. 1).

В этом случае при любых значени х, поступающих на информационные входы первого 2 и второго 3 формирователей, на их выходах формируютс  коды 11111111 и 00000000 соответственно . По сформированным в устройстве маскирующим кодам на выходах первого блока элементов И получаетс  значение К0К1Кг1ЦК4К5-К6К7, а на выходах второго блока 5 элементов И - значение 00000000, которые, суммиру сь по модулю два на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ.10, образуют значение предсказанной четности результата сдвигател 

40

поступающее на выход 16 устройства.

В предлагаемом устройстве организован автономный (независимый) контроль по четности, не требующий введени  дополнительных св зей со сдвигате-45 лем и не ограничивающий варианты его реализации.

Claims (2)

1. Устройство дл  предсказани  четности результата сдвигател , содержащее дешифратор вида сдвига, два формировател  кода маски, два блока элементов И, узел формировани  обратного кода, два коммутатора, элемент И и элемент ИСКЛЮЧАЮЩЕЕ ИДИ, причем входы задани  направлени  и типа сдвига устройства подключены

5

0

5

0

5

0

5

0

5

к соответствующим разр дам информационного , входа дешифратора вида едйй- га, информационные входы первого и второго формирователей кода маски подключены соответственно к группам старших и младших разр дов входа задани  кода сдвига устройства, выходы первого и второго формирователей кода маски соединены с первыми входами соответственно первого и второго блоков элементов И, выходы которых соединены с соответствующими входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого  вл етс  выходом контрольного разр да устройства, вход узла формировани  обратного кода и первый информационный вход первого коммутатора подключен к группе старших разр дов входа задани  кода сдвига устройства , выход узла формировани  обратного кода соединен с вторым информационным входом первого коммутатора , выход которого соединен с управл ющим входом второго коммутатора , информационный вход которого подключен к информационному входу устройства, второй вход первого блока элементов И подключен к входу контрольных разр дов устройства, выход второго коммутатора соединен с вторым входом второго блока элементов И, выход.элемента И соединен с соответствующим входом элемента ИС- КЛЮЧА101ЦЕЕ ИЛИ, первый выход дешифратора вида сдвига соединен с первым входом элемента И, второй и третий входы которого подключены соответственно к младшему разр ду входа задани  кода сдвига и старшему разр ду информационного входа устройства, управл ющий вход первого коммутатора подключен к входу задани  направлени  сдвига устройства, второй и третий вькоды дешифратора вида сдвига соеди- йены с первым и вторым управл ющими входами первого формировател  кода маски соответственно, о т л и ч а ю-- щ е е с   тем, что, с целью сокращени  аппаратурных затрат устройства, второй и третий выходы дешифратора вида сдвига соединены соответственно с первым и вторым управл ющими входами второго формировател  кода маски.

2. Устройство по п. 1, о т л и- ч а ю щ е е с   тем, что дешифратор вида сдвига содержит элемент НЕ и три элемента И, причем первые входы первого, второго и третьего элементов И подключены к первому разр ду

информационного

входа дешифратора, второй вход первого элемента И подключен к второму разр ду информационного входа дешифратора, третий вход перво- , го элемента И, второй вход второго элемента И и вход элемента НЕ подключены к третьему разр ду информационного входа дешифратора, выход элемента НЕ соединен с вторым входом третьего элемента И, выходы первого, второго и третьего элементов И образуют первый, второй и третий выходы дешифратора соответственно. I

Таблица 1

Фиг 2:

Составитель В. Гречнев Редактор А. Огар Техред Л.Олийнык Корректор А. Обручар

Заказ 1522

Тираж 419

ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Подписное